CN111968962A - 对准图形、具有对准图形的半导体结构及其制造方法 - Google Patents

对准图形、具有对准图形的半导体结构及其制造方法 Download PDF

Info

Publication number
CN111968962A
CN111968962A CN201910419613.1A CN201910419613A CN111968962A CN 111968962 A CN111968962 A CN 111968962A CN 201910419613 A CN201910419613 A CN 201910419613A CN 111968962 A CN111968962 A CN 111968962A
Authority
CN
China
Prior art keywords
layer
functional
functional layer
pattern
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910419613.1A
Other languages
English (en)
Inventor
范聪聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910419613.1A priority Critical patent/CN111968962A/zh
Publication of CN111968962A publication Critical patent/CN111968962A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Abstract

本发明涉及一种对准图形、具有对准图形的半导体结构及其制造方法，制造方法包括：沿第一方向排列的至少两个标准图形区，每一标准图形区包括至少两个分立的子图形区，在沿所述第一方向上，每一所述标准图形区中相邻所述子图形区之间的距离为第一距离，相邻所述标准图形区之间的距离为第二距离，且所述第二距离大于所述第一距离；遮挡图形，所述遮挡图形位于相邻所述标准图形区之间，且所述遮挡图形与相邻所述标准图形区之间具有间隙。本发明能够减小对准图形中空旷区域的面积，避免由于刻蚀残留物导致的缺陷问题，从而改善对准质量。

Description

对准图形、具有对准图形的半导体结构及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种对准图形、具有对准图形的半导体结构及其制造方法。
背景技术
对准是半导体制造工艺中最为关键的影响因素之一，例如，在光刻技术中需要关注曝光机与掩膜版之间的对准，在芯片划片工艺中需要关注实际划片区域与划片槽之间的对准。
以光刻技术中的对准为例，光刻技术中常用的对准方式主要有如下几类：基于明暗场对准，光栅衍射对准和视频图像对准。为了实现对准，需要在基底、芯片或者掩膜版上设置相应的对准图形(Alignment mask)，利用该对准图形来进行对准。
采用现有的对准图形进行对准时存在对准精度低的问题。
发明内容
本发明的目的在于提供一种对准图形、具有对准图形的半导体结构及其制造方法，解决对准质量差的问题。
为解决上述技术问题，本发明实施例提供一种对准图形，包括：沿第一方向排列的至少两个标准图形区，每一标准图形区包括至少两个分立的子图形区，每一子图形区内具有至少一个标准图形，在沿所述第一方向上，每一所述标准图形区中相邻所述子图形区之间的距离为第一距离，相邻所述标准图形区之间的距离为第二距离，且所述第二距离大于所述第一距离；遮挡图形，所述遮挡图形位于相邻所述标准图形区之间，且所述遮挡图形与相邻所述标准图形区之间具有间隙。
另外，所述子图形区沿第二方向延伸，且所述第二方向与所述方向相垂直。
另外，在沿所述第一方向上，所述遮挡图形与邻近的所述子图形区之间的距离为第三距离，且所述第三距离为285nm～315nm。
另外，还包括：遮光图形，所述遮光图形位于相邻所述子图形区之间，且所述遮光图形与相邻所述子图形区之间具有间隙。
另外，所述子图形区的形状为条状；所述遮挡图形为条状；所述遮光图形为条状。
本发明还提供一种具有对准图形的半导体结构的制造方法，包括：提供基底，所述基底包括若干第一区域以及位于相邻所述第一区域之间的第二区域，所述基底上形成有多个分立的第一功能层以及位于所述第一功能层顶部表面的牺牲层，所述第一区域具有至少两个所述第一功能层，所述第二区域的所述第一功能层横跨所述第二区域，且在沿所述第一区域指向所述第二区域方向上，所述第一区域的相邻第一功能层之间的距离小于所述第二区域的第一功能层的宽度；
在所述基底上形成第二功能层，所述第二功能层还覆盖所述牺牲层侧壁以及第一功能层侧壁，且在沿垂直于所述基底表面方向上，所述第二功能层的厚度与所述第一功能层的厚度不同；在所述第二功能层表面形成掩膜层，且所述掩膜层填充相邻所述牺牲层之间的区域；在形成所述掩膜层之后，去除位于所述牺牲层侧壁以及第一功能层侧壁的所述第二功能层；采用湿法工艺或者灰化工艺去除所述牺牲层，暴露出所述第一功能层顶部表面；去除所述掩膜层，暴露出剩余所述第二功能层顶部表面，所述第一功能层以及剩余所述第二功能层构成对准图形。
另外，在形成所述掩模层之前，所述第二功能层还覆盖所述牺牲层顶部；所述在去除位于所述牺牲层侧壁以及第一功能层侧壁的所述第二功能层的工艺步骤中，还去除位于所述牺牲层顶部的所述第二功能层。
另外，所述掩膜层的材料与所述第一功能层的材料不同；所述掩膜层的材料与所述第二功能层的材料不同。
另外，所述牺牲层的材料包括光刻胶材料或者无定形碳。
另外，先去除所述牺牲层，后去除所述掩膜层；或者，先去除所述掩膜层，后去除所述牺牲层。
本发明还提供一种具有对准图形的半导体结构，包括：基底，所述基底包括若干第一区域以及位于相邻所述第一区域之间的第二区域；位于所述基底上的多个分立的第一功能层，所述第一区域具有至少两个所述第一功能层，所述第二区域的所述第一功能层横跨所述第二区域，且在沿第一区域指向所述第二区域方向上，所述第一区域的相邻第一功能层之间的距离小于所述第二区域的第一功能层的宽度；位于所述第一区域的基底上的多个分立的第二功能层，在沿所述第一区域指向所述第二区域方向上，所述第二功能层与所述第一功能层间隔排布，且在沿垂直于所述基底表面方向上，所述第二功能层的厚度与所述第一功能层的厚度不同，所述第一功能层以及所述第二功能层构成所述对准图形。
另外，在沿所述第一方向上，所述第二区域的所述第二功能层的宽度大于所述第一区域的所述第二功能层的宽度，所述第二区域的所述第二功能层的宽度大于所述第一区域的所述第一功能层的宽度。
另外，所述第一功能层的材料与所述第二功能层的材料相同；或者，所述第一功能层的材料与所述第二功能层的材料不同。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
本发明实施例提供的对准图形的技术方案中，包括沿第一方向排列的至少两个标准图形区，每一标准图形区包括至少两个分立子图形区，在沿第一方向上，相邻子图形区之间的第一距离小于相邻标准图形区之间的第二距离，也就是说，相邻标准图形区之间具有相对较大的空旷区域；遮挡图形位于相邻标准图形区之间，且与相邻标准图形区之间具有间隙，遮挡图形的设置有利于减小空旷区域的面积。在制造该对准图形时，由于空旷区域的面积减小了，从而减小甚至消除由于空旷区域面积过大而产生的刻蚀负载效应问题，进而避免了刻蚀残留物的产生，改善对准图形的质量，提高利用该对准图形进行对准的对准精度。
本发明实施例还提高一种具有对准图形的半导体结构的制造方法的技术方案，在基底第一区域和第二区域形成分立的第一功能层以及位于第一功能层顶部表面的牺牲层，第一区域具有至少两个第一功能层，第二区域的第一功能层横跨第二区域，且第二区域的第一功能层的宽度大于第一区域相邻第一功能层之间的距离；接着形成第二功能层，且第二功能层的厚度与第一功能层的厚度不同；然后在相邻牺牲层之间填充掩膜层；在形成掩膜层之后，去除牺牲层侧壁以及第一功能层侧壁的第二功能层；去除牺牲层以及掩膜层，第一功能层以及剩余第二功能层构成对准图形。虽然第二区域的宽度大于第一区域的第一功能层宽度，由于相邻第一区域之间的第二区域上方被牺牲层占据空间位置而不是被掩膜层占据空间位置，去除牺牲层的工艺中牺牲层被去除速率受到牺牲层面积大小的影响很小，因而能够减小甚至消除刻蚀负载效应，保证第二区域的牺牲层被完全去除，避免缺陷的产生，从而提高形成的对准图形的质量，提高工艺生产良率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1至图4为一种具有对准图形的半导体结构的形成方法各步骤对应的结构示意图；
图5为本发明一实施例提供的对准图形的示意图；
图6至图14为本发明实施例提供的半导体结构的制造方法各步骤对应的结构示意图。
具体实施方式
由背景技术可知，采用现有对准图形进行对准的精度有待提高。
图1至图4为一种具有对准图形的半导体结构的形成方法各步骤对应的结构示意图。
参考图1，提供包括第一区域i和位于相邻第一区域i之间的第二区域ii的基底，基底包括衬底10以及位于衬底10表面的多晶硅层20，第一区域i基底表面形成有分立的第一介质层21，第一介质层21顶部表面具有光刻胶层22；基底表面还形成有第二介质层23，第二介质层23还覆盖光刻胶层22顶部和侧壁，第二介质层23厚度小于第一介质层21厚度；位于第二介质层23表面的掩膜层24，第二区域ii掩膜层24横跨第二区域ii。
第二区域ii的掩膜层24的表面面积大于第一区域i的掩膜层24的表面面积。
参考图2，去除位于光刻胶层22顶部和侧壁的第二介质层23，暴露出基底20表面。
参考图3，去除光刻胶层22(参考图2)。
参考图4，采用干法刻蚀工艺，刻蚀去除掩膜层24(参考图3)，第一介质层21以及剩余第二介质层23构成对准图形。
第二区域ii的掩膜层24的表面面积大于第一区域i的掩膜层24的表面面积，可以认为，第二区域ii待刻蚀的掩膜层24表面尺寸大，因此，在对第二区域ii的掩膜层24的刻蚀存在较大的刻蚀负载效应(loading effect)，第二区域ii的掩膜层24中间区域被刻蚀的速率小于边缘区域被刻蚀的速率，导致在第一区域i的掩膜层24被刻蚀去除后，第二区域ii中间区域仍有部分掩膜层24材料残留形成刻蚀残留物25，导致对准图形中存在缺陷。
进一步分析发现，虽然第一区域i的掩膜层24表面面积较第二区域ii的掩膜层24的表面面积小，但是对第一区域i的掩膜层24表面的刻蚀也会相应存在一定的刻蚀负载效应，导致第一区域i中间区域也有部分掩膜层24材料残留形成刻蚀残留物(未图示)。
在利用对准图形进行对准过程中，该第一区域i和第二区域ii的刻蚀残留物25的存在影响对准的进行，导致对准精度变差。
为解决上述问题，本发明实施例提供一种对准图形，在相邻标准图形区之间的空旷区域设置遮挡图形，该遮挡图形的设置减小了空旷区域的面积，从而避免了刻蚀负载效应产生的刻蚀残留物问题，减少对准图形中缺陷的产生，改善对准质量，提升半导体生产良率。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
可以理解，本发明所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语的限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本发明的范围的情况下，可以将第一功能层称为第二功能层，且将第二功能层称为第一功能层。
图5为本发明一实施例提供的对准图形的示意图。
参考图5，本实施例提供的对准图形包括：沿第一方向Y排列的至少两个标准图形区100，每一标准图形区100包括至少两个分立的子图形区101，在沿第一方向Y上，每一标准图形区101中相邻子图形区101之间的距离为第一距离L1，相邻标准图形区100之间的距离为第二距离L2，且第二距离L2大于第一距离L1；遮挡图形102，遮挡图形102位于相邻标准图形区100之间，且遮挡图形102与相邻标准图形区100之间具有间隙103。
以下将结合附图对本实施例提供的对准图形进行详细说明。
标准图形区100的图形可用于进行对准。具体地，标准图形区100包括至少两个分立的子图形区101，且每一子图形区101中具有至少一个子图形(未图示)，利用该子图形进行第一次对准。需要说明的是，有关子图形区101中的子图形的形状以及数量可以根据实际对准需求进行设置，例如子图形可以为沿垂直于第一方向Y延伸的条状图形，还可以为与第一方向Y构成倾斜夹角方向延伸的条状图形。
本实施例中，子图形区101的形状为条状，且子图形区101沿第二方向X延伸，第二方向X与第一方向Y相垂直。
在沿第一方向Y上，在同一标准图形区100中相邻子图形区101之间的距离为第一距离L1，相邻标准图形区100之间的距离为第二距离L2，且第二距离L2大于第一距离L1。也就是说，相邻标准图形区100之间存在较大面积的空旷区域。
为此，位于相邻标准图形区100之间的遮挡图形102的设置，有利于减小位于相邻标准图形区100之间的空旷区域的面积。该遮挡图形102也可以用于进行对准，从而有利于提高对准精度。本实施例中，遮挡图形102的形状也为条状，且遮挡图形102沿第二方向X延伸。
为了进一步的提高利用该对准图形进行对准时的对准精度，本实施例中，遮挡图形102与一侧的子图形区101之间的距离等于该遮挡图形102与另一侧的子图形区101之间的距离，也就是说，遮挡图形102处于相邻标准图形区100的正中间位置。
在沿第一方向Y上，遮挡图形102与邻近的子图形区101之间的距离为第三距离L3，第三距离L3即为间隙103的宽度。本实施例中，第三距离为285nm～315nm，例如为290nm、300nm、310nm。如此设置，有利于在不提高对准图形制造难度的同时，保证利用该对准图形进行对准时具有高对准精度。
本实施例中，为了进一步提高对准精度，对准图形还包括：遮光图形104，该遮光图形104位于相邻子图形区101之间，且遮光图形104与相邻子图形区104之间具有间隙。在进行对准时，还可以利用该遮光图形104进行对准，进一步的提高对准精度。
遮光图形104的形状为条状，且遮光图形104沿第二方向X延伸。
本实施例提供的对准图形，在相邻标准图形区100之间设置有遮挡图形102，在利用标准图形区100的图形进行对准之后或者对准之前，还可以利用遮挡图形102进行对准，有利于提高对准精度。
相应的，本发明实施例还提供一种具有上述对准图形的半导体结构的制造方法，改善形成的对准图形的质量，从而提高对准精度。以下将结合附图对本发明实施例提供的具有对准图形的半导体结构的制造方法进行详细说明。
图6至图14为本发明实施例提供的半导体结构的制造方法各步骤对应的结构示意图。
参考图6至图8，提供基底200，基底200包括若干第一区域I以及位于相邻第一区域I之间的第二区域II，基底200上形成有多个分立的第一功能层203以及位于第一功能层203顶部表面的牺牲层204。
图6至图8为剖面结构示意图，后续提供的示意图中如无特别说明，均为剖面结构示意图。
第一区域I具有至少两个第一功能层203，第二区域II的第一功能层203横跨第二区域II，也就是说，在沿第一区域I指向第二区域II方向上，第二区域II的宽度与第二区域II的第一功能层203的宽度相同；且在沿第一区域I指向第二区域II方向上，第一区域I的相邻第一功能层203之间的距离小于第二区域II的第一功能层203的宽度。
形成的半导体结构可以处于晶圆划片槽(又称切割道)，利用该半导体结构可以进行划片区域的对准；形成的半导体结构还可以处于晶圆中具有对准需求的其他位置；或者，形成的半导体结构还可以处于具有对准需求的掩膜版中，用于掩膜版与曝光机之间的对准。根据半导体结构的不同对准需求的应用，可以合理设置基底的层数以及相应的材料。
以基底200包括衬底201以及位于衬底201表面的覆盖层202作为示例。衬底201可以为硅衬底、锗衬底、锗化硅衬底、碳化硅衬底、III-V族衬底或者蓝宝石衬底等半导体衬底。覆盖层202可以为单层结构也可以为叠层结构；覆盖层202的材料可以为多晶硅、氮化硅、氧化硅、碳氮化硅、碳氧化硅、氮化钛、氮化钽、钛或者钽等中的一种或多种。
本实施例中，衬底201为硅衬底，覆盖层202的材料为多晶硅。
第一功能层203为构成对准图形的一部分，位于部分基底200表面。为了保证覆盖层202与第一功能层203之间具有较大的刻蚀选择比，避免形成第一功能层203的工艺步骤中对覆盖层202造成工艺损伤，覆盖层202的材料与第一功能层203的材料不同。
第一功能层203的材料可以为介质材料、金属材料或者金属化合物材料。其中，介质材料可以为氧化硅、氮化硅、氮氧化硅、碳氮化硅或者碳氮氧化硅等，金属材料可以为钛、钽或者镍等，金属化合物材料可以为氮化钛、氮化钽或者氧化镍等。
本实施例中，第一功能层203的材料为氧化硅。
第二区域II的第一功能层203的宽度大于第一区域I的第一功能层203的宽度，且第二区域II的第一功能层203的宽度还大于第一区域I的相邻第一功能层203之间的距离，以满足后续形成的对准图形的形貌需求。有关第一区域I以及第二区域II的具体尺寸范围，可以根据实际工艺需求进行合理设置，例如第一区域I的第一功能层203的宽度也可以大于第二区域II的第二功能层203的宽度。
牺牲层204用于在后续工艺步骤中对第一功能层203起到保护作用；此外，位于第二区域II的牺牲层204占据一定的空间位置，使得后续形成掩膜层工艺步骤中不会在第二区域II形成掩膜层，进而避免了去除第二区域II掩膜层而产生的第二区域II具有刻蚀残留物的问题。
需要说明的是，牺牲层204的材料为可以采用湿法工艺或者灰化工艺去除的材料，从而避免了干法刻蚀工艺带来的刻蚀负载效应问题，保证后续在去除牺牲层204工艺步骤中能够将第二区域II的牺牲层204全部去除。
牺牲层204的材料包括光刻胶材料或者无定形碳。本实施例中，牺牲层204的材料为光刻胶材料，有利于简化工艺步骤。
以下将结合图6至图8具体说明第一功能层203以及牺牲层204的具体形成工艺步骤。
参考图6，提供包括第一区域I以及第二区域II的基底200；在所述基底200表面形成第一功能膜213。
第一功能膜213为后续形成第一功能层提供工艺基础，可以认为，第一功能膜213的材料与第一功能层203的材料相同，第一功能膜213的厚度与第一功能层203的厚度相同。
可以采用化学气相沉积、物理气相沉积或者原子层沉积工艺形成该第一功能膜213。
参考图7，在第一功能膜213部分表面形成牺牲层204。
牺牲层204用于定义第一功能层的位置和形状。本实施例中，以牺牲层204的材料为光刻胶为例，形成牺牲层204的工艺步骤包括：在第一功能膜213表面形成牺牲膜；对该牺牲膜进行曝光处理以及显影处理，形成图形化的牺牲层204。
在其他实施例中，牺牲层的材料为无定形碳时，形成牺牲层的工艺步骤包括：在第一功能膜表面形成牺牲膜；在牺牲膜表面形成图形化的光刻胶层；以该图形化的光刻胶层为掩膜，刻蚀该牺牲膜直至露出第一功能膜部分表面，形成图形化的牺牲层；去除该图形化的光刻胶层。
参考图8，刻蚀牺牲层204露出的第一功能膜213(参考图7)，直至露出基底200表面，形成第一功能层203。
可以采用干法刻蚀工艺，刻蚀第一功能膜213。
参考图9，在基底200上形成第二功能层205，第二功能层205还覆盖牺牲层204侧壁表面以及第一功能层203侧壁表面，且在沿垂直于基底200表面方向上，第二功能层205的厚度与第一功能层203的厚度不同。
具体地，第二功能层205位于基底200表面，且第二功能层205保型覆盖牺牲层204，也就是说，第二功能层205还覆盖牺牲层204顶部表面。
部分第二功能层205后续将构成对准图形的一部分，为了便于区分对准图形中的第一功能层203和第二功能层205，在垂直于基底200表面方向上，第二功能层205的厚度与第一功能层203的厚度不同。需要说明的是，此处第二功能层205的厚度指的是，覆盖牺牲层204侧壁以及第一功能层203侧壁以外的位于基底200表面的第二功能层204的厚度。
本实施例中，第二功能层205的厚度小于第一功能层203的厚度。在其他实施例中，第二功能层的厚度还可以大于第一功能层的厚度。
第二功能层205的材料与基底200的材料不同，更具体的，第二功能层205的材料与覆盖层202的材料不同，有利于保证后续去除部分第二功能层205的工艺步骤中对覆盖层202受到的损伤小。第二功能层205的材料与第一功能层203的材料可以相同，也可以不同。
第二功能层205的材料可以为介质材料、金属材料或者金属化合物材料。其中，介质材料可以为氧化硅、氮化硅、氮氧化硅、碳氮化硅或者碳氮氧化硅等，金属材料可以为钛、钽或者镍等，金属化合物材料可以为氮化钛、氮化钽或者氧化镍等。
本实施例中，以第二功能层205的材料与第一功能层203的材料相同作为示例，第二功能层205的材料为氧化硅。
本实施例中，采用原子层沉积工艺形成第二功能层205。在其他实施例中，还可以采用化学气相沉积工艺或者物理气相沉积工艺形成第二功能层。
参考图10，在第二功能层205表面形成掩膜层207，且掩膜层207填充相邻牺牲层204之间的区域。
在后续去除位于牺牲层204侧壁表面的第二功能层205的工艺步骤中，掩膜层207对位于基底200表面的第二功能层205提供保护作用，避免位于基底200表面的第二功能层205被去除，从而保证位于基底200表面的第二功能层205能够作为对准图形的一部分。
为保证后续去除位于牺牲层204侧壁表面的第二功能层205的工艺步骤顺利进行，本实施例中，掩膜层207暴露出位于牺牲层204侧壁表面的第二功能层205顶部表面。
掩膜层207的材料与第二功能层205的材料不同，且掩膜层207的材料与第一功能层203的材料不同，从而避免后续去除掩膜层207的工艺步骤对第一功能层203或第二功能层205造成工艺损伤。
本实施例中，掩膜层207的材料为氮化硅。在其他实施例中，掩膜层的材料还可以为氧化硅、氮氧化硅或者碳氮氧化硅。需要说明的是，在其他实施例中，掩膜层的材料还可以与牺牲层的材料相同，也就是说，掩膜层的材料可以为光刻胶材料或者无定形碳。
形成掩膜层207的工艺步骤可以包括：在第二功能层205表面形成初始掩膜，该初始掩膜填充满相邻牺牲层204之间的区域，且初始掩膜顶部表面高于位于牺牲层204顶部的第二功能层205表面；对该初始掩膜进行平坦化处理，去除高于位于牺牲层204顶部的第二功能层205表面的初始掩膜，形成掩膜层207。
参考图11，在形成掩膜层207之后，去除位于牺牲层204侧壁以及第一功能层203侧壁的第二功能层205，暴露出部分基底200表面。
具体地，采用各向异性刻蚀工艺，刻蚀去除位于牺牲层204侧壁以及第一功能层203侧壁的第二功能层205。采用各向异性刻蚀工艺，保证只有垂直方向即垂直于基底200表面方向的刻蚀，从而避免对第一功能层203造成误刻蚀。需要说明的是，在其他实施例中，当各向同性刻蚀工艺对第一功能层与第二功能层的材料之间具有较大刻蚀选择比时，也可以采用各向同性刻蚀工艺刻蚀去除位于牺牲层侧壁以及第一功能层侧壁的第二功能层。
在刻蚀位于牺牲层204侧壁以及第一功能层203侧壁的第二功能层205的工艺步骤中，牺牲层204对位于其下方的第一功能层203提供保护作用，掩膜层207对位于其下方的第二功能层205提供保护作用。
本实施例中，由于牺牲层204顶部形成有第二功能层205，因此在去除位于牺牲层204侧壁以及第一功能层203侧壁的第二功能层205的工艺步骤中，还去除位于牺牲层204顶部的第二功能层205。
参考图12，去除牺牲层204(参考图11)，暴露出第一功能层203顶部表面。
在去除牺牲层204的工艺步骤中，牺牲层204表面各处被去除的速率受到牺牲层204表面面积的影响很小，因而能够保证基底200上各处的牺牲层204被完全刻蚀去除的时间趋于一致。
采用湿法工艺或者灰化工艺，去除牺牲层204，灰化采用的气体包括O2，还可以包括SF6。具体地，本实施例中，牺牲层204的材料为光刻胶材料，可以采用湿法去胶或者灰化工艺，去除牺牲层204。
在其他实施例中，牺牲层的材料为无定形碳时，相应的可以采用湿法刻蚀或者灰化工艺，去除牺牲层。
虽然第二区域II的牺牲层204的宽度较大，但是能够采用湿法工艺或灰化工艺去除牺牲层204，因而在去除牺牲层204的工艺步骤中刻蚀负载效应造成的影响可以忽略不计甚至不存在刻蚀负载效应，从而保证第二区域II的牺牲层204能够被完全去除，因而第二区域II的第一功能层203顶部表面不存在残留物。
参考图13及图14，图13为俯视结构示意图，图14为图13中沿AA1方向切割的剖面结构示意图，去除掩膜层207(参考图12)，暴露出剩余第二功能层205顶部表面，第一功能层203以及剩余第二功能层205构成对准图形。
采用干法刻蚀工艺，刻蚀去除掩膜层207。
与现有技术中的掩膜层还位于第二区域的方案相比，本实施例中，由于基底200上各处的掩膜层207表面尺寸差异不大，因此能够有效的避免刻蚀负载问题，保证基底200上各处的掩膜层207均能够被完全刻蚀去除。
在沿第一区域I指向第二区域II的方向，第二功能层205与第一功能层203间隔排布，且第一功能层203厚度与第二功能层205厚度不同，第一功能层203与剩余第二功能层205在基底200上构成凹凸不平的对准结构，该对准结构具有用于对准的对准图形。
本实施例中，先去除牺牲层204(参考图11)后去除掩膜层207，有利于避免基底200表面暴露出在去除牺牲层204的工艺环境中，防止基底200表面受到工艺损伤。需要说明的是，在其他实施例中，也可以先去除掩膜层，后去除牺牲层；或者，当牺牲层的材料与掩膜层的材料相同时，还可以同时去除牺牲层和掩膜层。
位于第一区域I的第一功能层203以及第二功能层205所在的区域作为对准图形中的标准图形区的一部分，位于第二区域II的第一功能层203作为对准图形中相邻标准图形区之间的遮挡图形。
由于牺牲层204占据具有较大面积的第二区域II上方的空间位置，替代了现有技术中掩膜层占据该空间位置的方案，从而避免了刻蚀去除第二区域的掩膜层带来的刻蚀残留问题，保证第二区域II的牺牲层205被完全刻蚀去除，减少了对准图形中缺陷的产生，从而改善了对准图形形貌，提高利用该对准图形进行对准的对准精度。
此外，采用本实施例制造的半导体结构中的对准图形进行对准，有利于增加对准通过率，提高过货效率，从而减少对准循环次数。同时，降低由于对准图形中存在缺陷到导致的无法实现对准的情形的产生概率，减少工程师的负载。
相应的，本发明实施例还提供一种采用上述制造方法制造的具有对准图形的半导体结构。以下将结合附图对本发明实施例提供的半导结构进行详细说明。
参考图13及图14，本实施例提供的具有对准图形的半导体结构包括：基底200，基底200包括若干第一区域I以及位于相邻第一区域I之间的第二区域II；位于基底200上的多个分立的第一功能层203，第一区域I具有至少两个第一功能层203，第二区域II的第一功能层203横跨第二区域II，在沿第一区域I指向第二区域II方向上，第一区域I的相邻第一功能层203之间的距离小于第二区域II的第一功能层203的宽度；位于第一区域I的基底200上的多个分立的第二功能层205，在沿第一区域I指向第二区域II方向上，第二功能层205与第一功能层203间隔排布，且在沿垂直于基底200表面方向上，第二功能层205的厚度与第一功能层203的厚度不同，第一功能层203以及第二功能层205构成对准图形。
以下将结合附图对本实施例提供的半导体结构进行详细说明。
基底200包括衬底201以及位于衬底201表面的覆盖层202。有关基底200的详细描述可参考前述实施例的相应说明，在此不再赘述。
在沿第一区域I指向第二区域I方向上，第二区域II的第一功能层203的宽度等于第二区域II的宽度；并且，第二区域II的第一功能层203的宽度大于第一区域I的相邻第一功能层203之间的宽度，第二区域II的第一功能层203的宽度还大于第一区域I的第一功能层203的宽度。
第一功能层203的材料可以与第二功能层205的材料相同，也可以与第二功能层205的材料不同。本实施例中，第一功能层203的材料为氧化硅，第二功能层205的材料为氧化硅。在其他实施例中，第一功能层和第二功能层的材料还可以参考前述实施例的具体说明，在此不再赘述。
第一功能层203与第二功能层205在基底200上间隔排布，且第一功能层203的厚度与第二功能层205的厚度不同，从而在基底200上构成顶部表面凹凸的对准图形。本实施例中，第二功能层205的厚度小于第一功能层203的厚度。在其他实施例中，第二功能层的厚度也可以大于第一功能层的厚度。
利用本实施例提供的半导体结构进行对准时，由于对准图形具有高质量，因而有利于提高对准精度。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (14)

1.一种对准图形，其特征在于，包括：
沿第一方向排列的至少两个标准图形区，每一标准图形区包括至少两个分立的子图形区，在沿所述第一方向上，每一所述标准图形区中相邻所述子图形区之间的距离为第一距离，相邻所述标准图形区之间的距离为第二距离，且所述第二距离大于所述第一距离；
遮挡图形，所述遮挡图形位于相邻所述标准图形区之间，且所述遮挡图形与相邻所述标准图形区之间具有间隙。
2.如权利要求1所述的对准图形，其特征在于，所述子图形区沿第二方向延伸，且所述第二方向与所述第一方向相垂直。
3.如权利要求1或2所述的对准图形，其特征在于，在沿所述第一方向上，所述遮挡图形与邻近的所述子图形区之间的距离为第三距离，且所述第三距离为285nm～315nm。
4.如权利要求1或2所述的对准图形，其特征在于，还包括：遮光图形，所述遮光图形位于相邻所述子图形区之间，且所述遮光图形与相邻所述子图形区之间具有间隙。
5.如权利要求4所述的对准图形，其特征在于，所述子图形区的形状为条状；所述遮挡图形为条状；所述遮光图形为条状。
6.一种具有对准图形的半导体结构的制造方法，其特征在于，包括：
提供基底，所述基底包括若干第一区域以及位于相邻所述第一区域之间的第二区域，所述基底上形成有多个分立的第一功能层以及位于所述第一功能层顶部表面的牺牲层，所述第一区域具有至少两个所述第一功能层，所述第二区域的所述第一功能层横跨所述第二区域，且在沿所述第一区域指向所述第二区域方向上，所述第一区域的相邻第一功能层之间的距离小于所述第二区域的第一功能层的宽度；
在所述基底上形成第二功能层，所述第二功能层还覆盖所述牺牲层侧壁以及第一功能层侧壁，且在沿垂直于所述基底表面方向上，所述第二功能层的厚度与所述第一功能层的厚度不同；
在所述第二功能层表面形成掩膜层，且所述掩膜层填充相邻所述牺牲层之间的区域；
在形成所述掩膜层之后，去除位于所述牺牲层侧壁以及第一功能层侧壁的所述第二功能层；
去除所述牺牲层，暴露出所述第一功能层顶部表面；
去除所述掩膜层，暴露出剩余所述第二功能层顶部表面，所述第一功能层以及剩余所述第二功能层构成对准图形。
7.如权利要求6所述的制造方法，其特征在于，在形成所述掩模层之前，所述第二功能层还覆盖所述牺牲层顶部；所述在去除位于所述牺牲层侧壁以及第一功能层侧壁的所述第二功能层的工艺步骤中，还去除位于所述牺牲层顶部的所述第二功能层。
8.如权利要求6或7所述的制造方法，其特征在于，所述掩膜层的材料与所述第一功能层的材料不同；所述掩膜层的材料与所述第二功能层的材料不同。
9.如权利要求8所述的制造方法，其特征在于，采用湿法工艺或者灰化工艺去除所述牺牲层。
10.如权利要求9所述的制造方法，其特征在于，所述牺牲层的材料包括光刻胶材料或者无定形碳。
11.如权利要去6或7所述的制造方法，其特征在于，先去除所述牺牲层，后去除所述掩膜层；或者，先去除所述掩膜层，后去除所述牺牲层。
12.一种具有对准图形的半导体结构，其特征在于，包括：
基底，所述基底包括若干第一区域以及位于相邻所述第一区域之间的第二区域；
位于所述基底上的多个分立的第一功能层，所述第一区域具有至少两个所述第一功能层，所述第二区域的所述第一功能层横跨所述第二区域，且在沿第一区域指向所述第二区域方向上，所述第一区域的相邻第一功能层之间的距离小于所述第二区域的第一功能层的宽度；
位于所述第一区域的基底上的多个分立的第二功能层，在沿所述第一区域指向所述第二区域方向上，所述第二功能层与所述第一功能层间隔排布，且在沿垂直于所述基底表面方向上，所述第二功能层的厚度与所述第一功能层的厚度不同，所述第一功能层以及所述第二功能层构成所述对准图形。
13.如权利要求12所述的半导体结构，其特征在于，在沿所述第一方向上，所述第二区域的所述第二功能层的宽度大于所述第一区域的所述第二功能层的宽度，所述第二区域的所述第二功能层的宽度大于所述第一区域的所述第一功能层的宽度。
14.如权利要求12所述的半导体结构，其特征在于，所述第一功能层的材料与所述第二功能层的材料相同；或者，所述第一功能层的材料与所述第二功能层的材料不同。
CN201910419613.1A 2019-05-20 2019-05-20 对准图形、具有对准图形的半导体结构及其制造方法 Pending CN111968962A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910419613.1A CN111968962A (zh) 2019-05-20 2019-05-20 对准图形、具有对准图形的半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910419613.1A CN111968962A (zh) 2019-05-20 2019-05-20 对准图形、具有对准图形的半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN111968962A true CN111968962A (zh) 2020-11-20

Family

ID=73358341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910419613.1A Pending CN111968962A (zh) 2019-05-20 2019-05-20 对准图形、具有对准图形的半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111968962A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022179010A1 (zh) * 2021-02-25 2022-09-01 长鑫存储技术有限公司 套刻标记的形成方法及半导体结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022179010A1 (zh) * 2021-02-25 2022-09-01 长鑫存储技术有限公司 套刻标记的形成方法及半导体结构

Similar Documents

Publication Publication Date Title
CN108666207B (zh) 制作半导体元件的方法
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
US11769691B2 (en) Semiconductor device and formation method thereof
US8124537B2 (en) Method for etching integrated circuit structure
CN108574010B (zh) 半导体结构及其形成方法
TWI726370B (zh) 具有縮減臨界尺寸的半導體元件及其製備方法
CN209859944U (zh) 对准图形、具有对准图形的半导体结构
CN111968962A (zh) 对准图形、具有对准图形的半导体结构及其制造方法
KR20060097082A (ko) 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법
KR20090047001A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성방법
JP4680477B2 (ja) 微細パターンとワイドパターンとが混在する集積回路ステージを形成するための方法
CN112885772A (zh) 半导体结构的制备方法
US11721553B2 (en) Formation method of semiconductor device using mask layer and sidewall spacer material layer to form trenches
CN115332062A (zh) 栅极结构的制作方法
CN112018034B (zh) 半导体结构及其形成方法
US20120286402A1 (en) Protuberant structure and method for making the same
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
US10522366B2 (en) Method of fabricating semiconductor device
KR20100078947A (ko) 반도체 소자의 제조방법
US9673050B2 (en) Method of patterning incorporating overlay error protection
US10910231B2 (en) Method of fabricating semiconductor device
US8114724B2 (en) Method for fabricating semiconductor device
CN115910760A (zh) 半导体结构的制造方法及半导体结构
US20090311865A1 (en) Method for double patterning lithography
US20080124914A1 (en) Method of fabricating flash memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination