CN115910760A - 半导体结构的制造方法及半导体结构 - Google Patents

Abstract

本公开实施例提供一种半导体结构的制造方法，在至少部分第一结构沿第一方向相对的侧壁上形成第一侧墙，该第一结构与其侧壁的第一侧墙构成第一掩膜，以增大部分第一结构的宽度，并通过以具有第一开口的第一图形层为掩膜，沿第一开口去除至少部分第二结构邻近相邻第一结构的部分区域，该部分第二结构的剩余区域构成第二掩膜，以减小该部分第二结构的宽度，并能够增大该部分第二结构与相邻第一结构之间的间距。如此，本公开实施例至少可以形成在沿第一方向上宽度差异较小、间距较大的第一掩膜、第二掩膜。

Description

半导体结构的制造方法及半导体结构

技术领域

本公开实施例涉及半导体制造领域，特别涉及一种半导体结构的制造方法及半导体结构。

背景技术

在半导体结构制造工艺中，一些微小尺寸的制造，需在半导体基底或基底上的介质层等目标层中，利用光刻工艺等技术，形成具有精确尺寸的微小图案。

随着半导体技术的发展，这些微小图案的尺寸不断减小，为满足尺寸需求，目前推出的用于形成微小图案的方法包括自对准双重图形(self-aligned double patterning，SADP)技术，自对准双重图形技术能够实现优异的线宽和进行节距控制。

然而，采用自对准双重图形技术形成的半导体结构，半导体结构的良率及性能仍有改善空间。

发明内容

本公开实施例提供一种半导体结构的制造方法及半导体结构，至少有利于降低采用自对准双重图形技术形成的半导体结构中，第一结构与第二结构在沿第一方向上的宽度差异。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，包括：提供基底，所述基底上形成有第一图案化层，所述第一图案化层包括间隔交替排布的多个第一结构以及多个第二结构，且在沿第一方向上，至少部分所述第一结构的宽度小于部分所述第二结构的宽度；形成第一侧墙，所述第一侧墙至少位于部分所述第一结构沿所述第一方向的相对侧壁上，所述第一结构以及位于所述第一结构侧壁的所述第一侧墙构成第一掩膜；形成第一图形层，所述第一图形层位于所述第一侧墙、所述第一结构、所述基底以及所述第二结构上，且所述第一图形层内还具有贯穿所述第一图形层的第一开口，所述第一开口至少与部分所述第二结构中邻近所述第一结构的部分区域正对；以所述第一图形层为掩膜，沿所述第一开口去除至少部分所述第二结构中邻近所述第一结构的部分区域，所述第二结构的剩余部分构成第二掩膜；去除所述第一图形层。

在一些实施例中，在形成所述第一侧墙之前，还包括：形成第二图形层，所述第二图形层覆盖所述第一结构、所述第二结构以及所述基底，所述第二图形层内具有所述第二图形层的第二开口，所述第二开口露出至少部分所述第一结构，且还露出与所述第一结构邻近的所述基底的部分区域；形成所述第一侧墙的工艺步骤中，还在所述第二图形层侧壁形成所述第一侧墙；所述制造方法还包括：去除位于部分所述第一结构侧壁的所述第一侧墙，去除位于所述第二图形层侧壁的所述第一侧墙；去除所述第二图形层。

在一些实施例中，形成所述第一侧墙的工艺步骤包括：在所述第一结构顶面和侧壁、所述第二图形层顶面和侧壁以及所述基底上形成所述第一侧墙；去除位于所述第一结构顶面、所述第二图形层顶面以及部分所述基底上的所述第一侧墙，保留位于所述第一结构侧壁以及所述第二图形层侧壁的所述第一侧墙。

在一些实施例中，去除位于所述第二图形层侧壁的所述第一侧墙的步骤包括：去除所述第二图形层，保留位于所述第二图形层侧壁的所述第一侧墙作为目标侧墙；形成第三图形层，所述第三图形层位于所述第一结构、所述第一侧墙以及所述基底上，所述第三图形层具有贯穿所述第三图形层的第三开口，且所述第三开口与所述目标侧墙正对；以所述第三图形层为掩膜，沿所述第三开口去除所述目标侧墙；去除所述第三图形层。

在一些实施例中，去除位于所述第二图形层侧壁的所述第一侧墙的方法，包括：去除所述第二图形层，保留位于所述第二图形层侧壁的所述第一侧墙作为目标侧墙；在形成所述第一图形层的工艺步骤中，所述第一开口还与所述目标侧墙正对；以所述第一图形层为掩膜，沿所述第一开口去除所述第二结构中邻近所述第一结构的部分区域的工艺步骤中，还去除所述目标侧墙。

在一些实施例中，形成所述第一侧墙的步骤包括：形成第一侧墙，所述第一侧墙覆盖所述第一结构顶面和侧壁、所述第二结构顶面和侧壁，且还覆盖所述第一结构与所述第二结构之间的所述基底表面；在形成所述第一图形层的工艺步骤中，所述第一开口还与位于所述第二结构侧壁的所述第一侧墙正对；在沿所述第一开口去除至少部分所述第二结构中邻近所述第一结构的部分区域的工艺步骤中，还包括：去除位于所述第二结构侧壁的所述第一侧墙。

在一些实施例中，在形成所述第一图形层之前，还包括：去除位于所述第一结构顶面、部分所述第一结构侧壁的所述第一侧墙以及所述第二结构顶面的部分所述第一侧墙，且还去除位于所述第一结构与所述第二结构之间的所述基底上的所述第一侧墙。

在一些实施例中，在沿所述第一开口去除至少部分所述第二结构中邻近所述第一结构的部分区域之前，还包括：沿所述第一开口，去除位于所述第二结构顶面的部分所述第一侧墙。

在一些实施例中，所述第一侧墙的材料与所述第二结构的材料不同。

在一些实施例中，所述第一侧墙的材料与所述第一结构的材料相同。

在一些实施例中，所述第一结构的材料与所述第二结构的材料相同。

在一些实施例中，在沿所述第一方向上，所述第一掩膜的宽度与所述第二掩膜的宽度相同。

根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：基底；多个第一掩膜，所述第一掩膜位于所述基底上；多个第二掩膜，所述第二掩膜位于所述基底上，至少部分所述第二掩膜包括第一结构以及第一侧墙，所述第一侧墙位于所述第一结构沿第一方向相对的侧壁上；其中，多个所述第一掩膜与多个所述第二掩膜在所述基底上沿所述第一方向间隔交替排布，且在沿所述第一方向上，所述第一掩膜的宽度与所述第二掩膜的宽度相等。

在一些实施例中，所述第一侧墙的材料与所述第一结构的材料相同，所述第一侧墙的材料与所述第二掩膜的材料相同或不同。

在一些实施例中，所述第一掩膜的材料与所述第二掩膜的材料相同。

本公开实施例提供的技术方案至少具有以下优点：

本公开实施例提供的一种半导体结构的制造方法，通过在部分第一结构沿第一方向相对的侧壁上形成第一侧墙，该第一结构与位于其侧壁的第一侧墙构成第一掩膜，以增大该部分第一结构沿第一方向上的宽度，其中，在沿第一方向上，该部分第一结构的宽度小于部分第二结构的宽度，通过第一侧墙的设置，能够降低在沿第一方向上，部分宽度较小的第一结构与第二结构的宽度差异；在形成第一侧墙之后，还形成有第一图形层，第一图形层位于第一侧墙、第一结构、基底以及第二结构上，且第一图形层还具有贯穿第一图形层的第一开口，第一开口至少与部分第二结构中邻近第一结构的部分区域正对，通过以第一图形层为掩膜，沿第一开口去除与第一开口正对的部分第二结构中部分区域，能够减小第二结构沿第一方向上的宽度，该第二结构剩余的部分构成第二掩膜，从而在沿第一方向上，形成的第二掩膜的宽度与第一掩膜的宽度差异较小，降低由于原有第一结构与第二结构在沿第一方向上的宽度差异，造成后续制成出现问题的现象，有利于提高形成的半导体结构的良率及可靠性。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图6为一种半导体结构的制造方法各步骤对应的结构示意图；

图7至图13为本公开一实施例提供的一种半导体结构的制造方法各步骤对应的结构示意图；

图14至图17为本公开一实施例提供的另一种半导体结构的制造方法各步骤对应的结构示意图；

图18为本公开又一实施例提供的一种半导体结构的结构示意图。

具体实施方式

由背景技术可知，目前，采用自对准双重图形技术形成的半导体结构，半导体结构的良率和性能有待改善。

图1至图6为一种半导体结构的制造方法各步骤对应的结构示意图。参考图1，提供基底101，基底101上依次形成有待刻蚀层102、第一膜层103以及第一图形层104，第一图形层104具有贯穿第一图形层104的第一开口105，其中，在沿第一方向上(如图1中X方向所示)，第一开口105的宽度为第一图形层104的宽度的3倍；参考图2，以第一图形层104为掩膜，沿第一开口105刻蚀去除未被第一图形层104覆盖的部分第一膜层103，剩余的第一膜层103构成第一结构106，并去除第一图形层104；参考图3，形成第一侧墙107，第一侧墙107位于第一结构106沿第一方向的相对侧壁上，其中，在沿第一方向上，相邻的第一侧墙107的间距与第一结构106的宽度相等；参考图4，形成填充层108，填充层108位于第一侧墙107的侧壁和顶面、第一结构106的顶面，填充层108还位于基底101上，其中，填充层108的材料与第一结构106的材料相同；参考图5，去除位于第一侧墙107顶面、第一结构106顶面的填充层108，位于基底101上剩余的填充层108构成第二结构109，还去除位于基底101顶面的部分填充层108，以使在沿第二方向(如图5中Y方向所示)上，第二结构109的高度与第一结构106的高度相等，其中，在沿第一方向上，第一核心层106的宽度与第二核心层109的宽度相等；参考图6，去除第一侧墙109。

分析发现，第一结构106与第二结构109在不同步骤中形成，受到相关机台以及量测反馈至相关机台的数据波动影响，在形成第一结构106、第二结构109的过程中，每一步骤均可能出现误差，继而导致在沿第一方向上，部分第一结构106的宽度与部分第二结构109的宽度难以实现完全相等，与期望中第一结构106的宽度等于第二结构109的宽度结果有误差，此结果会影响后续对该半导体结构的其他工艺步骤，从而影响形成的半导体结构的良率和性能。

本公开实施提供一种半导体结构的制造方法，在部分第一结构沿第一方向相对的侧壁上形成第一侧墙，第一结构以及位于该第一结构侧壁的第一侧墙构成第一掩膜，在沿第一方向上，该第一结构的宽度小于部分第二结构的宽度，第一侧墙的设置能够减小在沿第一方向上，部分第一结构的宽度与部分第二结构的宽度差异，并形成以具有第一开口的第一图形层为掩膜，第一开口至少与部分第二结构中邻近第一结构的部分区域正对，通过沿第一开口刻蚀去除第二结构中邻近第一结构的部分区域，以减小沿第已方向上，宽度较大的部分第二结构的宽度，从而进一步减小部分第一结构的宽度与部分第二结构的宽度差异，其中，第一图形层位于第一侧墙、第一结构、基底以及第二结构上，以在刻蚀过程中，保护位于第一图形层下方不期望被刻蚀的半导体结构。如此，本公开实施例在原有第一结构以及第二结构的基础上，形成了宽度差异较小、间距较大的第一掩膜、第二掩膜，降低了由于原有部分第一结构与部分第二结构之间的宽度差异，影响半导体结构的后续制程的现象，有利于提高形成的半导体结构的性能及良率。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。

图7至图13为本公开一实施例提供的一种半导体结构的制造方法各步骤对应的结构示意图。

参考图7，提供基底201，基底201上形成有第一图案化层202，第一图案化层202包括间隔交替排布的多个第一结构203以及多个第二结构204，且在沿第一方向(如图7所示的X方向)上，至少部分第一结构203的宽度小于部分第二结构204的宽度。

可以理解的是，第一图案化层202可以采用自对准双重图形技术形成，在采用自对准双重图案技术形成第一图案化层202的过程中，多个第一结构203以及多个第二结构204在不同步骤中形成，受到相关机台以及量测反馈至相关机台的数据波动影响，在沿第一方向上，可能存在至少部分第一结构203的宽度与部分第二结构204的宽度具有差异，部分第一结构203的宽度与部分第二结构204的宽度相等的现象。其中，第一结构203可以在形成第二结构204之前的步骤中形成，第一结构203也可以在形成第二结构204之后的步骤中形成。

在一些实施例中，基底201的材料可以为硅、锗、硅锗以及碳化硅等常见半导体基底材料中的任意一种。在另一些实施例中，基底201也可以是绝缘体上的硅(SOI，silicon-on-insulator)或者绝缘体上的锗(GOI，germanium-on-insulator)等。

第一结构203的材料可以为氧化硅、氮化硅、氧化铝或者氮氧化硅中的任意一种或多种。第二结构203的材料可以为氧化硅、氮化硅、氧化铝或者氮氧化硅中的任意一种或多种。

在一些实施例中，第一结构203的材料与第二结构204的材料可以相同，例如，第一结构203的材料可以为氧化硅，第二结构204的材料可以为氧化硅。在另一些实施例中，第一结构203的材料与第二结构204的材料也可以不同，例如，第一结构203的材料可以为氧化硅，第二结构204的材料可以为氮化硅。

在一些实施例中，在沿第一方向上，部分第一结构203的宽度与部分第二结构204的宽度可以相等，该部分第一结构203的宽度范围以及该部分第二结构204的宽度范围均可以为33.1nm～34.1nm，例如，第一结构203的宽度可以为33.5nm，第二结构204的宽度可以为33.5nm。例如，第一结构203的宽度可以为33.8nm，第二结构204的宽度可以为33.8nm。又例如，第一结构的宽度可以为34nm，第二结构204的宽度可以为34nm。

基底201朝向第一图案化层202的表面还可以形成有第一垫层205，第一垫层205可以作为掩膜，以保护基底201不受侵蚀。第一垫层205的材料可以包括A-Si(amorphoussilicon，非晶硅)，第一垫层205的材料还可以包括氧化硅、氮化硅、氧化铝或者氮氧化硅中的任意一种或多种。

后续步骤还可以包括：形成第一侧墙，第一侧墙至少位于部分第一结构203沿第一方向的相对侧壁上，第一结构203以及位于第一结构203侧壁的第一侧墙构成第一掩膜。可以理解的是，所有第一结构203中，在沿第一方向上，第一掩膜中的第一结构203的宽度较其他第一结构203的宽度更小，以降低多个第一结构203之间的宽度差异。

在形成第一侧墙之前，还可以包括：对基底201以及第一图案化层202进行清洗处理，以去除在采用自对准双重图形技术形成第一图案化层202之后，该半导体结构上残留的杂质、灰尘等。

参考图8，在对基底201以及第一图案化层202进行清洗处理之后，在形成第一侧墙之前，还可以包括：形成第二图形层208，第二图形层208覆盖第一结构203、第二结构204以及基底201，以在后续形成第一侧墙的步骤中，保护被第二图形层208覆盖的部分半导体结构不受工艺影响，第二图形层208内还可以具有贯穿第二图形层208的第二开口209，第二开口209露出至少部分第一结构203，且还露出与第一结构203邻近的基底201的部分区域，以在形成第一侧墙的步骤中，部分第一侧墙可以形成于部分第一结构203的侧壁，该部分第一结构203与其侧壁的第一侧墙构成第一掩膜。

第二图形层208可以包括第一掩膜层210以及第二掩膜层211，第二掩膜层211形成于第一掩膜层210与第一图案化层202之间，第二开口209贯穿第一掩膜层210以及第二掩膜层211，第一掩膜层210覆盖第二掩膜层211，第二掩膜层211覆盖第一结构203、第二结构204以及基底201，第一掩膜层210可以覆盖部分第二掩膜层211，该部分第二掩膜层211至少可以覆盖第二结构204。

第一掩膜层210的材料可以为光刻胶，以保护被光刻胶覆盖的部分第二掩膜层211、位于与该部分第二掩膜层211正对位置的第二结构204不受侵蚀，并起到掩膜作用。

第二掩膜层211的材料可以为底部抗反射涂层(BARC，bottom anti-reflectioncoating)，在采用光刻胶形成第一掩膜层210的过程中，底部抗反射涂层能够减少形成第一掩膜层210过程中产生的反射光，并起到掩膜作用。

其中，形成第一图案化层202的步骤可以包括：形成第二初始掩膜层，第二初始掩膜层覆盖第一图案化层202以及基底201；在所述第二初始掩膜层上形成第一掩膜层210，第一掩膜层210具有开口，该开口暴露部分第二初始掩膜层的位置，该部分第二初始掩膜层至少暴露第一结构203；以第一掩膜层210为掩膜，沿该开口刻蚀去除未被第一掩膜层210覆盖的部分第二初始掩膜层，剩余的第二初始掩膜层构成第二掩膜层211，开口以及被去除的部分第二初始掩膜层的区域构成第二开口209。

在一些实施例中，第一掩膜层210可以覆盖部分第二初始掩膜层，该部分第二初始掩膜层可以覆盖第二结构204、邻近第二结构204的部分基底201，以在沿第二开口209刻蚀去除部分第二初始掩膜层的过程中，保护第二结构204的侧壁不受侵蚀，且在后续形成第一侧墙206步骤中，第一侧墙206的部分可以位于在第二结构204侧壁的第二掩膜层211上。

在另一些实施例中，第一掩膜层210也可以覆盖部分第二初始掩膜层，该开口暴露部分第二初始掩膜层的位置，该部分第二初始掩膜层可以覆盖第二结构204，从而后续形成第一侧墙206步骤中，第一侧墙206的部分可以位于第二结构204沿第一方向相对的侧壁上。

可以理解的是，第二图形层208也可以不具有第二掩膜层211，即第二图形层208为第一掩膜层210。

还可以理解的是，在后续形成第一侧墙206的工艺步骤中，还可以在第二图形层208侧壁形成第一侧墙206。为减小在沿第一方向上，形成的第一掩膜207(参考图10)与提供的宽度较大的第一结构203以及第二结构204之间的宽度差异，在形成第一侧墙206之后，还可以包括步骤：去除位于部分第一结构203侧壁的第一侧墙206，去除位于第二图形层208侧壁的第一侧墙，以及去除第二图形层208。

参考图9及图10，形成第一侧墙206，第一侧墙206至少位于部分第一结构203沿第一方向(如图9所示的X方向)的相对侧壁上，第一结构203以及位于第一结构203侧壁的第一侧墙206构成第一掩膜207。

在一些实施例中，形成第一侧墙206的工艺步骤可以包括：在第一结构203顶面和侧壁、第二图形层208顶面和侧壁以及基底201上形成第一侧墙206，其中，在多个第一结构203中，在沿第一方向上，宽度相对较小的第一结构203以及位于该第一结构203侧壁的第一侧墙206构成第一掩膜207。

在一些实施例中，形成第一侧墙206的工艺可以包括原子气相沉积、化学气相沉积或者物理气相沉积等，其中，在沿第一方向上，形成的第一掩膜中的第一侧墙206的宽度范围可以为4.5nm～5.5nm，例如，可以为4.5nm、5nm或者5.5nm。

第一侧墙206的材料可以为氧化硅、氮化硅或者氮氧化硅中任意一种或多种。

在一些实施例中，第一侧墙206的材料可以与第一结构203的材料相同。例如，第一结构203的材料可以为氧化硅，相应的，第一侧墙206的材料可以为氧化硅。又例如，第一结构203的材料可以为氮化硅，相应的，第一侧墙206的材料可以为氮化硅。

在一些实施例中，第一侧墙206的材料可以与第二结构204的材料不同。例如，第二结构204的材料可以为氧化硅，第一侧墙206的材料可以为氮化硅。又例如，第二结构204的材料可以为氮化硅，第一侧墙206的材料可以为氧化硅。

在另一些实施例中，第一侧墙206的材料与第二结构204的材料也可以相同。例如，第二结构204的材料可以为氧化硅，相应的，第一侧墙206的材料可以为氧化硅。又例如，第二结构204的材料可以为氮化硅，相应的，第一侧墙206的材料可以为氮化硅。

可以理解的是，第一侧墙206的材料、第一结构203的材料以及第二结构204的材料均可以相同，第一侧墙206的材料、第一结构203的材料也可以与第二结构204的材料不同。

在一些实施例中，第二图形层208可以包括第一掩膜层210以及第二掩膜层211，在形成第一侧墙206的步骤中可以包括：去除第一掩膜层210，形成第一侧墙206，第一侧墙206位于基底201上、第一结构203的顶面与侧壁以及第二掩膜层211的顶面与侧壁。

还可以理解的是，为减小第一结构203与第二结构204在沿第一方向上的宽度差异，后续步骤需去除在沿第一方向上，位于宽度较大的第一结构203侧壁以及第二结构204上的第一侧墙206。具体地，在形成第一侧墙206之后，还可以去除位于第一结构203顶面、第二图形层208顶面以及部分基底201上的第一侧墙206，保留位于第一结构203侧壁以及第二图形层208侧壁的第一侧墙206。

参考图11，去除位于第二图形层208侧壁的第一侧墙206的步骤可以包括：去除第二图形层208，保留位于第二图形层208侧壁的第一侧墙206作为目标侧墙；形成第三图形层212，第三图形层212位于第一结构203、第一侧墙204以及基底201上，第三图形层212具有贯穿第三图形层212的第三开口213，且第三开口213与目标侧墙正对。

在一些实施例中，第三图形层212与第一图案层202之间还可以形成有第三掩膜层214，第三掩膜层214覆盖第一图案层202、该目标侧墙以及基底201。

可以理解的是，在形成第三图形层212之前，也可以只去除第二图形层208的部分区域，该部分区域为第一掩膜层210，即保留第二掩膜层211，可以在第二掩膜层211上沉积掩膜材料，第二掩膜层211与沉积的掩膜材料共同构成第三掩膜层214，如此，能够减少工艺成本。

第三图形层212的材料可以包括光刻胶，以保护被光刻胶覆盖的部分第三掩膜层214、位于第三掩膜层212下方的第一图案化层202以及基底201不受侵蚀，并起到掩膜作用。

第三掩膜层214的材料可以为底部抗反射涂层(BARC，bottom anti-reflectioncoating)，在采用光刻胶形成第三图形层212的过程中，底部抗反射涂层能够减少形成第三图形层212过程中产生的反射光，并起到掩膜作用。

第三开口213还可以位于与部分第一结构203侧壁第一侧墙206正对的位置，在沿第一方向上，该部分第一结构203的宽度大于第一掩膜207中第一结构203的宽度，为降低多个第一结构203的宽度差异，后续以第三图形层为掩膜，沿第三开口213去除目标侧墙的步骤中，还可以包括：沿第三开口213去除宽度较大的第一结构203侧壁的第一侧墙206。

去除位于第二图形层208侧壁的第一侧墙206的方法还可以包括：以第三图形层212为掩膜，沿第三开口213去除该目标侧墙，即沿第三开口213位于第二结构204上第二图形层208侧壁的第一侧墙206，其中，去除该目标侧墙之后，剩余的位于宽度较小的第一结构203位于宽度较小的第一结构203侧壁的第一侧墙206以及该第一结构203构成第一掩膜207。

在沿第一方向上(如图11所示的X方向)，第一掩膜207的宽度范围可以为33.1nm～34.1nm，例如，宽度可以为33.5nm、33.8nm或者34nm。

可以理解的是，后续步骤还可以包括形成具有第一开口的第一图形层，并以第一图形层为掩膜，沿第一开口去除至少部分第二结构204区域，以减小在沿第一方向上，相较于第一掩膜207，宽度较大的第二结构204，该第二结构204部分构成第二掩膜。

在一些实施例中，在沿第一方向在后续步骤形成第一图形层之前，还可以包括去除第三图形层212。

在另一些实施例中，去除位于第二图形层208侧壁的第一侧墙206的方法还可以包括：去除第二图形层208，保留位于第二图形层208侧壁的第一侧墙206作为目标侧墙；在后续形成第一图形层的工艺步骤中，第一开口还与目标侧墙正对，从而在以第一图形层为掩膜，沿第一开口去除第二结构204中邻近第一结构203的部分区域的工艺步骤中，还去除目标侧墙，即目标侧墙与减小第二结构204在沿第一方向上的宽度在同一制程中进行，如此，工艺步骤相对简单。

参考图12，形成第一图形层215，第一图形层215位于第一侧墙206、第一结构203、基底201以及第二结构204上，且第一图形层215内还具有贯穿第一图形层215的第一开口216，第一开口216至少与部分第二结构204中邻近第一结构203的部分区域正对。

在一些实施例中，第一图形层215与第一掩膜207、第二结构204以及基底201之间还可以形成有第四掩膜层217，第一开口216露出部分第四掩膜层217。

第一图形层215的材料可以为光刻胶，以保护被光刻胶覆盖的部分第四掩膜层217、位于该部分第四掩膜层217下方的部分第二结构204、第一掩膜207以及基底201不受侵蚀。

第四掩膜层217的材料可以为底部抗反射涂层，在采用光刻胶形成第一图形层215的过程中，底部抗反射涂层能够减少形成第一图形层215过程中产生的反射光，并起到掩膜作用。

参考图13，以第一图形层215为掩膜，沿第一开口216去除至少部分第二结构204中邻近第一结构203的部分区域，第二结构204的剩余部分构成第二掩膜218。

在沿第一方向上(如图13所示的X方向)第二掩膜218的宽度范围可以为33.1nm～34.1nm，例如，宽度可以为33.5nm、33.8nm或者34nm。

在沿第一方向上，第二掩膜218的宽度可以与前述步骤中形成的第一掩膜207宽度相同。例如，第一掩膜207的宽度可以为33.5nm，第二掩膜218的宽度可以为33.5nm。

可以理解的是，提供的第一图案化层中，在沿第一方向上，部分第一结构203的宽度与部分第二结构204的宽度相等，在前述步骤中，形成的第一掩膜207的宽度、第二掩膜218的宽度与该部分第一结构203以及第二结构204的宽度相等，例如，第一结构203的宽度可以为33.5nm，第二结构204的宽度可以为33.5nm，第一掩膜207的宽度可以为33.5nm，第二掩膜218的宽度可以为33.5nm。

在一些实施例中，在形成第一掩膜207以及第二掩膜218之后，还可以包括：去除第一图形层215；以第一掩膜207以及第二掩膜218为掩膜，去除未被第一掩膜207以及第二掩膜218覆盖的部分第一垫层205。

参考图14至图17，图14至图17为本公开一实施例提供的另一种半导体结构的制造方法各步骤对应的结构示意图。

参考图14，提供基底201，基底201上形成有第一图案化层202，第一图案化层202包括间隔交替排布的多个第一结构203以及多个第二结构204，且在沿第一方向上(如图14所示的X方向)，至少部分第一结构203的宽度小于部分第二结构204的宽度。

基底201朝向第一图案化层202的表面还可以形成有第一垫层205，第一垫层205可以作为掩膜，以在后续步骤中，避免基底201被去除部分区域。第一垫层205的材料可以包括A-Si(Amorphous Silicon，非晶硅)，第一垫层205的材料还可以为氧化硅、氮化硅、氧化铝或者氮氧化硅中的任意一种或多种。

在一些实施例中，第一结构203的材料与第二结构204的材料可以相同，第一结构203的材料可以为氧化硅、氮化硅、氧化铝或者氮氧化硅中的任意一种或多种。在另一些实施例中，第一结构203的材料与第二结构204的材料也可以不同。

在一些实施例中，在沿第一方向上，部分第一结构203的宽度与部分第二结构204的宽度可以相等，该部分第一结构203的宽度以及该部分第二结构204的宽度均可以为33.1nm～34.1nm，例如，第一结构203的宽度可以为33.5nm，第二结构204的宽度可以为33,5nm。例如，第一结构203的宽度可以为33.8nm，第二结构204的宽度可以为33.8nm。又例如，第一结构的宽度可以为34nm，第二结构204的宽度可以为34nm。

后续步骤还可以包括：形成第一侧墙，第一侧墙至少位于部分第一结构203沿第一方向的相对侧壁上，第一结构203以及位于第一结构203侧壁的第一侧墙构成第一掩膜，在沿第一方向上，第一掩膜的宽度与第二结构204的宽度差异减小。

参考图15，形成第一侧墙206，第一侧墙206可以覆盖第一结构203顶面和侧壁、第二结构204顶面和侧壁，且还覆盖第一结构203与第二结构204之间的基底201表面，即，在提供的第一图案化层202以及基底201上直接沉积第一侧墙206，其中，位于第一结构203沿第一方向相对的侧壁上的第一侧墙206与第一结构203构成第一掩膜207。

在沿第一方向上，第一掩膜207的宽度范围可以为33.1nm～34.1nm，例如，宽度可以为33.5nm、33.8nm或者34nm。在沿第一方向上(如图15所示的X方向)，第一掩膜207中的第一侧墙206的宽度范围可以为4.5nm～5.5nm，例如，可以为4.5nm、5nm或者5.5nm。

第一侧墙206的材料可以为氧化硅、氮化硅或者氮氧化硅中任意一种或多种。

在一些实施例中，第一侧墙206的材料可以与第一结构203的材料相同。例如，第一结构203的材料可以为氧化硅，相应的，第一侧墙206的材料可以为氧化硅。又例如，第一结构203的材料可以为氮化硅，相应的，第一侧墙206的材料可以为氮化硅。

在一些实施例中，第一侧墙206的材料与第二结构204的材料可以不同。例如，第二结构的材料可以为氧化硅，第一侧墙206的材料可以为氮化硅。又例如，第二结构204的材料可以为氮化硅，第一侧墙206的材料可以为氧化硅。

在一些实施例中，第一侧墙206的材料与第二结构204的材料也可以相同。例如，第二结构204的材料可以为氧化硅，相应的，第一侧墙206的材料可以为氧化硅。又例如，第二结构204的材料可以为氮化硅，相应的，第一侧墙206的材料可以为氮化硅。相较于前述实施例中采用与第二结构204的材料不同的材料形成的第一侧墙206，在后续同步去除部分第二结构204的部分区域、位于第二结构204侧壁上的第一侧墙206的步骤中，本实施例中的去除第一侧墙206与第二结构204的部分区域的工艺难度相对较小，工艺误差相对较小。

在一些实施例中，形成第一侧墙206的工艺可以包括原子气相沉积、化学气相沉积或者物理气相沉积等，在沿第一方向上，第一掩膜207中的第一侧墙206的宽度范围可以为4.5nm～5.5nm，例如，可以为4.5nm、5nm或者5.5nm。

后续步骤还可以包括：形成第一图形层，其中，在形成第一图形层之前，还可以包括去除位于第一结构203顶面、部分第一结构203侧壁的第一侧墙206以及第二结构204顶面的部分第一侧墙206，且还去除位于第一结构203与第二结构204之间的基底201上的第一侧墙206，在沿第一方向上，被去除位于其侧壁的第一侧墙206的第一结构203，其宽度与第一掩膜207的宽度相等。

参考图16，形成第一图形层215，第一图形层215位于第一侧墙206、第一结构203、基底201以及第二结构204上，且第一图形层215内还具有贯穿第一图形层215的第一开口216，第一开口216与部分第二结构204中邻近第一结构204的部分区域正对，其中，在沿第一方向上(如图16所示X方向)，宽度较小的第一结构203以及其侧壁的第一侧墙206构成第一掩膜207。

其中，在形成第一图形层215的工艺步骤中，第一开口216还可以与位于第二结构204侧壁的第一侧墙206正对，从而在沿第一开口216去除至少部分第二结构204中邻近第一结构203的部分区域的工艺步骤中，还可以同步去除位于第二结构204侧壁的第一侧墙206，如此，工艺步骤较为简单。

第一图形层215与第一掩膜207、第二结构204以及基底201之间还可以形成有第四掩膜层217，第一开口216露出部分第四掩膜层217。

第一图形层215的材料可以为光刻胶，以保护被光刻胶覆盖的部分第四掩膜层217、位于该部分第四掩膜层217下方的部分第二结构204、第一掩膜207以及基底201不受侵蚀。

第四掩膜层217的材料可以为底部抗反射涂层，在采用光刻胶形成第一图形层215的过程中，底部抗反射涂层能够减少形成第一图形层215过程中产生的反射光，并起到掩膜作用。

参考图17，以第一图形层215为掩膜，沿第一开口216去除部分第二结构204中邻近第一结构203的部分区域，且还去除位于第二结构204侧壁的第一侧墙206，第二结构204的剩余部分构成第二掩膜218，如此，能够降低形成的第二掩膜218与第一掩膜207在沿第一方向上(如图17所示的X方向)的宽度差异，从而避免由于第一掩膜207以及第二掩膜218存在的宽度差异影响半导体结构的后续制程，有利于提高形成的半导体结构的良率及可靠性。

可以理解的是，由于采用自对准双重图形技术形成的第一结构203中，在沿第一方向上，部分第一结构203的宽度与形成的第一掩膜207的宽度相等，因而需去除位于该部分第一结构203侧壁的第一侧墙206。

在一些实施例中，第一图形层215可以具有贯穿第一图形层215的第四开口(未图示)，第四开口与部分第一结构203相对的侧壁上的第一侧墙206正对，在沿第一方向上，该部分第一结构203的宽度与第一掩膜207的宽度相等，以第一图形层215为掩膜，沿第一开口216去除部分第二结构204中邻近第一结构203的部分区域的步骤中，还可以包括：沿第四开口去除该部分第一结构203侧壁上的第一侧墙206。

还可以理解的是，由于在沿第一开口216去除部分第二结构204中邻近第一结构203的部分区域、目标侧墙的步骤中，位于第二结构204顶面的部分第一侧墙206被第四掩膜层217覆盖，从而未能在此步骤中去除，因而在沿第一开口216去除部分第二结构204中邻近第一结构203的部分区域、目标侧墙的步骤之前，还可以包括：沿第一开口216，去除位于第二结构204顶面的部分第一侧墙206。

在一些实施例中，在沿第一方向上，形成的第一掩膜207的宽度与第二掩膜218的宽度可以相等，如此，降低了由于第一掩膜207以及第二掩膜218在沿第一方向上存在宽度差异影响半导体结构的后续制程的可能性，有利于提高形成的半导体结构的良率及可靠性。

在沿第一方向上第二掩膜218的宽度范围可以为33.1nm～34.1nm，例如，宽度可以为33.5nm、33.8nm或者34nm。

在沿第一方向上，第二掩膜218的宽度可以与前述步骤中形成的第一掩膜207宽度相同。例如，第一掩膜207的宽度可以为为33.5nm，第二掩膜218的宽度可以为33.5nm。

可以理解的是，提供的第一图案化层202中，在沿第一方向上，部分第一结构203的宽度与部分第二结构204的宽度相等，在前述步骤中，形成的第一掩膜207的宽度、第二掩膜218的宽度与该部分第一结构203以及第二结构204的宽度相等，例如，第一结构203的宽度可以为33.5nm，第二结构204的宽度可以为33.5nm，第一掩膜207的宽度可以为33.5nm，第二掩膜218的宽度可以为33.5nm。

在一些实施例中，在形成第一掩膜207以及第二掩膜218之后，还可以包括：去除第一图形层215；以第一掩膜207以及第二掩膜218为掩膜，去除未被第一掩膜207以及第二掩膜218覆盖的部分第一垫层205。

本公开实施例提供的半导体结构的制造方法，基底201上形成有多个第一结构203以及多个第二结构204，其中，在沿第一方向上，部分第一结构203的宽度小于与部分第二结构204的宽度，通过在沿第一方向上宽度较小的第一结构203侧壁形成第一侧墙206，该第一结构203与第一侧墙206构成第一掩膜207，第一掩膜207与第二结构204的宽度差异相对较小，能够降低第一结构203与第二结构204的宽度差异，在形成第一掩膜207之后，形成具有第一开口216的第一图形层215，以第一图形层215为掩膜，沿第一开口216去除宽度相对较大的第二结构204的部分区域，该第二结构204的剩余部分构成第二掩膜218，形成的第二掩膜218的宽度可以与第一掩膜207的宽度可以相等，且第二掩膜218的宽度还可以与未被处理部分的第二结构204的宽度以及侧壁未有第一侧墙206的第一结构203的宽度相等，如此，能够降低由于第一结构203的宽度与第二结构204的宽度差异影响后续半导体结构正常制程的可能，从而能够提高形成的半导体结构的良率及可靠性。

相应的，本公开另一实施例还提供一种半导体结构，本公开另一实施例提供的半导体结构由前述实施例提供的半导体结构的制造方法制成。以下将结合附图对本公开另一实施例提供的半导体结构进行详细说明，与前一实施例相同或者相应的部分，可参考前述实施例的相应说明，以下将不做详细赘述。图18为本公开另一实施例提供的一种半导体结构的结构示意图。

参考图18，半导体结构可以包括：基底201；多个第一掩膜207，第一掩膜207位于基底201上；多个第二掩膜218，第二掩膜218位于基底201上，至少部分第二掩膜218包括第一结构203以及第一侧墙206，第一侧墙206位于第一结构203沿第一方向(如图18所示的X方向)相对的侧壁上；其中，多个第一掩膜207与多个第二掩膜218在基底201上沿第一方向间隔交替排布，且在沿第一方向上，第一掩膜207的宽度与第二掩膜218的宽度相等。

第一掩膜207的材料可以为氧化硅、氮化硅或者氮氧化硅中的任意一种或多种。第二掩膜218的材料可以为氧化硅、氮化硅或者氮氧化硅中的任意一种或多种。第一侧墙206的材料可以为氧化硅、氮化硅或者氮氧化硅中的任意一种或多种。

在一些实施例中，第一侧墙206的材料可以与第一结构203的材料相同。例如，第一结构203的材料可以为氧化硅，相应的，第一侧墙206的材料可以为氧化硅。又例如，第一结构203的材料可以为氮化硅，相应的，第一侧墙206的材料可以为氮化硅。

在一些实施例中，第一侧墙206的材料可以与第二掩膜218的材料相同。例如，第二掩膜218的材料可以为氧化硅，第一侧墙206的材料可以为氧化硅。又例如，第二掩膜218的材料可以为氮化硅，第一侧墙206的材料可以为氮化硅。在一些实施例中，第一侧墙206的材料也可以与第二掩膜218的材料不同。例如，第二掩膜218的材料可以为氧化硅，第一侧墙206的材料可以为氮化硅。又例如，第二掩膜218的材料可以为氮化硅，第一侧墙206的材料可以为氧化硅。

在一些实施例中，第一掩膜207的材料可以与第二掩膜218的材料相同，例如，第一掩膜207的材料可以为氧化硅，第二掩膜218的材料可以为氧化硅。在另一些实施例中，第一掩膜207的材料也可以与第二掩膜218的材料不同，例如，第一掩膜207的材料可以为氧化硅，第二掩膜218的材料可以为氮化硅。

在一些实施例中，部分第一掩膜207也可以为第一结构203，在沿第一方向上，该第一结构203的宽度大于侧壁上具有第一侧墙206的第一结构203的宽度。

基底201与第一掩膜207以及第二掩膜218之间均可以设置有第一垫层205，第一垫层205包括位于第一掩膜207正对位置的部分第一垫层205、位于第二掩膜218正对位置的部分第一垫层205。第一垫层205的材料可以包括A-Si(amorphous silicon，非晶硅)，第一垫层205的材料还可以包括氧化硅、氮化硅或者氮氧化硅中的任意一种或多种。

本公开实施例提供了一种半导体结构，该半导体结构的基底201上设置有多个第一掩膜207以及第二掩膜218，第一掩膜207以及第二掩膜218由前述实施例提供的半导体结构的制造方法制成，且在沿第一方向上，第一掩膜207的宽度与第二掩膜218的宽度相等，能够降低由于第一掩膜207与第二掩膜218的宽度差异、相邻第一掩膜207与第二掩膜218之间间距较小导致后续制成出现问题的现象，有利于提高半导体结构的良率及可靠性。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自更动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种半导体结构的制造方法，其特征在于，包括：

提供基底，所述基底上形成有第一图案化层，所述第一图案化层包括间隔交替排布的多个第一结构以及多个第二结构，且在沿第一方向上，至少部分所述第一结构的宽度小于部分所述第二结构的宽度；

形成第一侧墙，所述第一侧墙至少位于部分所述第一结构沿所述第一方向的相对侧壁上，

所述第一结构以及位于所述第一结构侧壁的所述第一侧墙构成第一掩膜；

形成第一图形层，所述第一图形层位于所述第一侧墙、所述第一结构、所述基底以及所述第二结构上，且所述第一图形层内还具有贯穿所述第一图形层的第一开口，所述第一开口至少与部分所述第二结构中邻近所述第一结构的部分区域正对；

以所述第一图形层为掩膜，沿所述第一开口去除至少部分所述第二结构中邻近所述第一结构的部分区域，所述第二结构的剩余部分构成第二掩膜；

去除所述第一图形层。

2.如权利要求1所述的半导体结构的制造方法，其特征在于，在形成所述第一侧墙之前，还包括：

形成第二图形层，所述第二图形层覆盖所述第一结构、所述第二结构以及所述基底，所述第二图形层内具有贯穿所述第二图形层的第二开口，所述第二开口露出至少部分所述第一结构，且还露出与所述第一结构邻近的所述基底的部分区域；

形成所述第一侧墙的工艺步骤中，还在所述第二图形层侧壁形成所述第一侧墙；

所述制造方法还包括：去除位于部分所述第一结构侧壁的所述第一侧墙，去除位于所述第二图形层侧壁的所述第一侧墙；去除所述第二图形层。

3.如权利要求2所述的半导体结构的制造方法，其特征在于，形成所述第一侧墙的工艺步骤包括：

在所述第一结构顶面和侧壁、所述第二图形层顶面和侧壁以及所述基底上形成所述第一侧墙；

去除位于所述第一结构顶面、所述第二图形层顶面以及部分所述基底上的所述第一侧墙，保留位于所述第一结构侧壁以及所述第二图形层侧壁的所述第一侧墙。

4.如权利要求3所述的半导体结构的制造方法，其特征在于，去除位于所述第二图形层侧壁的所述第一侧墙的步骤包括：

去除所述第二图形层，保留位于所述第二图形层侧壁的所述第一侧墙作为目标侧墙；

形成第三图形层，所述第三图形层位于所述第一结构、所述第一侧墙以及所述基底上，所述第三图形层具有贯穿所述第三图形层的第三开口，且所述第三开口与所述目标侧墙正对；

以所述第三图形层为掩膜，沿所述第三开口去除所述目标侧墙；

去除所述第三图形层。

5.如权利要求3所述的半导体结构的制造方法，其特征在于，去除位于所述第二图形层侧壁的所述第一侧墙的方法，包括：

去除所述第二图形层，保留位于所述第二图形层侧壁的所述第一侧墙作为目标侧墙；在形成所述第一图形层的工艺步骤中，所述第一开口还与所述目标侧墙正对；

以所述第一图形层为掩膜，沿所述第一开口去除所述第二结构中邻近所述第一结构的部分区域的工艺步骤中，还去除所述目标侧墙。

6.如权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第一侧墙的步骤包括：

形成第一侧墙，所述第一侧墙覆盖所述第一结构顶面和侧壁、所述第二结构顶面和侧壁，

且还覆盖所述第一结构与所述第二结构之间的所述基底表面；

在形成所述第一图形层的工艺步骤中，所述第一开口还与位于所述第二结构侧壁的所述第一侧墙正对；

在沿所述第一开口去除至少部分所述第二结构中邻近所述第一结构的部分区域的工艺步骤中，还包括：去除位于所述第二结构侧壁的所述第一侧墙。

7.如权利要求6所述的半导体结构的制造方法，其特征在于，在形成所述第一图形层之前，还包括：去除位于所述第一结构顶面、部分所述第一结构侧壁的所述第一侧墙以及所述第二结构顶面的部分所述第一侧墙，且还去除位于所述第一结构与所述第二结构之间的所述基底上的所述第一侧墙。

8.如权利要求6所述的半导体结构的制造方法，其特征在于，在沿所述第一开口去除至少部分所述第二结构中邻近所述第一结构的部分区域之前，还包括：沿所述第一开口，去除位于所述第二结构顶面的部分所述第一侧墙。

9.如权利要求6所述的半导体结构的制造方法，其特征在于，所述第一侧墙的材料与所述第二结构的材料不同。

10.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一侧墙的材料与所述第一结构的材料相同。

11.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一结构的材料与所述第二结构的材料相同。

12.如权利要求1所述的半导体结构的制造方法，其特征在于，在沿所述第一方向上，所述第一掩膜的宽度与所述第二掩膜的宽度相同。

13.一种半导体结构，所述半导体结构通过权利要求1-12任一项所述的半导体结构的制造方法形成，包括：

基底；

多个第一掩膜，所述第一掩膜位于所述基底上；

多个第二掩膜，所述第二掩膜位于所述基底上，至少部分所述第二掩膜包括第一结构以及第一侧墙，所述第一侧墙位于所述第一结构沿第一方向相对的侧壁上；

其中，多个所述第一掩膜与多个所述第二掩膜在所述基底上沿所述第一方向间隔交替排布，且在沿所述第一方向上，所述第一掩膜的宽度与所述第二掩膜的宽度相等。

14.如权利要求13所述的半导体结构，其特征在于，所述第一侧墙的材料与所述第一结构的材料相同，所述第一侧墙的材料与所述第二掩膜的材料相同或不同。

15.如权利要求13所述的半导体结构，其特征在于，所述第一掩膜的材料与所述第二掩膜的材料相同。

Images