KR100965216B1 - 웨이퍼에서의 레이저 마킹 방법 - Google Patents

웨이퍼에서의 레이저 마킹 방법 Download PDF

Info

Publication number
KR100965216B1
KR100965216B1 KR1020070137082A KR20070137082A KR100965216B1 KR 100965216 B1 KR100965216 B1 KR 100965216B1 KR 1020070137082 A KR1020070137082 A KR 1020070137082A KR 20070137082 A KR20070137082 A KR 20070137082A KR 100965216 B1 KR100965216 B1 KR 100965216B1
Authority
KR
South Korea
Prior art keywords
laser marking
wafer
mask pattern
marking
etching
Prior art date
Application number
KR1020070137082A
Other languages
English (en)
Other versions
KR20090069428A (ko
Inventor
정세광
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070137082A priority Critical patent/KR100965216B1/ko
Publication of KR20090069428A publication Critical patent/KR20090069428A/ko
Application granted granted Critical
Publication of KR100965216B1 publication Critical patent/KR100965216B1/ko

Links

Images

Abstract

본 발명은 반도체 제조 기술에 있어서, 웨이퍼에서의 레이저 마킹 방법에 관한 것으로, 레이저 마킹을 진행하는 과정에서 마킹 부위 주변에 생성되는 높게 솟아 오른 부분이 반도체 소자 제조를 위한 후속 공정에 악영향을 주는 것을 최소화하기 위해, 웨이퍼 상에 레이저 마킹을 위한 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 사용하여 상기 웨이퍼 중 상기 레이저 마킹 부위에 해당하는 영역을 식각하는 단계와, 상기 식각된 영역에서 레이저 마킹을 실시하는 단계를 포함하여 이루어지는 것이 특징인 발명이다.
레이저 마킹, 웨이퍼, 식각, CMP

Description

웨이퍼에서의 레이저 마킹 방법{laser marking method in wafer}
본 발명은 반도체 제조 기술에 관한 것으로서, 특히 웨이퍼에서의 레이저 마킹 방법에 관한 것이다.
일반적으로 반도체 분야에서 레이저 마킹(laser marking) 기술은 웨이퍼 상면에 고유한 ID(Identification)를 마킹하는데 사용된다.
반도체 소자 제작 공정의 초기에 레이저 마킹을 통해 각 웨이퍼의 ID를 각인함으로써, 공정 중 또는 완료 후 웨이퍼 불량 분석 시에 그 ID를 기준으로 웨이퍼끼리 구분하였다.
보다 상세하게, 웨이퍼에 레이저광을 조사하여 ID를 웨이퍼에 마킹하는 것이 레이저 마킹 기술이다. 그러나 레이저 마킹을 진행하면, 레이저광에 의해 마킹된 부위의 주변이 웨이퍼 표면보다 높게 솟아오르는 현상이 발생한다.
도 1은 종래 레이저 마킹 진행에 따른 프로파일을 나타낸 도면이고, 도 2는 종래의 레이저 마킹 진행에 따른 형상을 나타낸 도면이다.
도 1과 2에 도시된 바와 같이, 마킹 부위 주변에 웨이퍼 표면보다 높게 솟아 오른 언덕 부분이 생성된다.
상기한 레이저 마킹 이후에는 반도체 소자 분리를 위해 STI(Shallow Trench Isolation)와 같은 소자격리막을 생성하는 공정을 진행하며, 또한 필요에 따라 CMP(Chemical Mechanical Polishing) 와 같은 평탄화 공정을 진행한다.
그런데 상기 레이저 마킹에 의해 생성된 솟아 오른 언덕 부분은 상기한 CMP 공정에서 파티클(Particles)을 유발하는 원인으로 작용하며, 또한 CMP 공정 중에 스크랫치를 유발한다.
본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 레이저 마킹을 진행하는 과정에서 마킹 부위 주변에 생성되는 높게 솟아 오른 부분이 반도체 소자 제조를 위한 후속 공정에 악영향을 주는 것을 최소화하는데 적당한 웨이퍼에서의 레이저 마킹 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 웨이퍼에서의 레이저 마킹 방법의 특징은, 웨이퍼 상에 레이저 마킹을 위한 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 사용하여 상기 웨이퍼 중 상기 레이저 마킹 부위에 해당하는 영역을 식각하는 단계와, 상기 식각된 영역에서 레이저 마킹을 실시하는 단계를 포함하여 이루어지는 것이다.
바람직하게, 상기 식각 단계는, 상기 레이저 마킹 부위를 2000 내지 5000Å의 깊이만큼 식각한다.
바람직하게, 상기 레이저 마킹 실시 후 상기 마스크 패턴을 제거하는 단계를 더 포함한다.
바람직하게, 상기 마스크 패턴은 상기 웨이퍼 상에 소자 분리를 위한 소자격리막 형성 패턴을 더 포함할 수 있다.
본 발명에 따르면, 레이저 마킹 실시 이전에 레이저 마킹에 의해 생성될 솟아 오른 언덕 부분만큼 또는 그 이상의 깊이만큼 웨이퍼를 미리 식각하고 또한 그 식각 부위 표면에서 레이저 마킹을 실시하기 때문에, 레이저 마킹에 의해 마킹된 주변에 솟아 오른 언덕 부분이 생기더라도 그 언덕 부분의 높이는 웨이퍼의 식각된 깊이보다 작게 된다. 결국, 레이저 마킹에 의해 마킹된 주변에 솟아 오른 언덕 부분이 웨이퍼의 표면보다 높을 수 없기 때문에, 반도체 소자의 제조 공정 중 CMP와 같은 평탄화 공정에서 레이저 마킹에 의한 언덕 부분이 파티클을 유발한다거나 스크랫치를 유발하는 경우가 발생하지 않는다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 웨이퍼에서의 레이저 마킹 방법의 바람직한 실시 예를 자세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 레이저 마킹 및 후속 공정 절차를 나타낸 도면이다.
도 3을 참조하면, 웨이퍼 상에 포토 레지스트를 도포한다(S1). 여기서, 웨이퍼는 베어 웨이퍼(Bare wafer)이다. 또한, 웨이퍼는 실리콘 웨이퍼일 수 있다.
이어, 노광 및 현상을 통해 웨이퍼 중 레이저 마킹을 진행할 부위의 포토 레지스트를 제거하며, 레이저 마킹을 위한 마스크 패턴을 형성한다(S2).
이어, 상기 형성된 마스크 패턴을 사용하여 웨이퍼 전면에 대한 식각을 실시한다(S3). 그에 따라, 웨이퍼 중에서 레이저 마킹 부위에 해당하는 영역이 식각된다. 이때, 레이저 마킹 부위의 프로파일은 웨이퍼 표면보다 낮은 프로파일을 나타낸다.
그리고, 상기 레이저 마킹 부위에 대한 식각 깊이는 후에 진행되는 레이저 마킹 시 마킹 부위 주변에 솟아오르는 언덕 부분보다 충분히 크도록 정한다. 예로써, 레이저 마킹 부위에 대한 식각 깊이는 2000 내지 5000Å의 깊이로 한다.
상기 웨이퍼에 대한 식각 이후에 해당 레이저 마킹 부위 즉, 식각된 영역의 표면에서 레이저 마킹을 진행하여 웨이퍼의 고유 ID 등을 마킹한다(S4).
이어, 남은 포토 레지스트를 스트립(Strip)하여 마스크 패턴을 제거한다(S5).
한편, 레이저 마킹 및 마스크 패턴 제거 이후에는 반도체 소자 분리를 위해 STI와 같은 소자격리막을 생성하는 공정이나 CMP와 같은 평탄화 공정 등의 후속 공정을 진행한다.
별도의 예로써, 본 발명에서는 전술된 레이저 마킹 이전에 STI와 같은 소자격리막을 생성하는 공정을 먼저 진행할 수도 있다. 이러한 경우에, 전술된 식각에 사용되는 마스크 패턴은 웨이퍼 상에 소자 분리를 위한 소자격리막 형성 패턴을 더 포함한다. 그리고 식각 깊이는 소자격리막의 형성 깊이까지 고려하여 정한다.
도 4는 본 발명의 레이저 마킹에 따른 프로파일을 나타낸 도면으로, 레이저 마킹 실시 이전에 레이저 마킹에 의해 생성될 솟아 오른 언덕 부분만큼 또는 그 이상의 깊이만큼 웨이퍼를 미리 식각하기 때문에, 레이저 마킹에 의해 마킹된 주변에 솟아 오른 언덕 부분이 생기더라도 그 언덕 부분의 높이는 식각 깊이(A)보다 작게 된다. 그에 따라, 반도체 소자의 제조 공정 중 CMP와 같은 평탄화 공정을 진행하더라도 레이저 마킹에 의한 언덕 부분이 파티클을 유발한다거나 스크랫치를 유발하는 원인으로 작용하지 않는다.
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.
그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.
도 1은 종래 레이저 마킹 진행에 따른 프로파일을 나타낸 도면
도 2는 종래의 레이저 마킹 진행에 따른 형상을 나타낸 도면
도 3은 본 발명의 일 실시 예에 따른 레이저 마킹 및 후속 공정 절차를 나타낸 도면.
도 4는 본 발명의 레이저 마킹에 따른 프로파일을 나타낸 도면

Claims (4)

  1. 웨이퍼 상에 레이저 마킹을 위한 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 사용하여 상기 웨이퍼 중 상기 레이저 마킹 부위에 해당하는 영역에 식각 공정을 수행하는 단계;
    상기 식각 공정에 의하여 식각된 영역의 표면에 레이저 마킹을 실시하는 단계;
    상기 레이저 마킹 실시 후 상기 마스크 패턴을 제거하는 단계; 및
    상기 마스크 패턴 제거 후 CMP 공정을 수행하는 단계를 포함하며,
    상기 레이저 마킹을 실시함에 따라 상기 식각된 영역의 표면으로부터 솟아오르는 부분의 높이는 상기 식각 공정에 의한 식각 깊이보다 작은 것을 특징으로 하는 웨이퍼에서의 레이저 마킹 방법.
  2. 제 1 항에 있어서, 상기 식각 공정을 수행하는 단계는,
    상기 레이저 마킹 부위에 해당하는 영역을 2000 내지 5000Å의 깊이만큼 식각하는 것을 특징으로 하는 웨이퍼에서의 레이저 마킹 방법.
  3. 삭제
  4. 제 1 항에 있어서, 상기 마스크 패턴은 상기 웨이퍼 상에 소자 분리를 위한 소자격리막 형성 패턴을 더 포함하는 것을 특징으로 하는 웨이퍼에서의 레이저 마킹 방법.
KR1020070137082A 2007-12-26 2007-12-26 웨이퍼에서의 레이저 마킹 방법 KR100965216B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137082A KR100965216B1 (ko) 2007-12-26 2007-12-26 웨이퍼에서의 레이저 마킹 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137082A KR100965216B1 (ko) 2007-12-26 2007-12-26 웨이퍼에서의 레이저 마킹 방법

Publications (2)

Publication Number Publication Date
KR20090069428A KR20090069428A (ko) 2009-07-01
KR100965216B1 true KR100965216B1 (ko) 2010-06-22

Family

ID=41321069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137082A KR100965216B1 (ko) 2007-12-26 2007-12-26 웨이퍼에서의 레이저 마킹 방법

Country Status (1)

Country Link
KR (1) KR100965216B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589901B2 (en) 2014-02-11 2017-03-07 Samsung Electronics Co., Ltd. Semiconductor wafers including indications of crystal orientation and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224218A (ja) * 1989-02-27 1990-09-06 Fujitsu Ltd 半導体装置用基板
KR100607758B1 (ko) 2004-12-28 2006-08-01 동부일렉트로닉스 주식회사 반도체 웨이퍼상 레이저 마킹 방법
KR100773245B1 (ko) * 2006-12-26 2007-11-05 동부일렉트로닉스 주식회사 웨이퍼의 마킹방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224218A (ja) * 1989-02-27 1990-09-06 Fujitsu Ltd 半導体装置用基板
KR100607758B1 (ko) 2004-12-28 2006-08-01 동부일렉트로닉스 주식회사 반도체 웨이퍼상 레이저 마킹 방법
KR100773245B1 (ko) * 2006-12-26 2007-11-05 동부일렉트로닉스 주식회사 웨이퍼의 마킹방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589901B2 (en) 2014-02-11 2017-03-07 Samsung Electronics Co., Ltd. Semiconductor wafers including indications of crystal orientation and methods of forming the same

Also Published As

Publication number Publication date
KR20090069428A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
TW201601243A (zh) 切割晶圓背側上具有焊料凸塊的晶圓
KR100965216B1 (ko) 웨이퍼에서의 레이저 마킹 방법
JP2006253471A (ja) 重ね合わせマーク
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
KR20090044523A (ko) 반도체 소자의 제조방법
KR20100078947A (ko) 반도체 소자의 제조방법
CN108962921B (zh) 半导体装置及其制造方法
JP2005026660A (ja) 半導体素子の整列マーク製造方法
KR100505414B1 (ko) 정렬 키 형성 방법
KR20100074826A (ko) 웨이퍼의 레이저 마크 형성 방법
KR100698098B1 (ko) 반도체 소자의 제조방법
CN114895531B (zh) 用于光刻工艺的清洗基底的方法
KR100802221B1 (ko) 반도체 소자의 형성 방법
KR100831676B1 (ko) 반도체 디바이스의 소자 분리막 제조방법
KR20080054995A (ko) 반도체 웨이퍼의 마킹 방법
US20060040511A1 (en) [method of fabricating shallow trench isolation structure for reducing wafer scratch]
KR20060072510A (ko) 반도체 소자의 제조방법
KR100835420B1 (ko) 반도체장치의 제조방법
KR100629603B1 (ko) 반도체 소자의 게이트 형성 방법
KR100699142B1 (ko) 에피택셜 웨이퍼에서의 포토리소그래피 방법
KR100896848B1 (ko) 반도체 소자의 결점 모니터링 방법
JP2011124427A (ja) 半導体装置の製造方法
KR100702801B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR100847642B1 (ko) 파티클 발생 방지를 위한 포토 키 처리방법
TW202038329A (zh) 形成淺溝渠結構的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee