KR100773245B1 - 웨이퍼의 마킹방법 - Google Patents

웨이퍼의 마킹방법 Download PDF

Info

Publication number
KR100773245B1
KR100773245B1 KR1020060134199A KR20060134199A KR100773245B1 KR 100773245 B1 KR100773245 B1 KR 100773245B1 KR 1020060134199 A KR1020060134199 A KR 1020060134199A KR 20060134199 A KR20060134199 A KR 20060134199A KR 100773245 B1 KR100773245 B1 KR 100773245B1
Authority
KR
South Korea
Prior art keywords
wafer
oxide film
marking
hard mask
mask layer
Prior art date
Application number
KR1020060134199A
Other languages
English (en)
Inventor
김대영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060134199A priority Critical patent/KR100773245B1/ko
Application granted granted Critical
Publication of KR100773245B1 publication Critical patent/KR100773245B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명에서는 파티클(particle) 발생과 스크래치(scratch)를 방지하도록 한 웨이퍼의 마킹방법에 관해 개시된다.
본 발명에 따른 웨이퍼의 마킹방법은 웨이퍼상에 하드 마스크층을 형성하는 단계; 상기 하드 마스크층을 선택적으로 제거하여 마킹 영역을 정의하는 단계; 상기 하드 마스크층을 마스크로 이용하여 상기 웨이퍼의 마킹 영역을 선택적으로 제거하여 트렌치를 형성하는 단계; 및 상기 하드 마스크층을 제거하는 단계가 포함되어 구성되는 것을 특징으로 한다.
웨이퍼, 하드 마스크, 트렌치, 마킹

Description

웨이퍼의 마킹방법{METHOD FOR WAFER MARKING}
도 1a 및 도 1b는 종래 기술에서 웨이퍼에 레이저 마킹을 실시했을 때 디스플레이 상태에서 발생하는 문제점을 나타낸 도면.
도 2a 내지 도 2c는 본 발명에 의한 웨이퍼의 마킹방법을 나타낸 공정 단면도.
본 발명에서는 파티클(particle) 발생과 스크래치(scratch)를 방지하도록 한 웨이퍼의 마킹방법에 관해 개시된다.
종래의 노광 장치는 레이저나 백색광을 이용하여 웨이퍼 상에 이미 형성된 얼라인 마크(alignment mark) 또는 전공정 마크의 위치를 파악(wafer alignment)한 후 전공정과 정렬된 상태로 노광 공정이 진행될 수 있게 하였다.
여기서, 상기 오버레이(overlay)라 함은 기존에 형성된 레이어(layer)와 현재 형성하고 있는 레이어가 얼마나 정확하게 중첩되는지를 나타내는 공정지수이다.
노광 공정 후에 현상이 완료된 후, 다시 정확하게 이전 공정과 현재 진행한 결과가 일치하는지를 오버레이 측정(overlay measurement) 장치를 이용하여 측정한 다.
그 결과를 노광 장치가 계산한 결과와 비교하여 보정하고, 다시 이후 웨이퍼부터 보정 결과를 적용하여 노광을 다시 실시한다.
즉, 노광 장치가 계산한 결과와 실제 노광 후의 결과가 일치하지 않기 때문에 발생하는 문제로 인한 재 작업률이 매우 높다.
따라서 오버레이 에러를 감소시킴으로써, 포토리소그래피 공정의 효율을 크게 향상시킬 수 있다.
실제 노광 장치가 웨이퍼상의 마크를 인식하는 것은 패턴 원판(reticle)의 위치와 웨이퍼의 위치를 직접적으로 계산하지 못하기 때문에 발생하기도 하지만, 웨이퍼를 올려놓는 웨이퍼 스테이지의 정밀도, 마크 리딩(mark reading)의 정밀도에 따라 노광 후에 오버레이가 결정된다.
한편, 웨이퍼가 팹(Fab)에 유입되고 나서 제일 먼저 이루어지는 과정이 레이저 마킹(laser marking) 과정이다.
이는 웨이퍼를 구분하기 위해서 웨이퍼에 룻 넘버(lot number)를 표시하는 과정으로 추후 진행 과정에서 문제가 발생하였거나 진행 상황 등을 알아 볼 때 유효하게 쓰인다.
그러나 상기와 같이 웨이퍼의 구분을 위해 팹에 유입된 웨이퍼를 레이저 마킹할 때 가해지는 에너지(energy)에 따라서 일부 녹은 실리콘(Si)이 산과 같은 모양으로 높고 둥글게 형성하게 되는데 그 높이가 일반적으로 5~9um 정도 된다.
상기와 같이 높게 형성 되어진 레이저 마킹 부위는 후속 공정의 CMP 공정이 진행 될 때 마다 어텍(attack)을 받게 되고 실리콘 파티클 소스(Si particle source) 및 CMP 불균일 등의 원인으로 드러나지 말아야 층인 배선이 노출되는 영향을 비쳐서 생산 수율을 저하 시키는 요인이 되고 있다.
도 1a 및 도 1b는 종래 기술에서 웨이퍼에 레이저 마킹을 실시했을 때 디스플레이 상태에서 발생하는 문제점을 나타낸 도면이다.
도 1a 및 도 1b에 도시한 바와 같이, 레이저 마킹 부위가 산과 같은 모양으로 둥글게 돌출되어 CMP 공정을 진행할 때 돌출된 부분에서 어텍을 받아 파티클 또는 스크래치가 발생하여 'A'와 같이 불량이 발생한다.
본 발명은 포토 공정을 이용하여 웨이퍼에 마킹을 실시함으로써 파티클 및 스크래치 발생을 미연에 방지하여 생산성을 향상시키도록 한 웨이퍼의 마킹방법을 제공하는데 그 목적이 있다.
본 발명에 따른 웨이퍼의 마킹방법은 웨이퍼상에 하드 마스크층을 형성하는 단계; 상기 하드 마스크층을 선택적으로 제거하여 마킹 영역을 정의하는 단계; 상기 하드 마스크층을 마스크로 이용하여 상기 웨이퍼의 마킹 영역을 선택적으로 제거하여 트렌치를 형성하는 단계; 및 상기 하드 마스크층을 제거하는 단계가 포함되어 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 웨이퍼의 마킹방법을 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명에 의한 웨이퍼의 마킹방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이, 실리콘 웨이퍼(101)상에 하드 마스크용 산화막(102)을 7000Å의 두께로 형성한다.
여기서, 상기 산화막(102)은 상기 실리콘 웨이퍼(101)를 열산화하여 형성하거나 CVD와 같은 증착방식을 이용하여 형성할 수가 있다.
이어서, 상기 산화막(102)상에 포토레지스트(103)를 2 ~ 3㎛의 두께로 도포하고, 노광 및 현상 공정을 통해 룻 넘버 마킹을 위해 포토레지스트(103)를 패터닝한다.
도 2b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(103)를 마스크로 이용하여 상기 노출된 산화막(102)을 선택적으로 제거하여 산화막 패턴(102a)을 형성한다.
여기서, 상기 산화막(102)은 건식 식각을 이용하여 식각하고, 그 식각 조건은 압력 100mtorr, CF4/O2/Ar = 50/10/150sccm, 공정 파워 400~600W, 베이스 파워 80~10W로 실시한다.
도 2c에 도시한 바와 같이, 상기 포토레지스트(103)를 제거하고, 상기 산화막 패턴(102a)을 마스크로 이용하여 상기 실리콘 웨이퍼(101)를 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 트렌치(104)를 형성하여 실리콘 웨이퍼(101)에 룻 넘버 마킹을 실시한다.
여기서, 상기 실리콘 웨이퍼(101)는 건식 식각을 이용하여 식각하고, 그 식 각 조건은 압력 10mtorr, HBr/Cl2/O2 = 100/50/10sccm, 공정 파워 500W, 베이스 파워 100W로 실시한다.
한편, 본 발명의 실시예에서는 상기 포토레지스트(103)를 제거한 후 산화막 패턴(102a)을 마스크로 이용하여 실리콘 웨이퍼(101)에 트렌치(104)를 형성하고 있지만, 상기 포토레지스트(103)를 제거하지 않고 포토레지스트(103)와 산화막 패턴(102a)을 마스크로 이용하여 실리콘 웨이퍼(101)에 트렌치를 형성할 수 있다.
이후 공정은 도면에 도시하지 않았지만, 상기 하드 마스크층으로 사용된 산화막 패턴(102a)을 제거하고, 황산 및 인산을 이용하여 잔존하는 포토레지스트(103) 및 산화막 패턴(102a)을 제거한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 웨이퍼의 마킹방법은 다음과 같은 효과가 있다.
즉, 포토 공정을 이용하여 웨이퍼에 마킹을 실시함으로써 웨이퍼의 표면을 평탄하게 할 수 있어 CMP 공정에서 유발되는 파티클 및 스크래치를 방지하여 생산성을 향상시킬 수 있다.

Claims (5)

  1. 웨이퍼상에 하드 마스크층을 형성하는 단계;
    상기 하드 마스크층을 선택적으로 제거하여 마킹 영역을 정의하는 단계;
    상기 하드 마스크층을 마스크로 이용하여 상기 웨이퍼의 마킹 영역을 선택적으로 제거하여 트렌치를 형성하는 단계; 및
    상기 하드 마스크층을 제거하는 단계가 포함되어 구성되는 것을 특징으로 하는 웨이퍼의 마킹방법.
  2. 제 1항에 있어서,
    상기 하드 마스크층은 상기 웨이퍼를 열산화하여 형성하는 것을 특징으로 하는 웨이퍼의 마킹방법.
  3. 제 1항에 있어서,
    상기 하드 마스크층의 식각은 건식 식각을 이용하여 식각하고, 그 식각 조건은 압력 100mtorr, CF4/O2/Ar = 50/10/150sccm, 공정 파워 400~600W, 베이스 파워 80~10W로 실시하는 것을 특징으로 하는 웨이퍼의 마킹방법.
  4. 제 1항에 있어서,
    상기 웨이퍼는 건식 식각을 이용하여 식각하고, 그 식각 조건은 압력 10mtorr, HBr/Cl2/O2 = 100/50/10sccm, 공정 파워 500W, 베이스 파워 100W로 실시하는 것을 특징으로 하는 웨이퍼의 마킹방법.
  5. 제 1항에 있어서,
    상기 하드 마스크층은 황산 및 인산을 이용하여 제거하는 것을 특징으로 하는 웨이퍼의 마킹방법.
KR1020060134199A 2006-12-26 2006-12-26 웨이퍼의 마킹방법 KR100773245B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134199A KR100773245B1 (ko) 2006-12-26 2006-12-26 웨이퍼의 마킹방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134199A KR100773245B1 (ko) 2006-12-26 2006-12-26 웨이퍼의 마킹방법

Publications (1)

Publication Number Publication Date
KR100773245B1 true KR100773245B1 (ko) 2007-11-05

Family

ID=39060783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134199A KR100773245B1 (ko) 2006-12-26 2006-12-26 웨이퍼의 마킹방법

Country Status (1)

Country Link
KR (1) KR100773245B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897755B1 (ko) 2007-10-31 2009-05-15 주식회사 동부하이텍 웨이퍼 마킹 방법
KR100965216B1 (ko) * 2007-12-26 2010-06-22 주식회사 동부하이텍 웨이퍼에서의 레이저 마킹 방법
CN113970877A (zh) * 2021-10-15 2022-01-25 西安微电子技术研究所 一种晶圆刻号区域的光刻工艺方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035753A (ko) * 1995-03-20 1996-10-24 문정환 반도체 웨이퍼 마킹 방법
KR970003743A (ko) * 1995-06-20 1997-01-28 문정환 웨이퍼 번호 마킹 방법 및 그 인식장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035753A (ko) * 1995-03-20 1996-10-24 문정환 반도체 웨이퍼 마킹 방법
KR970003743A (ko) * 1995-06-20 1997-01-28 문정환 웨이퍼 번호 마킹 방법 및 그 인식장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897755B1 (ko) 2007-10-31 2009-05-15 주식회사 동부하이텍 웨이퍼 마킹 방법
KR100965216B1 (ko) * 2007-12-26 2010-06-22 주식회사 동부하이텍 웨이퍼에서의 레이저 마킹 방법
CN113970877A (zh) * 2021-10-15 2022-01-25 西安微电子技术研究所 一种晶圆刻号区域的光刻工艺方法

Similar Documents

Publication Publication Date Title
TWI517211B (zh) 形成基底圖案的方法以及校正曝光機台的方法
TWI443742B (zh) 降低凹槽側壁上之條痕的方法
US20070082296A1 (en) Method of forming micro-patterns using multiple photolithography process
TW200525607A (en) Method to avoid a laser markedstep height
KR100773245B1 (ko) 웨이퍼의 마킹방법
JP2010087300A (ja) 半導体装置の製造方法
JP2009239030A (ja) 半導体装置の製造方法
KR100850134B1 (ko) 에픽텍셜 공정에서의 표면 단차를 이용한 두께 측정방법
JP5347360B2 (ja) 両面にパターンを有するフォトマスクの作製方法
CN109065465B (zh) 浅沟槽隔离台阶高度稳定性测量方法
US7906272B2 (en) Method of forming a pattern of a semiconductor device
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
JP4013727B2 (ja) バーニアパターン及びそれを用いたマスク合わせ方法、パターン測長方法
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
KR20090037171A (ko) 웨이퍼 마크 형성 방법
KR100876873B1 (ko) 반도체 소자의 도전 패턴 형성방법
KR100607755B1 (ko) 반도체 소자의 플로팅 게이트 형성 방법
KR100840660B1 (ko) ＫｒＦ 광원을 이용한 반도체 소자의 제조 방법
KR100940274B1 (ko) 스페이서 패터닝 기술을 이용한 반도체소자의 패턴 형성방법
JP2002280295A (ja) 半導体素子の製造方法および撮像素子の製造方法
KR100843045B1 (ko) 반도체 소자의 오버레이 버니어 형성방법
KR20070043215A (ko) 반도체 소자의 제조 방법
KR20060017974A (ko) 반도체소자의 게이트 형성방법
JPH05129253A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee