KR100897755B1

KR100897755B1 - 웨이퍼 마킹 방법

Info

Publication number: KR100897755B1
Application number: KR1020070109989A
Authority: KR
Inventors: 김대영
Original assignee: 주식회사 동부하이텍
Priority date: 2007-10-31
Filing date: 2007-10-31
Publication date: 2009-05-15
Also published as: KR20090044082A

Abstract

본 발명은 반도체 제조공정 중 가장 첫 단계인 웨이퍼 마킹 방법에 관한 것으로 보다 상세하게는, 레이저를 이용한 웨이퍼 마킹시 비드의 발생을 억제하기 위해 웨이퍼에 감광막(Photo Resist)을 도포하고 건식식각(dry etching)을 이용하여 웨이퍼의 라트넘버(Lot Number)를 마킹하는 웨이퍼 마킹 방법에 관한 것이다.

상술한 바와 같은 목적을 구현하기 위한 본 발명의 웨이퍼 마킹 방법은, 웨이퍼의 표면 위에 감광막(Photo Resist)이 도포되는 단계; 상기 웨이퍼의 가장자리에 적외선에 의해 상기 웨이퍼의 라트 넘버(lot Number)가 조사(scan)되는 단계; 상기 라트 넘버가 상기 웨이퍼 상에 현상(Developing)되는 단계; 건식식각(dry-Etching)에 의해 실리콘이 식각되는 단계; 애셔공정과 세정공정에 의해 잔존 감광막이 제거되는 단계;를 포함하는 것을 특징으로 한다.

본 발명에 따른 웨이퍼 마킹 방법에 의하면 종래의 레이저 마킹 방법에 의할 때 생기는 비드의 발생을 방지할 수 있어 상기 비드로 인하여 유발되는 Si, SiN 및 SiO2파편 등에 의한 파티클의 발생 및 웨이퍼의 스크레치를 방지할 수 있어 웨이퍼의 품질 향상 및 수율의 증대를 가져올 수 있다.

웨이퍼, 라트 넘버(lot Number), 마킹(Marking), 건식식각(dry-etching)

Description

웨이퍼 마킹 방법 {Wafer Marking Method}

본 발명은 반도체 제조공정 중 가장 첫 단계인 웨이퍼 마킹 방법에 관한 것으로 보다 상세하게는, 레이저를 이용한 웨이퍼 마킹시 비드(bead)의 발생을 억제하기 위해 웨이퍼에 감광막(Photo Resist)을 도포하고 건식식각(dry etching)을 이용하여 웨이퍼의 라트넘버(Lot Number)를 마킹하는 웨이퍼 마킹 방법에 관한 것이다.

웨이퍼가 반도체 제조 라인에 반입되고 나서 가장 먼저 이루어지는 공정이 웨이퍼 마킹이다. 일반적으로 반도제 제조공정에 있어서 각각의 웨이퍼에는 각각 다른 공정 단계가 적용될 수 있으며, 이처럼 다른 공정단계의 진행여부를 웨이퍼별로 확인하고 이전단계에서 이루어진 결과물을 바탕으로 후속공정을 수행하기 위하 여 각각의 웨이퍼에는 라트 넘버(Lot Number)가 각인된다. 상기 라트 넘버는 추후 반도체 제조 공정에서 문제가 발생하였을 경우 또는 특정 웨이퍼의 진행상황 등을 알아보는데 유용하게 쓰인다.

도 1은 종래 웨이퍼 마크를 형성하는 단계를 나타내는 단면도이다. 도 2a는 종래의 레이저 마킹 방법을 이용한 라트넘버의 상면도, 도 2b는 상기 라트넘버의 절개도, 도 2c는 웨이퍼 상의 스크레치를 나타내는 도면이다.

종래 레이저를 이용한 웨이퍼 마크 형성 방법에서는, 도 1a에서와 같이 웨이퍼(10) 표면의 마크(40)가 형성될 부분에 직접적으로 레이저를 조사하여 도 1b에 도시된 바와 같이 일정한 깊이와 폭을 가진 마크(40)를 형성한다.

그러나, 상기 마크(40)를 형성하는 과정에서 조사되는 레이저의 에너지에 의해 마크(40)의 주위에는 레이저에 의해 녹은 실리콘(Si) 물질이 재응집되어 볼록한 형상의 비드(15)가 형성된다.

도 2a는 상기 비드(15)를 광학현미경으로 촬영한 것이며 도 2b는 상기 도 2a의 A-A'를 따라 절개한 단면의 경사의 그래프를 보여주고 있다. 도 2b에 도시된 바와 같이 상기 비드(15)의 높이는 3 ~ 6 ㎛ 이다.

상기 웨이퍼(10) 표면의 평탄화를 위해서 후속 공정에서는 화학적·기계적 연마(Chemical-Mechanical Polishing, 이하 'CMP'라 함) 공정을 수행하게 되며, 도 1의 (c)는 상기 CMP 공정을 수행한 후의 모습을 나타낸다.

종래의 레이저를 이용한 웨이퍼 마크 형성 방법에 의하면, 상기한 바와 같이 비드(15)가 형성되어 상기 비드는 후속 공정 중 CMP 공정시 실리콘 파티클(Si Partcle) 및 CMP 불균일 등을 야기하여 수율(yield)이 저하되는 문제점이 있다.

또한, 도 2c에 도시된 바와 같이 웨이퍼의 스크레치를 야기하여 웨이퍼의 품질이 저하되는 문제점이 있다.

따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 수율(yield)의 저하, 스크레치, 웨이퍼의 품질저하의 원인이 되는 비드의 발생을 방지할 수 있는 웨이퍼 마킹 방법을 제공함에 그 목적이 있다.

또한, 상기 감광막은 양성 감광막(Positive Photo Resist)인 것을 특징으로 한다.

또한, 상기 조사되는 빛은 파장은 19 ~ 365 nm 이고 에너지는 80 ~ 250 mJ인 것을 특징으로 한다.

또한, 상기 건식 식각의 조건은 압력=9 ~ 11 Torr, HBr=90 ~ 110 sccm, Cl2=45 ~55 sccm , O2=9 ~ 11 sccm, 소스 전력(SP)=450 ~ 550 W, 바이어스 전력(BP)=90 ~ 110 W인 것을 특징으로 한다.

또한, 상기 애셔(Asher)공정은 공정 가스가 O2=1800 ~ 2200 sccm, 공정 압력=0.9 ~ 1.1 Torr, 공정 전력= 900 ~ 1000 W, 온도=235 ~ 255 ℃ 인 것을 특징으로 한다.

또한, 상기 세정공정에는 H2SO4와 H2O2의 혼합용액이 이용되는 것을 특징으로 한다.

이상에서 상세히 설명한 바와 같이, 본 발명에 따른 웨이퍼 마킹 방법에 의하면 종래의 레이저 마킹 방법에 의할 때 생기는 비드의 발생을 방지할 수 있어 상기 비드로 인하여 유발되는 Si, SiN 및 SiO2파편 등에 의한 파티클의 발생 및 웨이퍼의 스크레치를 방지할 수 있어 웨이퍼의 품질 향상 및 수율의 증대를 가져올 수 있다.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.

도 3은 본 발명에 따른 웨이퍼 마크를 형성하는 단계를 나타내는 단면도이다.

가장 먼저, 도 3a에 도시되 바와 같이, 웨이퍼의 표면 위에 감광막(Photo Resist)이 도포된다. 바람직하게는 상기 감광막은 양성 감광막(Positive Photo Resist)이 사용되며 상기 감광막은 2.5 ~ 3 ㎛의 두께로 도포된다.

상기 웨이퍼의 표면 위에 상기 감광막이 도포되면 도 3b에 도시된 바와 같이, 웨이퍼의 가장자리에 적외선에 의해 상기 웨이퍼의 라트넘버(lot Number)가 조사(scan)된다.

이때 바람직하게는 파장은 19 ~ 365 nm 이고 에너지는 80 ~ 250 mJ인 빛을 조사한다.

상기 빛이 조사되면 현상(Developing)단계를 거쳐 도 3c에 도시된 바와 같이, 상기 라트 넘버가 상기 웨이퍼 상에 현상된다.

양성 감광막이 사용되므로 상기 현상단계를 거친 후에는 상기 감광막이 라트 넘버의 형상으로 웨이퍼 상에 존재하게 된다.

상기 현상공정을 마친 후에는 도 3d에 도시된 바와 같이, 건식식각(dry-Etching)에 의해 실리콘이 식각된다.

바람직하게는, 상기 건식 식각의 조건은 압력=10 Torr, HBr=90 ~ 110 Cl2=45 ~55 sccm , O2=9 ~11 sccm, 소스 전력(SP)=500 W, 바이어스 전력(BP)=100 W 로 한다.

건식식각에 의하므로 종래 레이저 마킹 방식에 의할 때 야기되는 비드의 생성을 방지할 수 있다. 또한 상기 건식식각에 의해 이방성 식각으로 라트 넘버가 새겨지므로 라트 넘버를 보다 정확하게 새길 수 있고 라트 넘버가 웨이퍼 상에서 차지하는 면적을 최소화 할 수 있다.

상기 건식식각 공정을 마친 후에는 애셔공정과 세정공정에 의해 도 3e에 도시된 바와 같이, 잔존 감광막이 제거된다.

바람직하게는 상기 애셔조건은 공정 가스가 O2=2000sccm, 공정 압력=1 Torr, 공정 전력=950 W, 공정 시간=25sec, 온도=250 ℃ 로 한다. 또한, 상기 세정에는 H2SO4와 H2O2의 혼합용액이 이용된다.

상기 애셔공정과 세정공정에 의해 잔존 감광막이 완전히 제거된다. 따라서 종전에 문제가 되었던 비드로 인한 수율의 저하 및 웨이퍼 상의 스크레치를 방지할 수 있다.

본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.

도 1은 종래 웨이퍼 마크를 형성하는 단계를 나타내는 단면도,

도 2a는 종래의 레이저 마킹 방법을 이용한 라트 넘버의 상면도,

도 2b는 상기 라트 넘버의 절개도,

도 2c는 웨이퍼 상의 스크레치를 나타내는 도면,

도 3은 본 발명에 따른 웨이퍼 마크를 형성하는 단계를 나타내는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 웨이퍼 15 : 비드

40 : 마크

Claims

웨이퍼 마킹 방법에 있어서,

웨이퍼의 표면 위에 감광막(Photo Resist)이 도포되는 단계;

상기 웨이퍼의 가장자리에 적외선에 의해 상기 웨이퍼의 라트 넘버(lot Number)가 조사(scan)되는 단계;

상기 라트 넘버가 상기 웨이퍼 상에 현상(Developing)되는 단계;

건식식각(dry-Etching)에 의해 실리콘이 식각되는 단계;

애셔공정과 세정공정에 의해 잔존 감광막이 제거되는 단계;

를 포함하는 것을 특징으로 하는 웨이퍼 마킹 방법.
제 1항에 있어서, 상기 감광막은 양성 감광막(Positive Photo Resist)인 것을 특징으로 하는 웨이퍼 마킹 방법.
청구항 3은(는) 설정등록료 납부시 포기되었습니다.

제 2항에 있어서, 상기 조사되는 빛은 파장은 19 ~ 365 nm 이고 에너지는 80 ~ 250 mJ인 것을 특징으로 하는 웨이퍼 마킹 방법.
청구항 4은(는) 설정등록료 납부시 포기되었습니다.

제 3항에 있어서, 상기 건식 식각의 조건은 P=9 ~ 11 Torr, HBr=90 ~ 110 Cl2=45 ~ 55 sccm , O2=9 ~ 11 sccm, 소스 전력(SP)=450 ~ 550 W, 바이어스 전력(BP)=90 ~110 W인 것을 특징으로 하는 웨이퍼 마킹 방법.
청구항 5은(는) 설정등록료 납부시 포기되었습니다.

제 4항에 있어서, 상기 애셔(Asher)공정은 공정 가스가 O2=1800 ~ 2200 sccm, 공정 압력=0.9 ~ 1.1 Torr, 공정 전력=900 ~ 1000 W, 온도=235 ~ 255 ℃ 인 것을 특징으로 하는 웨이퍼 마킹 방법.
제 5항에 있어서, 상기 세정공정에는 H2SO4와 H2O2의 혼합용액이 이용되는 것을 특징으로 하는 웨이퍼 마킹 방법.