KR100699142B1 - 에피택셜 웨이퍼에서의 포토리소그래피 방법 - Google Patents

에피택셜 웨이퍼에서의 포토리소그래피 방법 Download PDF

Info

Publication number
KR100699142B1
KR100699142B1 KR1020050130810A KR20050130810A KR100699142B1 KR 100699142 B1 KR100699142 B1 KR 100699142B1 KR 1020050130810 A KR1020050130810 A KR 1020050130810A KR 20050130810 A KR20050130810 A KR 20050130810A KR 100699142 B1 KR100699142 B1 KR 100699142B1
Authority
KR
South Korea
Prior art keywords
duf
epitaxial wafer
wafer
pattern
photolithography
Prior art date
Application number
KR1020050130810A
Other languages
English (en)
Inventor
전병탁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050130810A priority Critical patent/KR100699142B1/ko
Application granted granted Critical
Publication of KR100699142B1 publication Critical patent/KR100699142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명에 따르면, 에피택셜 웨이퍼에 모트 패턴(moat pattern)을 형성하는 단계, 및 모트 패턴을 형성하는 단계 이전에 형성되는 패턴 형성 과정에 수반되는 포토리소그래피 과정에 가장 자리 비드 제거(EBR) 및 웨이퍼 가장 자리 노광(WEE)을 생략하며 포토리소그래피 과정을 수행하는 에피택셜 웨이퍼에서의 포토리소그래피 방법을 제시한다.
에피택셜 웨이퍼, 디포커스, 모트 패턴, DUF

Description

에피택셜 웨이퍼에서의 포토리소그래피 방법{Photolithography method on epitaxial wafer}
도 1은 종래의 에피택셜 웨이퍼(epitaxial wafer)에서의 포토리소그래피에서 발생된 가장 자리 디포커스(defocus) 현상을 설명하기 위해서 제시한 웨이퍼 맵(wafer map)이다.
도 2는 본 발명의 실시예에 따른 에피택셜 웨이퍼에서의 포토리소그래피 방법을 설명하기 위해서 제시한 에피택셜 웨이퍼의 평탄도(flatness) 검사 결과를 보여주는 사진이다.
본 발명은 반도체 소자에 관한 것으로, 특히, 에피택셜 웨이퍼(epitaxial wafer)에서의 포토리소그래피(photolithography) 방법에 관한 것이다.
반도체 소자를 구현하는 웨이퍼는 여러 제조 방법으로 제조되고 있다. 에피택셜 웨이퍼는 기존의 웨이퍼 상에 단결정 실리콘(Si)을 증착시키는 에피택셜 공정을 거친 웨이퍼이다. 에피택셜 웨이퍼는 반도체 소자의 종류에 따라 다양한 구조로 제작이 가능한 장점뿐만 아니라, 연마(polish)된 웨이퍼 표면 또는 표면 근처에 존 재하는 COP(Crystal originated particle) 등의 미소 결함을 제어할 수 있는 이점이 있다. 이에 따라, 소자 제조 후 게이트 산화물 집적(GOI: Gate Oxide Integrity) 특성을 개선시킬 수 있다.
그런데, 이러한 에피택셜 웨이퍼를 이용하는 제품군에서, 모트(moat) 공정을 진행한 후의 웨이퍼의 가장 자리에서 디포커스(defocus) 형태의 불량이 발생하고 있다. 발생 형태는 주로 웨이퍼 가장 자리 영역이며, 패턴을 형성하는 데 사용된 노광 장비와는 관련성이 없이 모두 발생하는 경향을 보여주고 있다.
도 1은 종래의 에피택셜 웨이퍼(epitaxial wafer)에서의 포토리소그래피에서 발생된 가장 자리 디포커스(defocus) 현상을 설명하기 위해서 제시한 웨이퍼 맵(wafer map)이다.
도 1을 참조하면, 모트 패턴(moat pattern) 및 모트 식각(moat etch) 후 발생되어 검출되는 디포커스 형태는, 제시된 웨이퍼 맵에 보이듯이, 웨이퍼 가장 자리에 집중되고 있다. 이러한 에피택셜 웨이퍼에서의 국부적인 디포커스가 발생됨에 따라, 웨이퍼 가장 자리 수율에 영향 및 결함의 지속적인 발생되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 에피택셜 웨이퍼에서의 포토리소그래피 과정을 수행할 때 국부적인 가장자리 디포커스가 발생되는 것을 방지할 수 있는 에피택셜 웨이퍼에서의 포토리소그래피 방법을 제시하는 데 있다.
상기의 기술적 과제를 위한 본 발명의 일 실시예는, 에피택셜 웨이퍼에 로트(lot ID)를 형성하기 위한 제1 포토리소그래피 단계; 에피택셜 웨이퍼에 DUF 이온주입을 수행하기 위한 제2 포토리소그래피 단계; 에피택셜 웨이퍼에 모트 패턴(moat pattern)을 형성하는 제3 포토리소그래피 단계로 이루어지며, 상기 제1 포토리소그래피 단계에서 가장자리 비드 제거(EBR) 및 웨이퍼 가장 자리 노광(WEE)을 수반하는 것을 특징으로 하는 에피택셜 웨이퍼에서의 포토리소그래피 방법을 제시한다.
또한, 상기 에피택셜 웨이퍼에 DUF 이온주입을 수행하기 위한 제2 포토리소그래피 단계는, 상기 에피택셜 웨이퍼 상에 DUF 산화물층 및 DUF 질화물층을 증착하는 단계; 상기 DUF 산화물층 및 DUF 질화물층에 제2 포토리소그래피 과정에 의한 포토레지스트 패턴을 형성하는 단계; 상기 DUF 질화물층을 식각하여 DUF 패턴을 형성하는 단계; 상기 DUF 패턴을 이용하여 이온 주입하는 단계를 포함하는 에피택셜 웨이퍼에서의 포토리소그래피 방법을 제시한다.
본 발명에 따르면, 에피택셜 웨이퍼에서의 포토리소그래피 과정을 수행할 때 국부적인 가장자리 디포커스가 발생되는 것을 방지할 수 있는 에피택셜 웨이퍼에서의 포토리소그래피 방법을 제시할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명의 실시예에서는 에피택셜 웨이퍼에서의 포토리소그래피 과정을 수행할 때 국부적인 가장자리 디포커스가 발생되는 것을 방지할 수 있는 에피택셜 웨이퍼에서의 포토리소그래피 방법을 제시한다.
특히, 소자 분리를 위한 모트 패턴을 형성하는 과정 이전에 웨이퍼 가장 자리에 영향을 줄 수 있는 공정을 확인하고, 모트 패턴을 형성하는 과정 이전에 수행되는 포토리소그래피 과정에서는 웨이퍼 가장 자리 노광(WEE) 및 가장 자리 비드 제거(EBR)를 배제하여 웨이퍼 가장 자리에 토폴로지(topology)를 유발하는 것을 방지한다. 이에 따라, 후속 단계에서의 포토리소그래피 과정에서 가장 자리 디포커스 가 발생되는 것을 방지할 수 있다.
모트 패턴 전 웨이퍼 가장 자리에 영향을 줄 수 있는 공정은 DUF 이온 주입을 위한 DUF 패턴을 형성하는 과정이며, 이러한 DUF 패턴 형성 과정에서 웨이퍼의 가장 자리에 영향을 줄 수 있다. 에피택셜 웨이퍼는 웨이퍼 불출직후 원 물질(raw material) 상태에서 국부적 토폴로지를 보이고 있다.
도 2는 본 발명의 실시예에 따른 에피택셜 웨이퍼에서의 포토리소그래피 방법을 설명하기 위해서 제시한 에피택셜 웨이퍼의 평탄도(flatness) 검사 결과를 보여주는 사진이다.
2를 참조하면, 20㎛ 에피택셜 성장 웨이퍼의 초기 평탄도 검사 결과는 도시된 바와 같이 국부적으로 심한 토폴로지를 보이고 있다. 노치(notch) 기준으로 7시 내지 8시 방향의 가장 자리 부분과 11시 방향의 가장 자리 부분에서 0.8㎛ 이상의 토폴로지가 검출되고 있다. 이에 따라, 포토리소그래피 과정에서의 디포커스 영향은 근원적으로 에피택셜 웨이퍼의 평탄도가 열악한 것으로 판단할 수 있다.
따라서, 에피택셜 웨이퍼 상에 특정 포토리소그래피 과정을 수행할 때 디포커스 영향을 배제하기 위해서는, 우선적으로 특정 포토리소그래피 과정 이전에 수행되는 패턴 형성 또는 식각 과정에서 요구되는 다른 포토리소그래피 과정에서 EBR 및 WEE 과정을 배제하여 웨이퍼 평탄도가 더 이상 열악해지지 않도록 하는 것이 우선적으로 요구된다.
예컨대, 모트 패턴을 형성하는 포토리소그래피 과정 이전에 에피택셜 웨이퍼에는 웨이퍼 로트 표식(lot ID)을 형성하는 과정 및 DUF 이온 주입 과정이 수행되 고 있다. 이때, 로트 표식 형성과정에 도입되는 제1포토리소그래피 과정에서는 EBR 및 WEE 과정이 유지되지만, 후속되는 DUF 패턴을 형성하는 제2포토리소그래피 과정에서는 EBR 및 WEE 과정이 생략됨으로써, 후속의 모트 패턴을 형성하는 제3리소그래피 과정에서의 디포커스 발생을 방지할 수 있다.
DUF 이온 주입 과정은 DUF 산화물층, DUF 질화물층을 증착하고, 산화물층 및 질화물층에 제2포토리소그래피 과정에 의한 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 이용하여 질화물층을 식각하여 DUF 패턴을 형성할 수 있다. 식각 이후에는 세정 과정이 수행될 수 있다. 이후에, DUF 패턴을 이용한 DUF 이온 주입을 수행하고, DUF 패턴을 식각하여 제거하는 과정이 수행될 수 있다. 다음에, DUF N+ 이온주입이 수행될 수 있으며, DUF 식각 후 세정을 수행할 수 있다.
이때, DUF 패턴을 형성하는 과정에서 수행되는 제2포토리소그래피 과정에서 EBR 및 WEE을 수행할 경우, 웨이퍼 가장 자리 부분은 이러한 DUF 패턴 형성 및 식각, 세정 등에 의해서 영향을 받아, 토폴로지가 더욱 심화되게 된다. 따라서, 이러한 과정에서 EBR 및 WEE 과정을 배제할 경우, 후속 모트 패턴 형성 과정에서 웨이퍼의 가장 자리 디포커스가 감소되게 된다.
즉, DUF패턴에서 EBR 및 WEE를 진행하기 전과 후의 결함(defect) 검사 결과는 EBR 및 WEE를 진행하는 경우 대략 24%의 결함이 검출되는 데 비해, EBR 및 WEE를 배제한 경우 대략 4% 정도의 결함이 검출되고 있다. 따라서, 모트 패턴 이전의 패턴 후 식각이 요구되는 패턴에서는 EBR 및 WEE를 적용하지 않는 것이 보다 바람 직하다.
상술한 본 발명에 따르면, 모트 패턴을 형성하기 이전 패터닝 과정에서는 산화물 단차를 유발하는 EBR 및 WEE를 진행하지 않는 것이 가장 자리 디포커스에 유리하다.
이상, 본 발명을 구체적인 실시예들을 통하여 설명하였지만, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 본 발명은 여러 형태로 변형될 수 있다.

Claims (2)

  1. 에피택셜 웨이퍼에 로트(lot ID)를 형성하기 위한 제1 포토리소그래피 단계;
    에피택셜 웨이퍼에 DUF 이온주입을 수행하기 위한 제2 포토리소그래피 단계;
    에피택셜 웨이퍼에 모트 패턴(moat pattern)을 형성하는 제3 포토리소그래피 단계로 이루어지며,
    상기 제1 포토리소그래피 단계에서 가장자리 비드 제거(EBR) 및 웨이퍼 가장 자리 노광(WEE)을 수반하는 것을 특징으로 하는 에피택셜 웨이퍼에서의 포토리소그래피 방법.
  2. 제1항에 있어서
    상기 에피택셜 웨이퍼에 DUF 이온주입을 수행하기 위한 제2 포토리소그래피 단계는,
    상기 에피택셜 웨이퍼 상에 DUF 산화물층 및 DUF 질화물층을 증착하는 단계;
    상기 DUF 산화물층 및 DUF 질화물층에 제2 포토리소그래피 과정에 의한 포토레지스트 패턴을 형성하는 단계;
    상기 DUF 질화물층을 식각하여 DUF 패턴을 형성하는 단계;
    상기 DUF 패턴을 이용하여 이온 주입하는 단계를 포함하는 에피택셜 웨이퍼에서의 포토리소그래피 방법.
KR1020050130810A 2005-12-27 2005-12-27 에피택셜 웨이퍼에서의 포토리소그래피 방법 KR100699142B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050130810A KR100699142B1 (ko) 2005-12-27 2005-12-27 에피택셜 웨이퍼에서의 포토리소그래피 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130810A KR100699142B1 (ko) 2005-12-27 2005-12-27 에피택셜 웨이퍼에서의 포토리소그래피 방법

Publications (1)

Publication Number Publication Date
KR100699142B1 true KR100699142B1 (ko) 2007-03-21

Family

ID=41564365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130810A KR100699142B1 (ko) 2005-12-27 2005-12-27 에피택셜 웨이퍼에서의 포토리소그래피 방법

Country Status (1)

Country Link
KR (1) KR100699142B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0544419A (ja) * 1991-08-07 1993-02-23 Takashi Hikita ４サイクル内燃機関
KR20030000134A (ko) * 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0544419A (ja) * 1991-08-07 1993-02-23 Takashi Hikita ４サイクル内燃機関
KR20030000134A (ko) * 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체소자의 소자분리절연막 형성방법

Similar Documents

Publication Publication Date Title
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
US20050142804A1 (en) Method for fabricating shallow trench isolation structure of semiconductor device
KR100699142B1 (ko) 에피택셜 웨이퍼에서의 포토리소그래피 방법
JPH03145131A (ja) 集積回路フィールドアイソレーションプロセス
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR20090044523A (ko) 반도체 소자의 제조방법
KR100319186B1 (ko) 트렌치 격리의 제조 방법
JP2007012697A (ja) 半導体素子の製造方法
KR101614410B1 (ko) 높은 선택비를 갖는 식각방법 및 이를 이용한 패턴 형성방법
JP2005033165A (ja) 半導体素子のトレンチ形成方法
KR100561524B1 (ko) 소자 분리막 형성 방법
KR100301250B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
KR100720501B1 (ko) 웨이퍼 에지부의 평탄도를 개선한 웨이퍼 가공 방법
JP2002334925A (ja) 平坦化処理方法及び半導体装置の製造方法
KR100835407B1 (ko) 반도체 게이트 산화막 형성 공정에서의 웨이퍼 배면 질화막제거 방법
KR100831676B1 (ko) 반도체 디바이스의 소자 분리막 제조방법
KR100580042B1 (ko) 화학기계적 연마 공정시 디싱방지 방법
KR0140658B1 (ko) 고집적 반도체 소자의 소자간 분리막 제조 방법
KR100800868B1 (ko) 반도체 소자의 제조 방법
KR100835420B1 (ko) 반도체장치의 제조방법
KR100632053B1 (ko) 반도체 장치의 소자 분리막의 제조 방법
KR100649027B1 (ko) 반도체 소자의 에피택셜층 형성방법
KR20040057634A (ko) 정렬 버니어 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee