KR100607758B1 - 반도체 웨이퍼상 레이저 마킹 방법 - Google Patents

반도체 웨이퍼상 레이저 마킹 방법 Download PDF

Info

Publication number
KR100607758B1
KR100607758B1 KR20040113882A KR20040113882A KR100607758B1 KR 100607758 B1 KR100607758 B1 KR 100607758B1 KR 20040113882 A KR20040113882 A KR 20040113882A KR 20040113882 A KR20040113882 A KR 20040113882A KR 100607758 B1 KR100607758 B1 KR 100607758B1
Authority
KR
South Korea
Prior art keywords
laser
marking
laser marking
wafer
semiconductor wafer
Prior art date
Application number
KR20040113882A
Other languages
English (en)
Other versions
KR20060074764A (ko
Inventor
박주진
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR20040113882A priority Critical patent/KR100607758B1/ko
Publication of KR20060074764A publication Critical patent/KR20060074764A/ko
Application granted granted Critical
Publication of KR100607758B1 publication Critical patent/KR100607758B1/ko

Links

Images

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)

Abstract

본 발명은 레이저 마킹 시 발생되는 파티클을 최소화하고, 후속 CMP 공정 시 발생될 수 있는 스크래치 유발 가능성을 방지시키는 에피층 성장법을 이용한 레이저 마킹 방법에 관한 것이다. 즉, 본 발명에서는 반도체 웨이퍼 상 레이저 마킹 시 에피층 성장법을 이용하여 반도체 소자 제조를 위한 공정 진행 중에 일정 깊이와 폭을 가지는 레이저 마킹 피트가 자연스럽게 형성되도록 함으로써, 종래 레이저에 의한 웨이퍼 마킹 시 레이저에 의한 피트 형성에 따른 피트 바깥쪽 Si 적층물 생성을 방지시키며, 이에 따라 Si 적층물을 제거하기 위한 후속 CMP 공정을 생략할 수 있어 후속 CMP 공정 시 발생하는 스크래치 유발 또한 방지시켜 레이저 마킹을 보다 쉽게 수행할 수 있다.

Description

반도체 웨이퍼상 레이저 마킹 방법{METHOD FOR MARKING ON SEMICONDUCTOR WAFER USING LASER}
도 1은 종래 반도체 소자 제조 시 웨이퍼 상 레이저 마킹 공정 단면도,
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 반도체 소자 제조 시 웨이퍼 상 레이저 마킹 공정 단면도.
<도면의 주요 부호에 대한 간략한 설명>
200 : 포토레지스트막 102 : 웨이퍼
202 : 나이트로젠 막 300 : 에피 성장막
본 발명은 반도체 소자 제조 시 레이저를 이용한 웨이퍼 마킹 방법에 관한 것으로, 특히 레이저 마킹 시 발생되는 파티클을 최소화하고, 후속 CMP(Chemical Mechanical Polishing) 공정 시 발생될 수 있는 스크래치 유발 가능성을 방지시키는 에피층 성장법을 이용한 레이저 마킹 방법에 관한 것이다.
통상적으로 반도체 제조 공정에 있어서, 각각의 반도체 웨이퍼에는 각각 다른 공정 단계가 적용될 수 있으며, 이처럼 다른 공정 단계의 진행 여부를 각 웨이 퍼별로 확인하고 최종 제품 검사 결과를 후속 공정에 피드백(feedback) 하기 위해, 각각의 반도체 웨이퍼에는 고유 번호가 각인된다. 이러한 고유 번호의 각인을 위해, 일반적인 반도체 장치의 제조 과정은 레이저(laser)를 사용하여 반도체 웨이퍼에 문양을 각인하는 레이저 마킹을 수행하고 있다.
도 1은 종래 반도체 제조 레이저 마킹(laser marking) 방법을 도시한 것으로, 상기 도 1에서 보여지는 바와 같이 종래 레이저 마킹 방법은 도 1의 (a)에서와 같이 에너지(energy)를 가진 레이저를 웨이퍼(wafer)(102) 표면에 조사하여 일정 깊이와 폭을 가진 피트(pit)(100)를 만든 후, 도 1의 (b)에서와 같이 후속 CMP 공정을 통해 피트 바깥쪽에 형성되는 Si 적층물(104)을 제거하여 레이저 마킹 프로파일(profile)을 생성하게 된다.
그러나 상기한 종래 레이저 마킹 방법에서는 웨이퍼 표면으로 조사되는 레이저의 에너지가 너무 작아서 피트의 깊이와 폭이 매우 작게 형성되는 경우에는 후속 공정 시 피트 안으로 증착(deposition)되는 나이트라이드(nitride), 옥사이드(oxide), 폴리(poly) 등으로 인하여 ID를 구분할 수 없게 되고, 웨이퍼 표면으로 조사되는 레이저의 에너지가 너무 클 경우에는 피트 바깥쪽으로 형성되는 Si 적층물에 의하여 후속 CMP 공정 시 스크래치(scratch)를 유발하게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 레이저 마킹 시 발생되는 파티클을 최소화하고, 후속 CMP 공정 시 발생될 수 있는 스크래치 유발 가능성을 방지시키는 에피층 성장 법을 이용한 레이저 마킹 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 웨이퍼상 레이저 마킹 방법으로서, (a)포토레지스트막 코팅 후 레이저를 이용하여 웨이퍼 마킹 형성 영역을 조사하여 해당 영역의 포토레지스트막을 제거시키는 단계와, (b)상기 반도체 웨이퍼 전체 상부면에 나이트로젠(nitrogen)을 증착시키는 단계와, (c)상기 나이트로젠 증착 후, 포토레지스트막을 제거하여 상기 레이저가 조사된 웨이퍼 마킹 형성 영역에만 나이트로젠을 잔존시키는 단계와, (d)상기 반도체 웨이퍼 상부면에 에피층을 성장시켜 웨이퍼 마킹 형성 영역을 좌우측에 형성되는 에피층에 의해 웨이퍼 마킹 피트로 형성시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 반도체 제조 공정 중 에피층 성장(epi deposition) 방법을 이용하여 레이저 마킹(laser marking)시 발생되는 파티클(particle)을 최소화하고, 후속 CMP(Chemical Mechanical Polishing) 공정 시 발생될 수 있는 스크래치(scratch) 유발 가능성을 방지시킬 수 있는 레이저 마킹 공정 단면 예시도이다.
이하 상기 도 2a 내지 도 2c를 참조하여 본 발명의 레이저 마킹 공정을 상세히 설명하기로 한다.
먼저 도 2a에서와 같이 반도체 웨이퍼(102)상 포토레지스트(photo-resist)막 (200)을 도포시킨 후, 레이저 마킹이 수행될 영역으로 레이저를 조사하여 레이저 마킹(laser marking) 영역의 포토레지스트막을 제거시키게 된다. 이때 조사되는 레이저의 에너지(energy)는 포토레스트막(200)을 펀칭(punching)시킬 정도로 조절되어 레이저 마킹 영역에 도포된 포토레지스트막만을 제거시킨다.
이어 도 2b에서와 같이 반도체 기판 전체 상부면에 대해 나이트로젠(Nitrogen)을 증착하여 포토레지스트막이 제거된 레이저 마킹 영역의 반도체 웨이퍼(102)상에 에치층 성장 방지를 위한 나이트로젠막(nitrogen)(202)을 형성시키고, 반도체 기판 상부면에 도포된 포토레지스트막(200)을 제거시킨다.
그런 후, 도 2c에서와 같이 반도체 웨이퍼(102) 상부면에 에치층(300)을 성장시켜 반도체 소자 제조를 위한 공정을 수행시킨다. 이때 상기 나이트로젠막(202)이 증착된 반도체 웨이퍼 상 레이저 마킹 영역에는 에치층(300)이 성장되지 않아 상기 도 2c에서와 같이 일정 깊이와 폭을 가지는 레이저 마킹 피트(laser marking pit)(302)로 형성됨으로써, 레이저에 의한 웨이퍼 마킹용 피트 형성 시에와 같이 피트 바깥쪽에 레이저 조사에 따른 Si 적층물이 생성되지 않으며, 또한 Si 적층물의 생성되지 않으므로 인해 후속 CMP 공정을 생략할 수 있는 등 레이저 마킹 공정을 간략화시키게 된다.
상기한 바와 같이 본 발명에서는 반도체 웨이퍼 상 레이저 마킹 시 에피층 성장법을 이용하여 반도체 소자 제조를 위한 공정 진행 중에 일정 깊이와 폭을 가지는 레이저 마킹 피트가 자연스럽게 형성되도록 함으로써, 종래 레이저에 의한 웨이퍼 마킹 시 레이저에 의한 피트 형성에 따른 피트 바깥쪽 Si 적층물 생성을 방지 시키며, 이에 따라 Si 적층물을 제거하기 위한 후속 CMP 공정을 생략할 수 있어 후속 CMP 공정 시 발생하는 스크래치 유발 또한 방지시킬 수 있게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 반도체 웨이퍼 상 레이저 마킹 시 에피층 성장법을 이용하여 반도체 소자 제조를 위한 공정 진행 중에 일정 깊이와 폭을 가지는 레이저 마킹 피트가 자연스럽게 형성되도록 함으로써, 종래 레이저에 의한 웨이퍼 마킹 시 레이저에 의한 피트 형성에 따른 피트 바깥쪽 Si 적층물 생성을 방지시키며, 이에 따라 Si 적층물을 제거하기 위한 후속 CMP 공정을 생략할 수 있어 후속 CMP 공정 시 발생하는 스크래치 유발 또한 방지시켜 레이저 마킹을 보다 쉽게 수행할 수 있는 이점이 있다.

Claims (3)

  1. 반도체 웨이퍼상 레이저 마킹 방법으로서,
    (a)포토레지스트막 코팅 후 레이저를 이용하여 웨이퍼 마킹 형성 영역을 조사하여 해당 영역의 포토레지스트막을 제거시키는 단계와,
    (b)상기 반도체 웨이퍼 전체 상부면에 에피층 성장 방지물질을 증착시키는 단계와,
    (c)상기 에피층 성장 방지물질 증착 후, 포토레지스트막을 제거하여 상기 레이저가 조사된 웨이퍼 마킹 형성 영역에만 에치층 성장 방지막을 잔존시키는 단계와,
    (d)상기 반도체 웨이퍼 전체 상부면에 에피층을 성장시켜 웨이퍼 마킹 형성 영역을 좌우측에 형성되는 에피층에 의해 웨이퍼 마킹 피트로 형성시키는 단계
    를 포함하는 반도체 웨이퍼상 레이저 마킹 방법.
  2. 제1항에 있어서,
    상기 (a)단계에서, 상기 웨이퍼 마킹 형성 영역에 조사되는 레이저 에너지는, 포토레지스트막만을 제거시키는 에너지로 설정되는 것을 특징으로 하는 반도체 웨이퍼상 레이저 마킹 방법.
  3. 제1항에 있어서,
    상기 (b)단계에서의 에피층 성장 방지물질은, 나이트로젠(nitrogen)인 것을 특징으로 하는 반도체 웨이퍼상 레이저 마킹 방법.
KR20040113882A 2004-12-28 2004-12-28 반도체 웨이퍼상 레이저 마킹 방법 KR100607758B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040113882A KR100607758B1 (ko) 2004-12-28 2004-12-28 반도체 웨이퍼상 레이저 마킹 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040113882A KR100607758B1 (ko) 2004-12-28 2004-12-28 반도체 웨이퍼상 레이저 마킹 방법

Publications (2)

Publication Number Publication Date
KR20060074764A KR20060074764A (ko) 2006-07-03
KR100607758B1 true KR100607758B1 (ko) 2006-08-01

Family

ID=37167495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040113882A KR100607758B1 (ko) 2004-12-28 2004-12-28 반도체 웨이퍼상 레이저 마킹 방법

Country Status (1)

Country Link
KR (1) KR100607758B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965216B1 (ko) 2007-12-26 2010-06-22 주식회사 동부하이텍 웨이퍼에서의 레이저 마킹 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768965B2 (en) 2006-09-11 2010-08-03 Lg Electronics Inc. Method for transmitting and receiving signals based on segmented access scheme and method for allocating sequence for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965216B1 (ko) 2007-12-26 2010-06-22 주식회사 동부하이텍 웨이퍼에서의 레이저 마킹 방법

Also Published As

Publication number Publication date
KR20060074764A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
US8728906B2 (en) Reverse tone STI formation
US7435659B2 (en) Method for manufacturing a semiconductor device having an alignment feature formed using an N-type dopant and a wet oxidation process
US7781343B2 (en) Semiconductor substrate having a protection layer at the substrate back side
US9070639B2 (en) Shrinkage of critical dimensions in a semiconductor device by selective growth of a mask material
US9035474B2 (en) Method for manufacturing a semiconductor substrate
US20150212420A1 (en) Film portion at wafer edge
US7718529B2 (en) Inverse self-aligned spacer lithography
US9034570B2 (en) Methods of forming patterns
US6815311B2 (en) Method for fabricating semiconductor memory device
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
TWI808316B (zh) 用以將塊體由供體基材移轉至受體基材的方法
KR100607758B1 (ko) 반도체 웨이퍼상 레이저 마킹 방법
US9472460B1 (en) Uniform depth fin trench formation
KR20080054995A (ko) 반도체 웨이퍼의 마킹 방법
US20050277262A1 (en) Method for manufacturing isolation structures in a semiconductor device
US7947568B2 (en) Method of manufacturing semiconductor device
KR100807074B1 (ko) 반도체 소자의 제조 방법
US20030141605A1 (en) Method of forming identifying mark on semiconductor wafer
US6797597B2 (en) Process for treating complementary regions of the surface of a substrate and semiconductor product obtained by this process
US20220157657A1 (en) Singulating individual chips from wafers having small chips and small separation channels
KR100670391B1 (ko) 반도체 소자의 삼중 게이트 형성 방법
CN117153784A (zh) 主动区域的制备方法
KR100790725B1 (ko) 반도체 소자의 제조방법
KR100769831B1 (ko) 이온 주입용 마스크막 선정 방법 및 반도체 소자 제조 방법
CN117936370A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090715

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee