KR20060072510A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20060072510A
KR20060072510A KR1020040111172A KR20040111172A KR20060072510A KR 20060072510 A KR20060072510 A KR 20060072510A KR 1020040111172 A KR1020040111172 A KR 1020040111172A KR 20040111172 A KR20040111172 A KR 20040111172A KR 20060072510 A KR20060072510 A KR 20060072510A
Authority
KR
South Korea
Prior art keywords
film
water
soluble polymer
polymer film
contact
Prior art date
Application number
KR1020040111172A
Other languages
English (en)
Inventor
노치형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040111172A priority Critical patent/KR20060072510A/ko
Publication of KR20060072510A publication Critical patent/KR20060072510A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 표면에 절연막이 형성된 반도체 기판에 트렌치를 형성하는 단계와, 상기 트렌치에 수용성 폴리머막을 매립하는 단계와, 상기 반도체 기판상에 감광막을 도포하고 상기 수용성 폴리머막 및 이에 인접한 영역 상부의 감광막을 노광하는 단계와, 현상 공정으로 상기 노광된 감광막과 수용성 폴리머막을 제거하는 단계를 포함하여 형성한다.
콘택 할로 마스크, 수용성 폴리머막, 수율, 전기적 특성

Description

반도체 소자의 제조방법{Method for manufacturing Semiconductor device}
도 1a 내지 도 1d는 본 발명의 실시예에 따른 콘택 할로 마스크 제조공정을 나타낸 도면
<도면의 주요 부분에 대한 부호의 설명>
20 : 반도체 기판 21 : 절연막
21a : 패드 산화막 21b : 질화막
22 : 제 1 감광막 23 : 트렌치
24 : 수용성 폴리머막 25 : 제 2 감광막
26 : 마스크
본 발명은 반도체 소자에 관한 것으로, 특히 콘택 할로 마스크(contact halo mask) 공정에서 발생되는 잔류 이물질을 줄이어 소자의 수율 및 전기적 특성을 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 전기적 특성을 향상시키기 위하여 콘택 할로 마스크(contact halo mask)를 형성한 다음에 이 콘택 할로 마스크를 사용하여 특정 패턴에만 목적하는 이온을 주입하는 콘택 할로 이온주입 공정을 실시하고 있다.
이때, 상기 콘택 할로 마스크에 사용되는 감광제가 깊은 패턴(2500Å 이상) 사이에서 노광 부족 및 현상 공정시 충분히 용해되지 아니하여 이물질이 잔류할 경우, 후속 콘택 할로 이온주입 공정에서 목적하는 이온주입이 원활하게 되지 않게 됨으로써 반도체 소자에서의 특성을 저하시키는 원인이 된다.
여기에 잔류하는 이물질을 제거하기 위하여 디스컴(descum) 공정을 추가로 진행하게 되면 패턴 쓰러짐 등과 같은 다른 불량이 발생되게 된다.
따라서, 본 발명은 전술한 종래 기술의 문제점들을 해결하기 위하여 안출한 것으로 콘택 할로 마스크 형성시 이물질이 남지 않도록 하여 소자의 수율 및 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 생산 수율 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 제조방법은 표면에 절연막이 형성된 반도체 기판에 트렌치를 형성하는 단계와, 상기 트렌치에 수용성 폴리머막을 매립하는 단계와, 상기 반도체 기판상에 감광막을 도포하고 상기 수용성 폴리머막 및 이에 인접한 영역 상부의 감광막을 노광하는 단계와, 현상 공정으로 상기 노광된 감광막과 수용성 폴리머막을 제거하는 단계를 포함하여 형성한다.
바람직하게, 상기 수용성 폴리머막은 평균 분자량[Mw]이 150000보다 작은 수용성 폴리머를 사용하여 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 콘택 할로 마스크 제조공정을 나타낸 도면이다.
본 발명의 실시예에 따른 콘택 할로 마스크 제조 공정은 먼저, 도 1a에 도시하는 바와 같이 반도체 기판(20)상에 절연막(21)을 형성하고 상기 절연막(21)상에 제 1 감광막(22)을 도포한다.
상기 절연막(21)으로는 예를 들어, 패드 산화막(21a)과 질화막(21b)의 적층막을 사용한다.
이어, 노광 및 현상 공정으로 상기 제 1 감광막(22)을 패터닝하고, 도 2b에 도시하는 바와 같이 패터닝된 제 1 감광막(22)을 마스크로 상기 절연막(21)과 반도체 기판(20)을 식각하여 트렌치(23)를 형성한다.
그런 다음, 도 1c에 도시하는 바와 같이 상기 트렌치(23)를 포함한 반도체 기판(20) 전면에 수용성 폴리머(polymer)막(24)을 형성하고 상기 트렌치(23) 내부에만 남도록 상기 수용성 폴리머막(24)을 선택적으로 제거한다.
상기 수용성 폴리머막(24)으로는 평균 분자량(Mw)이 150000보다 작은 수용성 폴리머를 사용하여 형성하며, 폴리카르복시비닐, 폴리비닐알코올(PVA) 중 어느 하나를 사용하여 형성하는 것이 바람직하다.
그리고, 반도체 기판(20) 전면에 제 2 감광막(25)을 도포하고 상기 수용성 폴리머막(24) 상부의 제 2 감광막(25)을 노출하는 마스크(26)를 사용하여 상기 제 2 감광막(25)을 노광시킨다.
이어, 현상 공정을 진행하면 도 1d에 도시하는 바와 같이 현상 공정의 현상액에 의하여 노광된 제 2 감광막(25)이 용해되고 이어서 하부의 수용성 폴리머막(24)이 제거되게 된다.
상기 수용성 폴리머막(24) 제거시 현상액을 이용되므로 패턴 깊이가 깊은 경우에도 이물질 없이 깨끗하게 수용성 폴리머막(24)을 제거할 수 있다.
이로써, 원하는 영역을 오픈하는 콘택 할로 마스크를 완성한다.
이 같은 본 발명에 의해 제조된 콘택 할로 마스크를 반도체 제조에 이용하면, 원하는 형태의 콘택 할로 이온주입이 가능해 진다.
상술한 바와 같이, 본 발명에 의하면, 패턴 깊이가 깊은 경우에도 콘택 할로 마스크 패턴 내에 잔류 이물질을 남지 않으므로 원하는 형태의 콘택 할로 이온주입이 가능하다. 따라서, 소자의 전기적 특성 및 수율을 향상시킬 수 있다.
또한, 감광막 현상시 현상액을 이용하여 수용성 폴리머막을 동시에 제거할 수 있으므로 공정 시간(TAT : Turn Around Time)을 단축시킬 수 있고 생산비를 절감할 수 있다.

Claims (2)

  1. 표면에 절연막이 형성된 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치에 수용성 폴리머막을 매립하는 단계;
    상기 반도체 기판상에 감광막을 도포하고 상기 수용성 폴리머막 및 이에 인접한 영역 상부의 감광막을 노광하는 단계;
    현상 공정으로 상기 노광된 감광막과 수용성 폴리머막을 제거하는 단계를 포함하여 형성하는 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 수용성 폴리머막은 평균 분자량[Mw]이 150000보다 작은 수용성 폴리머를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020040111172A 2004-12-23 2004-12-23 반도체 소자의 제조방법 KR20060072510A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040111172A KR20060072510A (ko) 2004-12-23 2004-12-23 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111172A KR20060072510A (ko) 2004-12-23 2004-12-23 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20060072510A true KR20060072510A (ko) 2006-06-28

Family

ID=37165681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111172A KR20060072510A (ko) 2004-12-23 2004-12-23 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20060072510A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613667A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN114613668A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN114744065A (zh) * 2022-03-23 2022-07-12 中国电子科技集团公司第十一研究所 台面结构芯片的非接触式光刻方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114744065A (zh) * 2022-03-23 2022-07-12 中国电子科技集团公司第十一研究所 台面结构芯片的非接触式光刻方法
CN114613667A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN114613668A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN114613668B (zh) * 2022-05-16 2022-08-26 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN114613667B (zh) * 2022-05-16 2022-08-26 广州粤芯半导体技术有限公司 一种半导体结构的制备方法

Similar Documents

Publication Publication Date Title
US8881069B1 (en) Process enhancing safe SRAF printing using etch aware print avoidance
KR20060072510A (ko) 반도체 소자의 제조방법
US7018931B2 (en) Method of forming an isolation film in a semiconductor device
KR101076777B1 (ko) 반도체 소자의 제조 공정
KR20060134596A (ko) 반도체 소자의 제조방법
KR100880315B1 (ko) 반도체 소자의 제조 방법
US7387869B2 (en) Method of forming pattern for semiconductor device
KR20070000204A (ko) 미세 패턴 형성 방법
KR20060136174A (ko) 미세 패턴 형성 방법
KR20030000475A (ko) 패턴 형성 방법
KR100431991B1 (ko) 레티클 및 이를 이용한 반도체소자의 제조방법
KR20070058747A (ko) 반도체 소자의 소자분리막 형성 방법
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100459688B1 (ko) 도전층패턴상에내식각성버퍼층을구비하는반도체장치및그제조방법
JP4267298B2 (ja) 半導体素子の製造方法
KR100645842B1 (ko) 반도체 소자 제조 공정 중 발생하는 오염원 제거 방법
KR100827490B1 (ko) 반도체 소자의 제조 방법
KR100232212B1 (ko) 반도체 소자의 제조 방법
JP2007201403A (ja) 半導体素子の製造方法
KR100677992B1 (ko) 반도체 소자의 제조 방법
KR100585579B1 (ko) 포토레지스트 패턴 형성 방법
KR20050079806A (ko) 반도체 소자의 제조 방법
KR20090069428A (ko) 웨이퍼에서의 레이저 마킹 방법
JP2005045085A (ja) 露光方法および半導体装置の製造方法
KR20060003649A (ko) 반도체 소자의 감광막 노광 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination