JPH08339946A

JPH08339946A - 半導体基板およびその製造方法ならびにその使用方法

Info

Publication number: JPH08339946A
Application number: JP24616595A
Authority: JP
Inventors: Yasuhiro Kimura; 泰広木村; Keiji Yamauchi; 敬次山内; Hidekazu Yamamoto; 秀和山本; Shigehisa Yamamoto; 茂久山本; Masabumi Katsumata; 正文勝又; Yasukazu Mukogawa; 泰和向川; Hajime Watabe; 元渡部; Morihiko Kume; 盛彦久米
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-02-17
Filing date: 1995-09-25
Publication date: 1996-12-24

Abstract

(57)【要約】【課題】有効利用面積の減少、機械的強度の低下およ
びレジスト膜の不均一化を伴なわない半導体基板および
その製造方法ならびにその使用方法を提供する。【解決手段】外周が全体にわたって円形状のシリコン
ウェハ１の所定領域にシリコンウェハ１の結晶方位を検
出するための被検出標識２を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体基板およ
びその製造方法ならびにその使用方法に関し、より特定
的には、結晶方位の検出が可能な半導体基板およびその
製造方法ならびにその使用方法に関する。

【０００２】

【従来の技術】現在の半導体基板のほとんどは、Ｓｉ
（シリコン）からなる基板である。また、半導体の均質
性等の要求から単結晶Ｓｉからなる基板が用いられる。
この単結晶Ｓｉ基板の製造方法としては、まず、種結晶
を使用したエピタキシャル成長を利用したフローティン
グゾーン法（ＦＺ法）等により単結晶シリコンインゴッ
トを形成する。そして、その単結晶シリコンインゴット
をその成長軸と垂直方向に切断および加工する。

【０００３】単結晶Ｓｉでは、Ｓｉ原子が規則正しく結
晶全体にわたって配列されているので、切断する方向に
よって基板表面を形成する結晶面が異なったものにな
る。結晶面が異なると、その後の工程において、基板上
に形成されるデバイスの機能上必要な絶縁膜としての酸
化膜（ＳｉＯ₂ ）の性質が均一とならない。このため、
製造される半導体デバイスの信頼性が低下する。

【０００４】このため、基板上にデバイスを形成する際
に、基板を構成する単結晶Ｓｉの結晶方位が容易に特定
できるように、従来では単結晶Ｓｉ基板に特定の結晶方
位を示すものとしてオリエンテーションフラットまたは
ノッチを設けていた。なお、単結晶シリコンインゴット
は前述のとおり、種結晶を用いたエピタキシャル成長に
より製造されるので、成長軸、すなわち、インゴットの
円柱軸方向は種結晶の結晶構造に応じた結晶が成長す
る。このため、インゴットの円柱軸方向の結晶方位の特
定は必要ない。成長軸と垂直な面内の結晶方位の特定
は、上記したオリエンテーションフラットまたはノッチ
を用いて成長軸と垂直な面上の一方向を特定することに
よって行なう。

【０００５】図８６は、従来のオリエンテーションフラ
ットを設けた半導体基板を示した平面図である。図８６
を参照して、従来の半導体基板では、シリコンウェハ１
０１ａにその結晶方位を示すためのオリエンテーション
フラット１２０が形成されている。図８７から図９１
は、図８６に示した従来のオリエンテーションフラット
を有する半導体基板の製造プロセスを説明するための斜
視図である。図８７から図９１を参照して、次に従来の
オリエンテーションフラットを有する半導体基板の製造
プロセスについて説明する。

【０００６】まず、図８７に示されたようなＳｉ単結晶
インゴット１０３ａをフローティングゾーン法（ＦＺ
法）またはチョクラルスキー引上法（ＣＺ法）等によっ
て製造する。これらの方法では、高純度のＳｉの融液に
単結晶の種結晶１３０を浸し、種結晶表面において結晶
化させる。これにより、種結晶の原子の配列にならって
融液中のＳｉ原子も配列して固化するいわゆるエピタキ
シャル成長が起こる。このため、インゴット全体で原子
が一定の規則性を有するいわゆる単結晶となる。

【０００７】引上げられたＳｉ単結晶インゴット１０３
ａの両端を切断した後、断面が真円になるように直径研
削することによって、図８８に示すような円柱状の単結
晶シリコン１０３が形成される。

【０００８】円柱状の単結晶シリコン１０３の円柱軸方
向の結晶方位はＳｉ単結晶インゴット製造時に用いた種
結晶１３０により決定されるので既知である。しかし、
円柱軸に対して垂直面内における結晶方位は不明である
ため、図８９に示すようにＸ線回折法によって単結晶シ
リコン１０３の結晶方位を特定する。

【０００９】特定された結晶方位に基づき、所定の結晶
方位を示す方向に図９０に示すようにオリエンテーショ
ンフラットとなるべき切欠を形成する。一部に切欠が形
成された円柱状の単結晶シリコン１０３は図９１のよう
に所定の厚みに切断された後、研磨等の工程を経て、シ
リコンウェハ１０１ａとなる。このようにして、従来の
オリエンテーションフラットを有する半導体基板は形成
されていた。

【００１０】図９２は、従来のノッチを設けた半導体基
板を示した平面図である。図９２を参照して、従来の半
導体基板では、シリコンウェハ１０１ｂに、その結晶方
位を示すノッチ１１９が形成されている。

【００１１】図９３ないし図９５は、図９２に示した従
来のノッチを有する半導体基板の製造プロセスを説明す
るための斜視図である。図９３ないし図９５を参照し
て、次に従来のノッチを有する半導体基板の製造プロセ
スについて説明する。前述の図８７と図８８に示した工
程の次の工程が図９３に示される。図９３に示す工程で
は、円柱状に加工された単結晶シリコンの結晶方位をＸ
線回折法により、特定する。その特定された結晶方位に
基づき、所定の結晶方位を示す方向に図９４に示すよう
にノッチとなるべき切欠を形成する。一部に切欠が形成
された円柱状の単結晶シリコン１０３は図９５のように
所定の厚みに切断された後、研磨等の工程を経て、シリ
コンウェハ１０１ｂとなる。このようにして従来のノッ
チを有する半導体基板は形成されていた。

【００１２】

【発明が解決しようとする課題】図８６と図９２に示し
たオリエンテーションフラットやノッチを有する従来の
半導体基板では、シリコンウェハに直接形状的に印（オ
リエンテーションフラット，ノッチ）を付していたこと
からその印の分だけシリコンウェハの主表面の面積が減
少していた。その結果、シリコンウェハの有効利用面積
が減少するという問題点があった。また、従来の半導体
基板では、印の部分で他の部分と比べてレジスト膜の膜
厚が増加し、その結果レジスト膜の膜厚が不均一になる
といった問題点があった。さらに、ノッチを有する半導
体基板の場合に顕著であるが、ノッチ部分への応力集中
による機械的強度の低下およびノッチ形成部からの異物
発生といった問題もあった。

【００１３】この発明は、上記のような課題を解決する
ためになされたものである。

【００１４】請求項１から９に記載の発明の目的は、半
導体基板において、機械的強度の低下、有効利用面積の
減少およびレジスト膜の不均一化等といった問題を回避
することである。

【００１５】請求項１０に記載の発明の目的は、半導体
基板において、特に、機械的強度の低下を防止すること
である。

【００１６】請求項１１から２１に記載の発明の目的
は、半導体基板の製造方法において、機械的強度の低
下、有効利用面積の減少およびレジスト膜の不均一化等
といった問題のない半導体基板を容易に製造することで
ある。

【００１７】請求項２２に記載の発明の目的は、半導体
基板の製造方法において、特に機械的強度の低下を伴な
わない半導体基板を容易に製造することである。

【００１８】請求項２３および２４に記載の発明の目的
は、半導体基板の使用方法において、エピタキシャル層
の結晶方位を容易に特定することである。

【００１９】請求項２５から３１に記載の発明の目的
は、半導体基板の使用方法において、被検出標識が形成
された半導体ウェハの結晶方位を容易に特定することで
ある。

【００２０】請求項３２から３６に記載の発明の目的
は、半導体装置の製造方法において、機械的強度の低下
を防止しながら結晶方位の検出が可能な半導体基板を容
易に製造することである。

【００２１】請求項３７に記載の発明の目的は、半導体
基板の使用方法において、被検出標識が形成された半導
体ウェハの（１１１）面を容易に特定することである。

【００２２】

【課題を解決するための手段】請求項１から９における
半導体基板は、半導体ウェハと、被検出標識とを備えて
いる。半導体ウェハは、外周部が全体にわたって円形状
である。被検出標識は、半導体ウェハの結晶方位を検出
するために、半導体ウェハの表面の所定領域に形成され
ている。好ましくは、請求項２に記載のように被検出標
識を半導体ウェハの外周部近傍に形成するようにしても
よい。

【００２３】請求項１０における半導体基板は、第１の
半導体ウェハと第２の半導体ウェハとを備えている。第
１の半導体ウェハは、外周部が全体にわたって円形状で
ある。第２の半導体ウェハは、第１の半導体ウェハと貼
り合せられ、その表面の所定領域がその結晶方位を検出
することができるような形状に形成されている。

【００２４】請求項１１から１４における半導体基板の
製造方法では、単結晶半導体を円柱状に加工する。単結
晶半導体の結晶方位を検出した後、単結晶半導体の所定
領域に不純物を導入することによって、結晶方位を示す
不純物領域を形成する。単結晶半導体を加工することに
より複数の半導体ウェハを形成する。

【００２５】請求項１５および１６における半導体基板
の製造方法では、単結晶半導体を円柱状に加工する。単
結晶半導体の結晶方位を検出した後、単結晶半導体の所
定領域を化学反応によって別の物質とすることによっ
て、結晶方位を示す異種物質領域を形成する。単結晶半
導体を加工することにより複数の半導体ウェハを形成す
る。

【００２６】請求項１７および１８における半導体基板
の製造方法では、単結晶半導体を円柱状に加工する。単
結晶半導体の結晶方位を検出した後、単結晶半導体の外
周部側表面上の所定領域に結晶方位を特定するための膜
を形成する。単結晶半導体を加工することにより複数の
半導体ウェハを形成する。

【００２７】請求項１９から２１における半導体基板の
製造方法では、単結晶半導体を円柱状に加工する。単結
晶半導体の結晶方位を検出した後、単結晶半導体の外周
部の所定領域に結晶方位を示す第１の被検出標識を形成
する。単結晶半導体を加工することにより複数の半導体
ウェハを形成する。第１の被検出標識を基準として、半
導体ウェハの主表面の所定領域に結晶方位を示す第２の
被検出標識を形成する。また、好ましくは、請求項２１
に記載のように、第１の被検出標識は、単結晶半導体を
加工する際に半導体ウェハの破損を防止するために用い
る部材によって構成してもよい。

【００２８】請求項２２における半導体基板の製造方法
では、外周部が全体にわたって円形状を有する第１の半
導体ウェハを形成する。外周部の一部がその結晶方位を
検出することができるような形状を有する第２の半導体
ウェハを形成する。第１の半導体ウェハと第２の半導体
ウェハとを貼り合せる。

【００２９】請求項２３における半導体基板の使用方法
では、半導体ウェハの主表面上に、その上部表面にその
結晶方位に対応する段差部を有するエピタキシャル層を
成長させる。エピタキシャル層の段差部を用いてエピタ
キシャル層の結晶方位を特定する。

【００３０】請求項２４における半導体基板の使用方法
では、半導体ウェハの主表面上に、その上部表面にその
結晶方位に対応する形状を有する凹凸を含むエピタキシ
ャル層を成長させる。凹凸の形状を検出することによ
り、エピタキシャル層の結晶方位を特定する。

【００３１】請求項２５から３１における半導体基板の
使用方法では、被検出標識が形成された半導体ウェハの
部分と、それ以外の半導体ウェハの部分との物理的性質
を異ならせ、その物理的性質の相違を利用して被検出標
識の存在位置を検出することにより、半導体ウェハの結
晶方位を特定する。

【００３２】請求項３２から３６における半導体基板の
使用方法では、その外周面が全体にわたって円形状を有
する半導体ウェハを形成し、その半導体ウェハの表面の
所定領域をエッチングすることにより（１１１）面を有
する凹部を形成する。

【００３３】請求項３７における半導体基板の使用方法
では、半導体ウェハの表面の所定領域に形成された（１
１１）面を有する凹部に光を照射し、その凹部からの散
乱光量の最も多い領域を検出することによって（１１
１）面を特定する。

【００３４】請求項１ないし９に係る半導体基板では、
外周部が全体にわたって円形状を有する半導体ウェハの
所定領域に半導体ウェハの結晶方位を検出するための被
検出標識が形成されているので、従来用いられていたオ
リエンテーションフラット等の形態上の特徴を有さず全
体が円形の半導体ウェハのまま半導体ウェハの結晶方位
が容易に検出される。また、請求項２に係る半導体基板
のように、被検出標識を半導体ウェハの外周部分に形成
するように構成すれば、半導体ウェハの中心部分に被検
出標識を形成する場合に比べて半導体ウェハの結晶方位
の検出に際して生ずる誤差が著しく減少される。

【００３５】請求項１０に係る半導体基板では、外周部
が全体にわたって円形状を有する第１の半導体ウェハ
と、第１の半導体ウェハと貼り合せられ、その表面の所
定領域がその結晶方位を検出することができるような形
状に形成された第２の半導体ウェハを備えているので、
機械的強度の低下が防止されながら第２の半導体ウェハ
の結晶方位が容易に検出される。

【００３６】請求項１１ないし１４に係る半導体基板の
製造方法では、単結晶半導体が円柱状に加工され、単結
晶半導体の結晶方位が検出され、単結晶半導体の所定領
域に不純物を導入することによって結晶方位を示す不純
物領域が形成され、単結晶半導体を加工することにより
複数の半導体ウェハが形成されるので、外周部が全体に
わたって円形状を有する半導体ウェハの所定領域にその
半導体ウェハの結晶方位を検出するための不純物領域が
形成された半導体基板が容易に製造される。

【００３７】請求項１５および１６に係る半導体基板の
製造方法では、単結晶半導体が円柱状に加工され、単結
晶半導体の結晶方位が検出され、単結晶半導体の所定領
域を化学反応によって別の物質とすることによって、結
晶方位を示す異種物質領域が形成され、単結晶半導体を
加工することにより複数の半導体ウェハが形成されるの
で、外周部が全体にわたって円形状を有する半導体ウェ
ハの所定領域にその半導体ウェハの結晶方位を検出する
ための異種物質領域が形成された半導体基板が容易に製
造される。

【００３８】請求項１７および１８に係る半導体基板の
製造方法では、単結晶半導体が円柱状に加工され、単結
晶半導体の結晶方位が検出され、単結晶半導体の外周部
側表面上の所定領域に結晶方位を特定するための膜が形
成され、単結晶半導体を加工することにより複数の半導
体ウェハが形成されるので、外周部が全体にわたって円
形状を有する半導体ウェハの所定領域に半導体ウェハの
結晶方位を検出するための膜が形成された半導体基板が
容易に製造される。

【００３９】請求項１９ないし２１に係る半導体基板の
製造方法では、単結晶半導体が円柱状に加工され、単結
晶半導体の結晶方位が検出され、単結晶半導体の外周部
の所定領域に、結晶方位を示す第１の被検出標識が形成
され、単結晶半導体を加工することにより複数の半導体
ウェハが形成され、第１の被検出標識を基準として、半
導体ウェハの主表面の所定領域に結晶方位を示す第２の
被検出標識が形成されるので、外周部が全体にわたって
円形状を有する半導体ウェハであって、その表面の所定
領域に形成され、半導体ウェハの結晶方位を検出するた
めの所定の表面形状を有する被検出標識を有する半導体
基板が容易に製造される。また請求項２０に係る半導体
基板の製造方法のように、第１の被検出標識を単結晶半
導体を加工する際に、半導体ウェハの破損を防止するた
めに用いる部材とすれば、第１の被検出標識を付するた
めの工程を省略しながら、結晶方位特定のための被検出
標識を有する半導体基板が容易に製造される。

【００４０】請求項２２に係る半導体基板の製造方法で
は、外周部が全体にわたって円形状を有する第１の半導
体ウェハが形成され、外周部の一部がその結晶方位を検
出することができるような形状を有する第２の半導体ウ
ェハが形成され、第１の半導体ウェハと第２の半導体ウ
ェハとが貼り合せられるので、機械的強度の低下を防止
し、かつ第２の半導体ウェハの結晶方位の検出が可能
な、半導体基板が容易に製造される。

【００４１】請求項２３に係る半導体基板の使用方法で
は、半導体ウェハの主表面上に、その上部表面にその結
晶方位に対応する段差部を有するエピタキシャル層が成
長され、そのエピタキシャル層の段差部を用いてエピタ
キシャル層の結晶方位が特定されるので、エピタキシャ
ル層の成長が必要とされる半導体基板では特別な工程を
必要とせず、エピタキシャル層の結晶方位が容易に特定
される。

【００４２】請求項２４に係る半導体基板の使用方法で
は、その結晶方位に対応する形状を有する凹凸を含むエ
ピタキシャル層が成長され、凹凸の形状を検出すること
により、エピタキシャル層の結晶方位が特定されるの
で、エピタキシャル層の成長が必要とされる半導体基板
では特別な工程を必要とせず、エピタキシャル層の結晶
方位が容易に特定される。

【００４３】請求項２５ないし３１に係る半導体基板の
使用方法では、被検出標識が形成された半導体ウェハの
部分と、それ以外の半導体ウェハの部分との物理的性質
を異ならせ、その物理的性質の相違を利用して被検出標
識の存在位置が検出されるので半導体ウェハの結晶方位
が容易に特定される。

【００４４】請求項３２ないし３６に係る半導体基板の
製造方法では、全体にわたって円形状の半導体ウェハの
表面に（１１１）面を有する凹部が形成されるので、機
械的強度の低下を防止しながら（１１１）面の特定が可
能な半導体基板が容易に製造される。

【００４５】請求項３７に係る半導体基板の使用方法で
は、半導体ウェハの表面に形成された（１１１）面を有
する凹部からの散乱光量の最も多い領域を検出すること
によって（１１１）面が特定されるので、半導体ウェハ
の結晶方位が容易に特定される。

【００４６】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００４７】（実施の形態１）図１は本発明の実施の形
態１による半導体基板を示した斜視図である。

【００４８】図１を参照して、この実施の形態１の半導
体基板では、シリコンウェハ１の外周部分にシリコンウ
ェハ１の結晶方位を検出するための不純物領域２が形成
されている。不純物領域２に含有される不純物としては
リン、ホウ素、砒素、アンチモンおよび酸素が挙げられ
る。

【００４９】この実施の形態１では、図７３と図７９に
示したオリエンテーションフラットやノッチを付した従
来の半導体ウェハと異なり、形状を全体にわたり円形に
することによって、従来品で問題であった有効面積の減
少、機械的強度の減少、レジストの不均一化および異物
の発生といった問題が発生するのを防止することができ
る。

【００５０】図２は、図１に示した実施の形態１の半導
体基板の一の使用方法を説明するための概念図である。
図２を参照して、次に実施の形態１の半導体基板の一の
使用方法について説明する。この使用方法では、赤外線
発生装置８ａと赤外線検出器８ｂとの組合せによりシリ
コンウェハ１を通過する赤外線９の吸収量を測定する。
この方法により、シリコンウェハ１の外周部を走査して
外周部のそれぞれの位置における赤外線吸収量を測定す
る。不純物領域２においては、それ以外の部分に比し
て、含有される不純物による赤外線吸収があるため、赤
外線吸収量が大きくなる。たとえば、赤外線の波長が１
００００Å以上のものを使用すると、不純物領域の抵抗
率が０．５Ωｃｍ以下であれば、吸収係数は０．４以上
を示す。この赤外線吸収量が大きくなる点を検出するこ
とにより、不純物領域２の位置を検出する。これによ
り、シリコンウェハ１の結晶方位を容易に特定すること
ができる。この結晶方位の特定は、いずれの工程で行な
ってもよい。

【００５１】図３は、図１に示した実施の形態１の半導
体基板の他の使用方法を説明するための概念図である。
図３を参照して、この他の使用方法は、シリコンウェハ
１に含まれる不純物とは導電形式が異なる不純物を含む
領域２を有するシリコンウェハ１に適用することができ
る。非接触のＰＮ判定装置４０で発生させた光パルス４
２を用いてシリコンウェハ１の外周部を走査する。光パ
ルス４２の走査によってシリコンウェハ１で発生した光
起電力を静電結合を利用して非接触で検出器４１によっ
て検出する。シリコン基板１の不純物の導電形式の違い
によって、発生する光起電力の極性が異なる。従って、
不純物を含む領域２とそれ以外のシリコンウェハ１とに
おいてそれぞれ発生する光起電力の極性が異なる。これ
を検出器４１で検出することによって不純物を含む領域
の存在位置が特定され、これを基準として結晶方位を特
定することができる。なお、結晶方位の検出はいずれの
工程で行なってもよい。

【００５２】図４ないし図７は、図１に示した実施の形
態１の半導体基板の第１の製造プロセスを説明するため
の斜視図である。図４から図７を参照して、次に実施の
形態１の半導体基板の製造プロセスについて説明する。

【００５３】従来と同様に、図４に示すようにフローテ
ィングゾーン法（ＦＺ法）またはチョクラルスキー引上
法（ＣＺ法）によって製造された単結晶シリコンインゴ
ットを加工して円柱状単結晶シリコン３を形成する。円
柱状単結晶シリコン３の結晶方位をＸ線回折法で特定し
た後、結晶方位に対応する外周部に円柱軸と平行にスリ
ット状にイオン注入法によって不純物を注入する。不純
物としてはリン、ホウ素、砒素、アンチモンまたは酸素
を用いる。たとえば、ホウ素を用いてイオン注入量１×
１０¹⁵ａｔｏｍｓ／ｃｍ² 以上で注入イオンエネルギ５
００ＫｅＶとすることによって不純物の注入を行なう。

【００５４】次に、図６に示されたように、注入された
不純物を熱処理により単結晶シリコン３の内部に拡散さ
せることによって、不純物拡散領域５を形成する。この
ように不純物を拡散させることにより、不純物の存在す
る範囲が広がり、その結果、後の不純物領域の検出を容
易に行なうことができる。その後、不純物拡散領域５を
有する円柱状単結晶シリコン３は、従来と同様、図７に
示すように、所定の厚さに切断され、その後、研磨等の
工程を経てシリコンウェハ１となる。これにより、円形
状のシリコンウェハ１の表面に不純物領域２が形成され
た構造を有する実施の形態１の半導体基板が完成され
る。

【００５５】図８ないし図１１は、図１に示した実施の
形態１の半導体基板の第２の製造プロセスを説明するた
めの斜視図である。図８ないし図１１を参照して、次に
実施の形態１の半導体基板の第２の製造プロセスについ
て説明する。従来と同様に、図８に示すようにＦＺ法ま
たはＣＺ法によって製造された単結晶シリコンインゴッ
トを加工して円柱状単結晶シリコン３とする。

【００５６】円柱状単結晶シリコン３の結晶方位をＸ線
回折法で特定した後、結晶方位に対応する外周部に円柱
軸と平行に不純物を含むシリコン棒６を接触させる。そ
の後熱処理によってシリコン棒６内の不純物をシリコン
単結晶３の中に拡散させることにより、図１０のように
不純物が拡散した不純物拡散領域５を形成する。なお、
用いる不純物としては、リン、ホウ素、砒素、アンチモ
ンまたは酸素が挙げられ、それらを含む半導体棒として
はシリコン棒６の他二酸化ケイ素棒を用いてもよい。

【００５７】次に、図１１に示すように、不純物拡散領
域５を有する円柱状単結晶シリコン３を、従来と同様、
所定の厚さに切断した後、研磨等の工程を経てシリコン
ウェハ１となる。これにより、円形状のシリコンウェハ
１の表面に不純物領域が形成された構造を有する実施の
形態１の半導体基板が完成される。

【００５８】図１２ないし図１５は、図１に示した実施
の形態１の半導体基板の第３の製造プロセスを説明する
ための斜視図である。図１２ないし図１５を参照して、
次に実施の形態１の半導体基板の第３の製造プロセスに
ついて説明する。

【００５９】まず、図１２に示すように、ＦＺ法または
ＣＺ法によって製造された単結晶シリコンインゴットを
加工して円柱状単結晶シリコン３を形成する。円柱状単
結晶シリコン３の結晶方位をＸ線回折法で特定した後、
図１３に示すように結晶方位に対応する円柱の外周部に
円柱軸と平行に溝７ａを形成する。

【００６０】次に、図１４に示すように、不純物を含む
シリコン融液を溝７ａに流し込み、固化させることで不
純物領域７を形成する。この後、図１５に示すように、
円柱状単結晶シリコン３を所定の厚さに切断した後、研
磨等の工程を経てシリコンウェハ１となる。これにより
円形状のシリコンウェハ１の主表面に不純物領域２が形
成された構造を有する実施の形態１の半導体基板が完成
される。

【００６１】（実施の形態２）図１６は本発明の実施の
形態２による半導体基板を示した斜視図である。図１６
を参照して、この実施の形態２の半導体基板では、シリ
コンウェハ１の外周部分にシリコンウェハ１の結晶方位
を特定するための検出可能なマーク１５が形成されてい
る。マーク１５（１５ａ，１５ｂ）はシリコンウェハ１
の表面の一部を構成しており、図１７または図１８で示
されるような所定の表面形状を有する。この実施の形態
２では、上記した実施の形態１と同様、図７３と図７９
に示したオリエンテーションフラットやノッチを有する
従来の半導体基板と異なり、シリコンウェハ１の外周部
が全体にわたり円形状を有している。このため、従来品
で問題とされた有効面積の減少、機械的強度の低下、レ
ジストの不均一化および異物の発生といった問題が生じ
ない。

【００６２】図１９ないし図２３は、図１６に示した実
施の形態２の半導体基板の第１の製造プロセスを説明す
るための断面図である。図１９ないし図２３を参照し
て、次に実施の形態２の半導体基板の第１の製造プロセ
スについて説明する。

【００６３】図２０に示すようにＦＺ法またはＣＺ法に
よって製造された単結晶シリコンインゴットを加工して
円柱状単結晶シリコン３とする。円柱状単結晶シリコン
３の結晶方位をＸ線回折法で特定した後、図２１に示す
ように結晶方位に対応する円柱の外周部に円柱軸と平行
に検出可能な塗付物、たとえばインク、塗料、磁性粉な
どによって印を付する。印を付された円柱状単結晶シリ
コン３は印１６を付されたまま図２２のように切断され
る。

【００６４】その後、図２３に示すように印１６に基づ
いてシリコンウェハ１の結晶方位を示す位置に、後工程
における処理を受けても消去されない印１５をレーザ光
線による溶融法、切削等の機械的方法またはエッチング
等の化学的方法によって付する。このようにして、図１
９に示す実施の形態２の半導体基板が完成される。

【００６５】図２４ないし図２８は、図１６に示した実
施の形態２の半導体基板の第２の製造プロセスを説明す
るための断面図である。図２４ないし図２８を参照し
て、次に実施の形態２の半導体基板の第２の製造プロセ
スについて説明する。

【００６６】まず、図２５に示すように、ＦＺ法または
ＣＺ法によって製造された単結晶シリコンインゴットを
加工して円柱状単結晶シリコン３とする。円柱状単結晶
シリコン３の結晶方位をＸ線回折法で特定した後、図２
６に示すように後の切断工程におけるウェハの破損を防
止するためのスライス台１７を結晶方位を示す位置に取
付ける。このスライス台１７は炭素材料またはセラミッ
ク等の構造材料からなる。また、スライス台１７の円柱
状単結晶シリコン３への取付けは、両者を接着剤により
接着することにより、行なわれる。

【００６７】その後、図２７に示すようにスライス台１
７が取付けられた円柱状単結晶シリコン３は、スライス
台１７が取付けられた状態でスライス台１７とともに所
定の厚さに切断される。最後に、図２８に示すように切
断されたスライス台１７に基づいてシリコンウェハの結
晶方位を示す位置に、後工程における処理を受けても消
去されない印１５を、レーザ光線による溶融、切削等の
機械的方法またはエッチング等の化学的方法によって付
する。以上のようにして、図２４に示す実施の形態２の
半導体基板が完成される。

【００６８】（実施の形態３）図２９は本発明の実施の
形態３による半導体基板を示した斜視図である。図２９
を参照して、この実施の形態３の半導体基板では、シリ
コンウェハ１の外周部分に結晶方位を検出するためのシ
リコン酸化物４５が形成されている。シリコン酸化物４
５はシリコンウェハ１の内部に入り込むように形成され
ている。この実施の形態３では、上記した実施の形態１
および２と同様、図７３や図７９に示したオリエンテー
ションフラットやノッチを有する従来の半導体基板と異
なり、シリコンウェハ１の外周部が全体にわたり円形状
を有している。このため、従来品で問題とされた有効面
積の減少、機械的強度の低下、レジスト膜の不均一化お
よび異物の発生といった問題が生じない。また、実施の
形態３では、シリコンと酸素以外の原子が標識部分に存
在しないので、実施の形態１と比較して不純物によるシ
リコンウェハの汚染が生じにくいという特有の効果を奏
する。

【００６９】図３０ないし図３２は、図２９に示した実
施の形態３の半導体基板の製造プロセスを説明するため
の斜視図である。図３０ないし図３２を参照して、次に
実施の形態３の半導体基板の製造プロセスについて説明
する。

【００７０】図３０に示すように、ＦＺ法またはＣＺ法
により製造された単結晶シリコンインゴットを加工して
円柱状単結晶シリコン３を形成する。円柱状単結晶シリ
コン３の結晶方位をＸ線回折法で特定する。その後、図
３１に示すように結晶方位に対応する円柱の外周部に、
円柱軸と平行にレーザ光線等を走査することによってシ
リコン酸化物４８を形成する。このシリコン酸化物４８
は円柱状単結晶シリコン３の内部に入り込むように形成
される。シリコン酸化物４８が形成された円柱状単結晶
シリコン３は図３２のように切断される。このようにし
て、図２９に示す実施の形態３の半導体基板が完成され
る。

【００７１】（実施の形態４）図３３は本発明の実施の
形態４による半導体基板を示した斜視図である。図３３
を参照して、この実施の形態４の半導体基板では、シリ
コンウェハ１の外周部分の側表面上に結晶方位を検出す
るための窒化膜、ポリシリコン膜またはメタル系シリサ
イド等からなる膜５０が形成されている。膜５０はシリ
コンウェハ１の外周部側表面に密着するように形成され
ている。この実施の形態４では、上記した実施の形態１
などと同様、図７３や図７９に示したオリエンテーショ
ンフラットやノッチを有する従来の半導体基板と異な
り、シリコンウェハ１の外周部が全体にわたり円形状を
有している。このため、従来品で問題とされた有効面積
の減少、機械的強度の低下、レジスト膜の不均一化およ
び異物の発生といった問題が生じない。

【００７２】図３４ないし図３６は、図３３に示した実
施の形態４の半導体基板の製造プロセスを説明するため
の斜視図である。図３４ないし図３６を参照して、次に
実施の形態４の半導体基板の製造プロセスについて説明
する。

【００７３】図３４に示すように、ＦＺ法またはＣＺ法
によって製造された単結晶シリコンインゴットを加工し
て円柱状単結晶シリコン３を形成する。円柱状単結晶シ
リコン３の結晶方位をＸ線回折法で特定する。その後、
図３５に示すように結晶方位に対応する円柱の外周部側
表面上に円柱軸と平行に光を走査して光ＣＶＤによって
窒化膜、ポリシリコン膜、メタル系シリサイド膜などの
膜５２を形成する。光ＣＶＤについては、たとえばApp
l.Phys.Lett.43(8)15 Oct.1983 pp774 〜776 に詳しく
開示されている。膜５２が形成された円柱状単結晶シリ
コン３は図３６のように切断される。このようにして、
図３３に示す実施の形態４の半導体基板が完成される。

【００７４】（実施の形態５）図３７は本発明の実施の
形態５による半導体基板を示した斜視図である。図３７
を参照して、この実施の形態５の半導体基板では、シリ
コンウェハ１の外周部分に結晶方位を検出するための磁
性体領域６０が形成されている。磁性体領域６０はシリ
コンウェハ１に埋込まれるように形成されている。磁性
体領域６０はたとえばＣｏ，ＮｉまたはＴｉなどからな
る。この実施の形態５では、上記した実施の形態１など
と同様、図７３や図７９に示したオリエンテーションフ
ラットやノッチを有する従来の半導体基板と異なり、シ
リコンウェハ１の外周部が全体にわたり円形状を有して
いる。このため、従来品で問題とされた有効面積の減
少、機械的強度の低下、レジスト膜の不均一化および異
物の発生といった問題が生じない。また、実施の形態５
では、磁性体を標識としているため、その標識の検出が
磁気的に非接触で容易に行なうことができるという特有
の効果を奏する。

【００７５】図３８ないし図４１は、図３７に示した実
施の形態５の半導体基板の製造プロセスを説明するため
の斜視図である。図３８ないし図４１を参照して、次に
実施の形態５の半導体基板の製造プロセスについて説明
する。

【００７６】まず、図３８に示すように、ＦＺ法または
ＣＺ法によって製造された単結晶シリコンインゴットを
加工して円柱状単結晶シリコン３とする。円柱状単結晶
シリコン３の結晶方位をＸ線回折法で特定する。その
後、図３９に示すように結晶方位に対応する円柱の外周
部に円柱軸と平行に溝６１を形成する。図４０に示すよ
うに、この溝６１に磁性体６２を堆積する。溝６１が磁
性体により埋込まれた円柱状単結晶シリコン３は図４１
に示すように切断される。このようにして、図３７に示
す実施の形態５の半導体基板が完成される。

【００７７】（実施の形態６）図４２は本発明の実施の
形態６による半導体基板を示した斜視図である。図４２
を参照して、この実施の形態６の半導体基板では、シリ
コンウェハ１の外周部分に結晶方位を検出するための磁
性体領域６５が形成されている。磁性体領域６５はシリ
コンウェハ１に埋込まれるように形成されている。磁性
体領域６５はたとえばＣｏ，ＮｉまたはＴｉなどからな
る。この実施の形態６では、上記した実施の形態１など
と同様、図７３や図７９に示したオリエンテーションフ
ラットやノッチを有する従来の半導体基板と異なり、シ
リコンウェハ１の外周部が全体にわたり円形状を有して
いる。このため、従来品で問題とされた有効面積の減
少、機械的強度の低下、レジスト膜の不均一化および異
物の発生といった問題が生じない。また、実施の形態５
では、磁性体を標識としているため、その標識の検出が
磁気的に非接触で容易に行なうことができるという特有
の効果を奏する。

【００７８】図４３ないし図４５は、図４２に示した実
施の形態６の半導体基板の製造プロセスを説明するため
の斜視図である。図４３ないし図４５を参照して、次に
実施の形態６の半導体基板の製造プロセスについて説明
する。

【００７９】まず、図４３に示すように、ＦＺ法または
ＣＺ法によって製造された単結晶シリコンインゴットを
加工して円柱状単結晶シリコン３とする。円柱状単結晶
シリコン３の結晶方位をＸ線回折法で特定する。その
後、図４４に示すように結晶方位に対応する円柱の外周
部に円柱軸と平行に磁性体６６を注入する。その後、円
柱状単結晶シリコン３は図４５に示すように切断され
る。このようにして、図４２に示す実施の形態６の半導
体基板が完成される。

【００８０】（実施の形態７）図４６は、本発明の実施
の形態７による半導体基板を示した平面図であり、図４
７は図４６に示した半導体基板の側面図である。図４６
と図４７を参照して、この実施の形態３の半導体基板で
は、外周部が全体にわたって円形状を有する第１のシリ
コンウェハ１と、オリエンテーションフラットを有する
第２のシリコンウェハ１８とが貼り合されている。これ
により、オリエンテーションフラットを有する第２のシ
リコンウェハ１８が円形状を有する第１のシリコンウェ
ハ１によって補強される。これにより、図７３に示した
従来のオリエンテーションフラットを有する半導体基板
に比べて、機械的強度を向上させることができる。

【００８１】図４８ないし図５１は、図４６および図４
７に示した実施の形態７の半導体基板の製造プロセスを
説明するための図である。図４８ないし図５１を参照し
て、次に実施の形態７の半導体基板の製造プロセスにつ
いて説明する。

【００８２】まず、図４８に示されるようなオリエンテ
ーションフラットを有する第２のシリコンウェハと、図
４９に示されるような、外周部が全体にわたって円形状
を有する第１のシリコンウェハ１とを別個に形成する。
図４８に示される第２のシリコンウェハ１８のオリエン
テーションフラットは、Ｘ線回折法により特定された結
晶方位を示すために所定の位置に形成されている。

【００８３】これら第２のシリコンウェハ１８と第１の
シリコンウェハ１を貼り合せることで、図５０と図５１
に示される構造の半導体基板を得る。その後、第２のシ
リコンウェハ１８を所望の厚さに加工することによっ
て、図４６と図４７に示す実施の形態７の半導体基板が
完成される。

【００８４】（実施の形態８）図５２および図５３はそ
れぞれ本発明の実施の形態８による半導体基板を示した
平面図および側面図である。図５２と図５３を参照し
て、この実施の形態８の半導体基板では、外周部が全体
にわたって円形状を有する第１のシリコンウェハ１と、
ノッチを有する第２のシリコンウェハ１９とが貼り合さ
れている。この実施の形態８の半導体基板では、機械的
強度の低いノッチを有する第２のシリコンウェハ１９を
全体にわたって円形状の第１のシリコンウェハ１によっ
て補強することによって図７３と図７９に示したオリエ
ンテーションフラットやノッチを有する従来の半導体基
板に比べて機械的強度を向上させることができる。

【００８５】図５４ないし図５７は図５２および図５３
に示した実施の形態８の半導体基板の製造プロセスを説
明するための図である。図５４ないし図５７を参照し
て、次に実施の形態８の半導体基板の製造プロセスにつ
いて説明する。

【００８６】まず、図５４に示されるようなノッチを有
する第２のシリコンウェハ１９と、図５５に示されるよ
うな外周部が全体にわたって円形状を有する第１のシリ
コンウェハ１とを別個に形成する。図５４に示した第２
のシリコンウェハのノッチは、Ｘ線回折法により結晶方
位を特定して所定の位置に付されている。これら第２の
シリコンウェハ１９と第１のシリコンウェハ１を貼り合
せることで、図５６と図５７に示される構造の半導体基
板を得ることができる。その後、第２のシリコンウェハ
１９を所望の厚さに加工することで、図５２と図５３に
示す実施の形態８の半導体基板が完成される。

【００８７】（実施の形態９）図５８ないし図６１は、
本発明の実施の形態９による半導体基板の使用方法を説
明するための概念図である。図５８ないし図６１を参照
して、次に実施の形態９による半導体基板の使用方法に
ついて説明する。図５８と図５９はそれぞれエピタキシ
ャル成長したシリコン基板の側面図と平面図である。シ
リコン基板１の表面上にはエピタキシャル成長層１０が
形成されている。エピタキシャル成長層１０とシリコン
基板１とによって、エピタキシャル成長基板１１が構成
されている。シリコン基板１にシリコンをエピタキシャ
ル成長させると、結晶面（１１０）と平行な方向にシリ
コン基板１の主表面に対して垂直な段差１２が形成され
る。

【００８８】したがって、この段差１２は、結晶方位と
一定の関係を持った方向に形成されるので、この段差１
２の方向を検出することによって、結晶方位を特定する
ことができる。すなわち、図６０に示すように、この段
差１２によって反射される光線、たとえばレーザ光線１
３をこの段差１２に入射させる。

【００８９】そして、そのレーザ光線１３の反射する方
向を検出することによって、段差１２の方向を知ること
ができ、このことから結晶方位を特定することができ
る。結晶方位を特定した後、そのまま使用してもよい
し、後の工程における結晶方位の特定が容易に行なえる
ように図６１に示すようにエピタキシャル成長層１０の
主表面の結晶方位を示す特定の位置にマーク１５を付し
てもよい。

【００９０】（実施の形態１０）図６２ないし図６４
は、本発明の実施の形態１０による半導体基板の使用方
法を説明するための概念図である。図６２ないし図６４
を参照して、次に実施の形態１０の半導体基板の使用方
法について説明する。図６２は、エピタキシャル成長し
たシリコン基板の結晶方位を特定する方法を説明するた
めの概念図である。なお、図６２の検出部分Ａの拡大図
を図６３に示す。図６３に示すようにエピタキシャル成
長したシリコン基板１０の表面には、結晶方位に特有な
規則正しい、通称ではステップアンドテラスと呼ばれる
凹凸が形成される。この凹凸の方向を探針走査型顕微鏡
（たとえば原子間力顕微鏡）１４で検出することによ
り、エピタキシャル成長したシリコン基板１０の結晶方
位を特定することができる。結晶方位を特定した後、そ
のまま使用してもよいし、後の工程における結晶方位の
特定が容易に行なえるように図６４のようにシリコン基
板１０の表面の結晶方位を示す特定の位置にマーク１５
を付してもよい。

【００９１】（実施の形態１１）図６５は、本発明の実
施の形態１１による半導体基板の使用方法を説明するた
めの概念図である。図６５を参照して、次に実施の形態
１１による半導体基板の使用方法について説明する。こ
の実施の形態１１の半導体基板では、シリコンウェハ１
の外周部分に結晶方位を検出するための酸化物からなる
膜７４が形成されている。入射角中で楕円偏光した光を
照射する装置７０、たとえばＨｅ−Ｎｅレーザ照射装置
から照射された光を光学系フィルター７１を通してある
一定方向に楕円偏光した光をシリコンウェハ１の所定領
域に照射する。その反射光は、平面偏光でありそれを検
出する光学系フィルター７２を通し、検出増幅器７３、
たとえば高感度フォトダイオードで検出する。検出され
た光はシリコンウェハの酸化物領域７４にて反射された
場合と、酸化物領域以外の領域にて反射された場合では
その屈折率が異なる。シリコンウェハ１をその主表面の
中心を軸として回転させながら、この屈折率の相違を偏
光解析法を用いて検出することによって、結晶方位を検
出するための酸化物からなる膜７４の位置を検出する。

【００９２】このことによって、シリコンウェハ１の結
晶方位を特定する。検出増幅器７３で検出するのは、光
強度であってもよい。この場合は、酸化物領域７４とそ
れ以外の部分では、光の反射率が異なることを利用する
ものである。また、結晶方位を検出するための標識７４
は、シリコンウェハ１と光の屈折率または光の反射率が
異なるものであれば本方法は適用可能であり、前述の酸
化物に限らず、窒化物、メタル系シリサイド等によって
形成されたものであってもよい。

【００９３】さらに、シリコンウェハ１の側面部に検出
標識７４が形成されている場合は、図６６のようにシリ
コンウェハの側面方向から光を入射させることで本方法
は適用できる。図６６における各構成機器などは図６５
におけるものと同一であり、付けられた番号が図６５と
同一のものは図６５と同一の機能を有する。

【００９４】（実施の形態１２）図６７は、本発明の実
施の形態１２による半導体基板の使用方法を説明するた
めの概念図である。図６７を参照して、次に実施の形態
１２による半導体基板の使用方法について説明する。こ
の実施の形態１２の半導体基板には、シリコンウェハ１
の外周部分に結晶方位を検出するための酸化物領域８４
が形成されている。図６７に示すようにシリコンウェハ
１を台８０に装着する。台８０はシリコンウェハ１と一
方の電極８１とを電気的に接続するように作用する。他
方の電極８２はシリコンウェハ１の周辺の所定領域に接
触させる。これによって、電気抵抗測定装置８３によっ
てシリコンウェハ１の電気抵抗を測定することができ
る。この状態で、シリコンウェハ１をその主表面の中心
を軸に回転させ、シリコンウェハの周辺部の電気抵抗を
測定する。このとき、結晶方位を検出するための酸化物
領域８４が電極と接触すると、酸化物は絶縁物であるた
め電気抵抗の測定値が大きく増加する。すなわち、シリ
コン基板では約数十Ω・ｃｍであるのに対し、酸化物で
は無限大を示す。この電気抵抗の測定値の変化を検出す
ることで酸化物領域の位置を容易に特定することができ
る。これによって、シリコンウェハの結晶方位を特定す
ることができる。

【００９５】なお、シリコンウェハの外周部分に形成さ
れる結晶方位を検出するための領域は、シリコンウェハ
と電気抵抗率が異なったものであればよく、たとえば窒
化物、ポリシリコン、シリサイドなどであっても本方法
は適用できる。これらの場合、それぞれが示す電気抵抗
率は、窒化膜の場合は酸化膜と同様に無限大を示す。ポ
リシリコンはドーピング条件（不純物注入条件）を選択
することで、検出の容易さを考慮してシリコン基板とは
十分に異なる電気抵抗率、たとえばシリコン基板の電気
抵抗率の１００分の１以下または１００倍以上を示すよ
うにする。また、シリサイドの場合は、０．０１Ω・ｃ
ｍ以下を示す。以上のように、窒化膜などを用いても、
シリコン基板の電気抵抗率である数十Ω・ｃｍ程度とは
十分異なっているので、前記の酸化物を用いたときと同
様に膜の位置を特定することによって、シリコンウェハ
の結晶方位を特定することができる。

【００９６】さらに、図６８のように電極を配置してシ
リコンウェハの外周部分の２点間の電気抵抗を測定する
ようにしても前記の実施例と同様に酸化物などの領域が
存在する位置を特定することができる。

【００９７】（実施の形態１３）図６９は、本発明の実
施の形態１３による半導体基板の使用方法を説明するた
めの概念図である。図６９を参照して、次に実施の形態
１３による半導体基板の使用方法について説明する。こ
の実施の形態１３の半導体基板にはシリコンウェハ１の
外周部分に結晶方位を検出するための標識９６が形成さ
れている。標識９６はシリコンウェハ１と導電率が異な
ったものであればよく、たとえば、酸化物、窒化物また
はメタル系シリサイドなどであってもよい。

【００９８】この検出装置では、フェライト９０の周り
にコイル９１を巻き、端子９３と９４の間に容量要素９
５を置く。この状態で高周波定電流源９２により高周波
を発生させ、シリコンウェハ１の周辺領域にフェライト
９０を接触させずに図のように配置する。この状態で
は、誘導結合によってシリコンウェハ１の周辺部に渦電
流が発生する。

【００９９】すなわち、高周波回路と結合させて誘電結
合によってシリコンウェハ１内に渦電流を発生させ、発
生した渦電流がジュール熱となって失われる。高周波電
力のシリコンウェハ１内での渦電流（ジュール熱）によ
る吸収と、導電率とが正の相関を持つことを利用して、
非接触でシリコンウェハ１と標識９６との導電率の差を
検出する方法である。

【０１００】シリコンウェハ１をその主表面の中心を軸
に回転させながら、端子９３と９４の間の電圧を測定す
る。結晶方位を検出するための標識部分９６とその他の
部分では導電率が異なるため、標識９６がフェライト９
０の部分に達すると測定電圧が変化する。この変化を検
出することで、標識９６の位置を特定し、これによって
シリコンウェハ１の結晶方位を特定する。

【０１０１】（実施の形態１４）図７０は、本発明の実
施の形態１４による半導体基板の使用方法を説明するた
めの概念図である。図７０を参照して、次に実施の形態
１４による半導体基板の使用方法について説明する。こ
の実施の形態１４の半導体基板には、シリコンウェハ１
の外周部分に結晶方位を検出するための酸化物領域２０
４が形成されている。図７０に示すように、シリコンウ
ェハ１を台２０１に装着する。台２０１はシリコンウェ
ハ１と静電容量測定器２０３の一方の電極とを電気的に
接続している。また、静電容量測定器２０３のもう一方
の電極は、シリコンウェハ１の主表面と平行して設けら
れた電極２０２と電気的に接続されている。これによっ
て、シリコンウェハと電極２０２とで構成される静電容
量を測定することができる。ここで、かかる電容量は、
静電容量が形成される両電極間に存在する物質の誘電率
と比例関係を持つ。したがって、シリコンウェハ１をそ
の主表面の中心を軸として回転させれば、酸化膜領域２
０４とそれ以外の部分において誘電率が異なるため、静
電容量の変化が検出される。この静電容量が変化するシ
リコンウェハの位置を検出することで、酸化膜領域２０
２の存在する位置を特定し、結晶方位を決定することが
できる。

【０１０２】なお、シリコンウェハの外周部分に形成さ
れる結晶方位を検出するための領域は、シリコンウェハ
と誘電率が異なったものであればよく、たとえば窒化物
などであっても本方法は適用できる。

【０１０３】（実施の形態１５）図７１は、本発明の実
施の形態１５による半導体基板の使用方法を説明するた
めの概念図である。図７１を参照して、次に実施の形態
１５による半導体基板の使用方法について説明する。こ
の実施の形態１５の半導体基板１には、シリコンウェハ
１の外周部分に、結晶方位を検出するための磁性体から
なる領域２１２が形成されている。磁性体はＣｏ，Ｎｉ
およびＴｉなどが使用できる。単色の直線偏向光を発射
するレーザ発振装置２１０によって、単色光レーザ２１
３をシリコンウェハ１に照射して、その透過光を検出装
置２１１で検出する。この方法の詳細を図７２に示す。
図７２を参照して、レーザ発振装置２１０によって発射
された単色光レーザ２１３は、透過する物質すなわち、
シリコンウェハ１の磁場の強さに応じて偏向面が光の進
行方向に対して右回りに回転する。この効果をファラデ
ー効果といい、偏向面の回転角αは、透過する物体の磁
場の強さＨ［Ａ／ｍ］の中をｌ［ｍ］進行すると、Ｈと
ｌとＶの積になる。ここで、Ｖはその物質のベルデの定
数と呼ばれる物質により異なる比例定数である。したが
って、この偏向面の回転角αの変化を検出装置２１１で
検出することによって、単色光レーザ２１３が磁性体領
域２１２を透過しているか、それ以外の部分を透過して
いるかを容易に知ることができる。これによって、磁性
体領域２１２の位置を検出することにより、シリコンウ
ェハ１の結晶方位を特定することができる。

【０１０４】また、上述のファラデー効果は透過光の偏
向面の回転を検出するが、同様な方法として、反射光の
偏向面の回転現象（カー効果）を検出することで、磁性
体領域２１２の位置を検出して結晶方位を特定してもよ
い。

【０１０５】（実施の形態１６）図７３は、本発明の実
施の形態１６による半導体基板を示した平面図である。
図７３を参照して、この実施の形態１６では、シリコン
ウェハ３０１の裏表面の所定領域に、シリコンウェハの
面方位を特定するための凹部３０２が形成されている。
この凹部３０２は、シリコンウェハ３０１の厚み方向に
向かって四角錐型を有しており、その凹部３０２の側面
が（１１１）面を有している。

【０１０６】図７４は、図７３に示したシリコンウェハ
３０１の第１の製造プロセスを説明するための概念図で
ある。図７４を参照して、この第１の製造プロセスで
は、シリコンウェハ３０１の裏面の所定の位置に液体噴
射装置３０３からＫＯＨ液３０４を噴射させてエッチン
グ加工を行なう。これにより、側面３０５が（１１１）
面を有する四角錐型の凹部３０２（図７３および図７４
参照）が形成される。

【０１０７】図７５〜図７９は、図７３に示したシリコ
ンウェハ３０１の第２の製造方法を説明するための概念
図である。この第２の製造方法では、まず図７５に示す
ように、シリコンウェハ３０１を研磨する前にシリコン
ウェハ３０１の裏面および側面に、ＳｉＯ₂やＳｉ₃Ｎ
₄Ａｕなどの非アルカリエッチ材料からなる保護膜３０
７を塗布する。この後図７６に示すように、シリコンウ
ェハ３０１裏面の所定領域に位置する保護膜３０７を写
真製版技術などを用いて除去することによって、開口部
３０７ａを形成する。そして、図７７に示すように、開
口部３０７ａが形成されたシリコンウェハ３０１を、Ｋ
ＯＨ液３５０内に浸漬する。これにより、開口部３０７
ａに位置するシリコンウェハ３０１の表面がエッチング
される。その結果、図７８に示されるような四角錐状の
凹部３０２が形成される。凹部３０２の側面３０５は、
（１１１）の面方位を有する。この後、保護膜３０７を
フッ酸などで除去することによって図７９に示されるよ
うな半導体ウェハ３０２が得られる。

【０１０８】図８０〜図８４は、図７３に示したシリコ
ンウェハ３０１の第３の製造方法を説明するための概略
図である。この第３の製造方法では、図８０に示すよう
に、シリコンウェハ３０１の表面全体を覆うように保護
膜３０７を形成する。この保護膜３０７は、上記した第
２の製造方法と同様、シリコンウェハ３０１の全面にＳ
ｉＯ₂やＳｉ₃Ｎ₄Ａｕなどの非アルカリエッチ材料を
塗布することによって形成する。この後、シリコンウェ
ハ３０１の裏面の所定領域に位置する保護膜３０７を写
真製版技術などを用いて除去することによって開口部３
０７ａを形成する。

【０１０９】この後図８２に示すように、シリコンウェ
ハ３０１をＫＯＨ液３５０内に浸漬してエッチング加工
を行なう。これにより、図８３に示されるような（１１
１）の面方位を有する側面３０５を備えた凹部３０２が
形成される。この後、保護膜３０７をフッ酸などを用い
て除去することによって図８４に示されるような形状が
得られる。なお、図７５に示した第２の製造プロセスの
工程では保護膜３０７はシリコンウェハ３０１の裏面と
側面に形成するのに対して、第３の製造方法における図
８０に示したプロセスではシリコンウェハ３０１の全面
を覆うように保護膜３０７を形成する。したがって、第
２の製造プロセスのほうが第３の製造プロセスよりも簡
略化されている。

【０１１０】図８５は、上記第１〜第３の製造プロセス
によって形成した図７３に示されるような半導体基板の
面方位を検出する方法を説明するための概略図である。
図８５を参照して、その側面が（１１１）の面方位を有
する四角錐型の凹部３０２において、（１１１）面はシ
リコンウェハ３０１の裏表面３０１ａの（１００）面に
対して５４．７°の角度をなすことが知られている。こ
の場合において、レーザ発振器３０８から発射するレー
ザ光３０９は、シリコンウェハ３０１の裏表面３０１ａ
の法線３０１ｂに対して５４．７°傾けて凹部３０２の
側面３０５に照射する。そして、レーザ発振器３０８は
固定しながら、シリコンウェハ３０１を回転などするこ
とによって検出位置を移動させる。そして最も散乱光量
の多い箇所を検出器３１０で検出する。凹部３０２の側
面３０５の上面から見たときにレーザ光３０９が側面３
０５に直角に交わるときに最も散乱光量は多くなる。し
たがって、検出器１０で検出する散乱光量が最も多い位
置でシリコンウェハ３０１の移動を止めれば、（１１
１）面がレーザ発振器３０８の正面にきていることにな
る。このようにして、容易にシリコンウェハ３０１の面
方位を検出することができる。

【０１１１】なお、本発明は上記した実施例に限定され
るものでないことは言うまでもなく、さらに特許請求の
範囲と実質的に均等な範囲のものまで含む。

【０１１２】

【発明の効果】請求項１ないし９に記載の半導体基板に
よれば、外周部が全体にわたって円形状を有する半導体
ウェハの所定領域に半導体ウェハの結晶方位を検出する
ための被検出標識を形成することによって、オリエンテ
ーションフラット等の形態上の特徴を有さず、全体にわ
たって外周が円形状のまま半導体ウェハの結晶方位を容
易に検出することができ、オリエンテーションフラット
やノッチを有する従来の半導体基板で問題となった機械
的強度の低下、有効利用面積の減少およびレジスト膜の
不均一化等といった問題の発生を回避することができ
る。また、請求項２に記載の半導体基板のように、被検
出標識を半導体ウェハの外周部分に形成するように構成
すれば、上記の効果に加え半導体ウェハの結晶方位の検
出に際して生ずる誤差を著しく減少させることができ、
結晶方位に対して正確に半導体を製造することができ
る。

【０１１３】請求項１０に記載の半導体基板によれば、
外周部が全体にわたって円形状を有する第１の半導体ウ
ェハと、第１の半導体ウェハと貼り合せられ、その表面
の所定領域がその結晶方位を検出することができるよう
な形状に形成された第２の半導体ウェハを備えているこ
とによって、第２の半導体ウェハの結晶方位を容易に検
出することができ、オリエンテーションフラット等を有
する従来の半導体基板で問題となった機械的強度の低下
の発生を回避することができる。

【０１１４】請求項１１ないし１４に記載の半導体基板
の製造方法によれば、単結晶半導体を円柱状に加工し、
単結晶半導体の結晶方位を検出し、単結晶半導体の所定
領域に不純物を導入することにより結晶方位を示す不純
物領域を形成し、単結晶半導体を加工し、複数の半導体
ウェハを形成することにより、外周部が全体にわたって
円形状を有する半導体ウェハの所定領域にその半導体ウ
ェハの結晶方位を検出するための不純物領域が形成され
た半導体基板が容易に形成されるので、従来のオリエン
テーションフラットやノッチが形成された半導体基板で
問題となった機械的強度の低下、有効利用面積の減少お
よびレジスト膜の不均一化等といった問題の発生を回避
することが可能な半導体基板を容易に製造することがで
きる。

【０１１５】請求項１５および１６に記載の半導体基板
の製造方法によれば、単結晶半導体を円柱状に加工し、
単結晶半導体の結晶方位を検出し、単結晶半導体の所定
領域を化学反応によって別の物質とすることによって、
結晶方位を示す異種物質領域を形成し、単結晶半導体を
加工し、複数の半導体ウェハを形成することにより、外
周部が全体にわたって円形状を有する半導体ウェハの所
定領域にその半導体ウェハの結晶方位を検出するための
異種物質領域が形成された半導体基板が容易に製造され
るので、従来のオリエンテーションフラットやノッチを
有する半導体基板で問題となった機械的強度の低下、有
効利用面積の減少およびレジスト膜の不均一化などとい
った問題の発生を回避することが可能な半導体基板を容
易に製造することができる。

【０１１６】請求項１７および１８に記載の半導体基板
の製造方法によれば、単結晶半導体を円柱状に加工し、
単結晶半導体の結晶方位を検出し、単結晶半導体の外周
部の所定領域に結晶方位を特定するための膜を形成し、
単結晶半導体を加工し、複数の半導体ウェハを形成する
ことにより、外周部が全体にわたって円形状を有する半
導体ウェハの外周部側表面上に半導体ウェハの結晶方位
を検出するための膜が形成された半導体基板が容易に製
造されるので、従来のオリエンテーションフラットやノ
ッチを有する半導体基板で問題となった機械的強度の低
下、有効利用面積の減少およびレジスト膜の不均一化な
どといった問題の発生を回避することが可能な半導体基
板を容易に製造することができる。

【０１１７】請求項１９ないし２１に記載の半導体基板
の製造方法によれば、単結晶半導体を円柱状に加工し、
単結晶半導体の結晶方位を検出し、単結晶半導体の外周
部の所定領域に、結晶方位を示す第１の被検出標識を形
成し、単結晶半導体を加工することにより複数の半導体
ウェハを形成し、第１の被検出標識を基準として、半導
体ウェハの主表面の所定領域に結晶方位を示す第２の被
検出標識を形成することにより、外周部が全体にわたっ
て円形状を有する半導体ウェハであってその表面の所定
領域に形成され、半導体ウェハの結晶方位を検出するた
めの所定の表面形状を有する被検出標識を有する半導体
基板が容易に形成されるので従来のオリエンテーション
フラットやノッチを有する半導体基板で問題となった機
械的強度の低下、有効利用面積の減少およびレジスト膜
の不均一化等といった問題の発生を回避することが可能
な半導体基板を容易に製造することができる。また、請
求項２１に記載の半導体基板の製造方法のように、第１
の被検出標識を単結晶半導体を加工する際に、半導体ウ
ェハの破損を防止するために用いる部材とすれば、第１
の被検出標識を付するための工程を省略しながら、被検
出標識を有する半導体基板が容易に製造されるので、製
造工程における製造コストを削減しながら、被検出標識
を有する半導体基板を製造することができる。

【０１１８】請求項２２に記載の半導体基板の製造方法
によれば、外周部が全体にわたって円形状を有する第１
の半導体ウェハを形成し、外周部の一部がその結晶方位
を検出することができるような形状を有する第２の半導
体ウェハを形成し、第１の半導体ウェハと第２の半導体
ウェハとを貼り合せることにより、外周部が全体にわた
って円形状を有する第１の半導体ウェハと、第１の半導
体ウェハと貼り合せられ、その表面の所定領域がその結
晶方位を検出することができるような形状に形成された
第２の半導体ウェハを備えている半導体基板が容易に製
造されるので、オリエンテーションフラットまたはノッ
チを有する従来の半導体基板で問題となった機械的強度
の低下を回避することができる。

【０１１９】請求項２３に記載の半導体基板の使用方法
によれば、半導体ウェハの主表面上に、その上部表面に
その結晶方位に対応する段差部を有するエピタキシャル
層を成長させ、エピタキシャル層の段差部を用いてエピ
タキシャル層の結晶方位が特定されることにより、エピ
タキシャル層の成長が必要とされる半導体基板では特別
な工程を必要とせず、エピタキシャル層の結晶方位が容
易に特定されるので、半導体基板にその結晶方位を示す
印や形態上の特徴を付すことなく、結晶方位を容易に特
定することができる。

【０１２０】請求項２４に記載の半導体基板の使用方法
によれば、その結晶方位に対応する形状を有する凹凸を
含むエピタキシャル層を成長させ、凹凸の形状を検出
し、エピタキシャル層の結晶方位を特定することによ
り、エピタキシャル層の成長が必要とされる半導体基板
では特別な工程を必要とせず、エピタキシャル層の結晶
方位が容易に特定されるので、半導体基板にその結晶方
位を示す印や形態上の特徴を付すことなく、結晶方位を
容易に特定することができる。

【０１２１】請求項２５ないし３１に記載の半導体基板
の使用方法によれば、被検出標識が形成された半導体ウ
ェハの部分と、それ以外の半導体ウェハの部分との物理
的性質を異ならせ、その物理的性質の相違を利用して被
検出標識の存在位置が検出されるので、半導体ウェハの
結晶方位を検出するための被検出標識を有する半導体ウ
ェハの結晶方位を容易に特定することができる。

【０１２２】請求項３２ないし３６に記載の半導体基板
の製造方法によれば、外周部が全体にわたって円形状を
有する半導体ウェハの表面に（１１１）面を有する凹部
を形成することによって、機械的強度の低下を防止しな
がら容易に面方位の検出が可能な半導体基板の製造方法
を提供することができる。

【０１２３】請求項３７に記載の半導体基板の使用方法
によれば、半導体ウェハの表面に形成された（１１１）
面を有する凹部からの散乱光量の最も多い領域を検出し
て（１１１）面を特定することによって、容易に半導体
ウェハの面方位を特定することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による半導体基板を示
した斜視図である。

【図２】図１に示した実施の形態１の半導体基板の使
用方法を説明するための概念図である。

【図３】図１に示した実施の形態１の半導体基板の使
用方法を説明するための概念図である。

【図４】図１に示した実施の形態１の半導体基板の第
１の製造プロセスの第１工程を説明するための斜視図で
ある。

【図５】図１に示した実施の形態１の半導体基板の第
１の製造プロセスの第２工程を説明するための斜視図で
ある。

【図６】図１に示した実施の形態１の半導体基板の第
１の製造プロセスの第３工程を説明するための斜視図で
ある。

【図７】図１に示した実施の形態１の半導体基板の第
１の製造プロセスの第４工程を説明するための斜視図で
ある。

【図８】図１に示した実施の形態１の半導体基板の第
２の製造プロセスの第１工程を説明するための斜視図で
ある。

【図９】図１に示した実施の形態１の半導体基板の第
２の製造プロセスの第２工程を説明するための斜視図で
ある。

【図１０】図１に示した実施の形態１の半導体基板の
第２の製造プロセスの第３工程を説明するための斜視図
である。

【図１１】図１に示した実施の形態１の半導体基板の
第２の製造プロセスの第４工程を説明するための斜視図
である。

【図１２】図１に示した実施の形態１の半導体基板の
第３の製造プロセスの第１工程を説明するための斜視図
である。

【図１３】図１に示した実施の形態１の半導体基板の
第３の製造プロセスの第２工程を説明するための斜視図
である。

【図１４】図１に示した実施の形態１の半導体基板の
第３の製造プロセスの第３工程を説明するための斜視図
である。

【図１５】図１に示した実施の形態１の半導体基板の
第３の製造プロセスの第４工程を説明するための斜視図
である。

【図１６】本発明の実施の形態２による半導体基板を
示した斜視図である。

【図１７】図１６に示したＡ領域の拡大断面図であ
る。

【図１８】図１６に示したＡ領域の拡大断面図であ
る。

【図１９】図１６に示した実施の形態２による半導体
基板の第１の製造プロセスによる完成品を示した斜視図
である。

【図２０】図１６に示した実施の形態２の半導体基板
の第１の製造プロセスの第１工程を説明するための斜視
図である。

【図２１】図１６に示した実施の形態２の半導体基板
の第１の製造プロセスの第２工程を説明するための斜視
図である。

【図２２】図１６に示した実施の形態２の半導体基板
の第１の製造プロセスの第３工程を説明するための斜視
図である。

【図２３】図１６に示した実施の形態２の半導体基板
の第１の製造プロセスの第４工程を説明するための斜視
図である。

【図２４】図１６に示した実施の形態２による半導体
基板の第２の製造プロセスによる完成品を示した斜視図
である。

【図２５】図１６に示した実施の形態２の半導体ウェ
ハの第２の製造プロセスの第１工程を説明するための斜
視図である。

【図２６】図１６に示した実施の形態２の半導体ウェ
ハの第２の製造プロセスの第２工程を説明するための斜
視図である。

【図２７】図１６に示した実施の形態２の半導体ウェ
ハの第２の製造プロセスの第３工程を説明するための斜
視図である。

【図２８】図１６に示した実施の形態２の半導体ウェ
ハの第２の製造プロセスの第４工程を説明するための斜
視図である。

【図２９】本発明の実施の形態３による半導体基板を
示した斜視図である。

【図３０】図２９に示した実施の形態３の半導体基板
の製造プロセスの第１工程を説明するための斜視図であ
る。

【図３１】図２９に示した実施の形態３の半導体基板
の製造プロセスの第２工程を説明するための斜視図であ
る。

【図３２】図２９に示した実施の形態３の半導体基板
の製造プロセスの第３工程を説明するための斜視図であ
る。

【図３３】本発明の実施の形態４による半導体基板を
示した斜視図である。

【図３４】図３３に示した実施の形態４の半導体基板
の製造プロセスの第１工程を説明するための斜視図であ
る。

【図３５】図３３に示した実施の形態４の半導体基板
の製造プロセスの第２工程を説明するための斜視図であ
る。

【図３６】図３３に示した実施の形態４の半導体基板
の製造プロセスの第３工程を説明するための斜視図であ
る。

【図３７】本発明の実施の形態５による半導体基板を
示した斜視図である。

【図３８】図３７に示した実施の形態５の半導体基板
の製造プロセスの第１工程を説明するための斜視図であ
る。

【図３９】図３７に示した実施の形態５の半導体基板
の製造プロセスの第２工程を説明するための斜視図であ
る。

【図４０】図３７に示した実施の形態５の半導体基板
の製造プロセスの第３工程を説明するための斜視図であ
る。

【図４１】図３７に示した実施の形態５の半導体基板
の製造プロセスの第４工程を説明するための斜視図であ
る。

【図４２】本発明の実施の形態６による半導体基板を
示した斜視図である。

【図４３】図４２に示した実施の形態６の半導体基板
の製造プロセスの第１工程を説明するための斜視図であ
る。

【図４４】図４２に示した実施の形態６の半導体基板
の製造プロセスの第２工程を説明するための斜視図であ
る。

【図４５】図４２に示した実施の形態６の半導体基板
の製造プロセスの第３工程を説明するための斜視図であ
る。

【図４６】本発明の実施の形態７による半導体基板を
示した平面図である。

【図４７】本発明の実施の形態７による半導体基板を
示した側面図である。

【図４８】図４６と図４７に示した実施の形態７にお
ける第２のシリコンウェハを示した斜視図である。

【図４９】図４６と図４７に示した実施の形態７にお
ける第１のシリコンウェハを示した斜視図である。

【図５０】図４６と図４７に示した第１と第２のシリ
コンウェハを貼り合せたものを示した平面図である。

【図５１】図４６と図４７に示した第１と第２のシリ
コンウェハを貼り合せたものを示した側面図である。

【図５２】本発明の実施の形態８による半導体基板を
示した平面図である。

【図５３】本発明の実施の形態８による半導体基板を
示した側面図である。

【図５４】図５２と図５３に示した実施の形態８にお
ける第２のシリコンウェハを示した斜視図である。

【図５５】図５２と図５３に示した実施の形態８にお
ける第１のシリコンウェハを示した斜視図である。

【図５６】図５２と図５３に示した第１と第２のシリ
コンウェハを貼り合せたものを示した平面図である。

【図５７】図５２と図５３に示した第１と第２のシリ
コンウェハを貼り合せたものを示した側面図である。

【図５８】本発明の実施の形態９による半導体基板の
使用方法に用いるエピタキシャル成長層を有するシリコ
ン基板を示した側面図である。

【図５９】本発明の実施の形態９による半導体基板の
使用方法に用いるエピタキシャル成長層を有するシリコ
ン基板を示した平面図である。

【図６０】本発明の実施の形態９のレーザ光線による
結晶方位の特定方法を説明するための概念図である。

【図６１】実施の形態９において、基板表面に結晶方
位を示すマークを付す場合の工程を示した斜視図であ
る。

【図６２】本発明の実施の形態１０によるエピタキシ
ャル成長したシリコン基板の結晶方位を顕微鏡によって
特定する方法を説明するための概念図である。

【図６３】図６２に示したＡ領域の拡大断面図であ
る。

【図６４】実施の形態１０において、基板表面に結晶
方位を示すマークを付す場合の工程を示した斜視図であ
る。

【図６５】本発明の実施の形態１１の光の反射による
結晶方位の特定方法を説明するための概念図である。

【図６６】本発明の実施の形態１１の光の反射による
結晶方位の特定方法の変形例を説明するための概念図で
ある。

【図６７】本発明の実施の形態１２の電気抵抗変化に
よる結晶方位の特定方法を説明するための概念図であ
る。

【図６８】本発明の実施の形態１２の電気抵抗変化に
よる結晶方位の特定方法の変形例を説明するための概念
図である。

【図６９】本発明の実施の形態１３の高周波電力の吸
収量変化による結晶方位の特定方法を説明するための概
念図である。

【図７０】本発明の実施の形態１４の誘電率の変化に
よる結晶方位の特定方法を説明するための概念図であ
る。

【図７１】本発明の実施の形態１５の透過光の偏向面
回転角の変化による結晶方位の特定方法を説明するため
の概念図である。

【図７２】図７１に示した概念図の検出部分の詳細図
である。

【図７３】本発明の実施の形態１６による半導体基板
を示した平面図である。

【図７４】図７３に示した実施の形態１６による半導
体基板の第１の製造方法を説明するための概略図であ
る。

【図７５】図７３に示した実施の形態１６による半導
体基板の第２の製造方法を説明するための概略図であ
る。

【図７６】図７３に示した実施の形態１６による半導
体基板の第２の製造方法を説明するための概略図であ
る。

【図７７】図７３に示した実施の形態１６による半導
体基板の第２の製造方法を説明するための概略図であ
る。

【図７８】図７３に示した実施の形態１６による半導
体基板の第２の製造方法を説明するための概略図であ
る。

【図７９】図７３に示した実施の形態１６による半導
体基板の第２の製造方法を説明するための概略図であ
る。

【図８０】図７３に示した実施の形態１６による半導
体基板の第３の製造方法を説明するための概略図であ
る。

【図８１】図７３に示した実施の形態１６による半導
体基板の第３の製造方法を説明するための概略図であ
る。

【図８２】図７３に示した実施の形態１６による半導
体基板の第３の製造方法を説明するための概略図であ
る。

【図８３】図７３に示した実施の形態１６による半導
体基板の第３の製造方法を説明するための概略図であ
る。

【図８４】図７３に示した実施の形態１６による半導
体基板の第３の製造方法を説明するための概略図であ
る。

【図８５】図７３に示した実施の形態１６による半導
体基板の面方位の検出方法を説明するための概略図であ
る。

【図８６】従来のオリエンテーションフラットを有す
る半導体基板を示した平面図である。

【図８７】図８６に示した従来のオリエンテーション
フラットを有する半導体基板の製造プロセスの第１工程
を説明するための斜視図である。

【図８８】図８６に示した従来のオリエンテーション
フラットを有する半導体基板の製造プロセスの第２工程
を説明するための斜視図である。

【図８９】図８６に示した従来のオリエンテーション
フラットを有する半導体基板の製造プロセスの第３工程
を説明するための斜視図である。

【図９０】図８６に示した従来のオリエンテーション
フラットを有する半導体基板の製造プロセスの第４工程
を説明するための斜視図である。

【図９１】図８６に示した従来のオリエンテーション
フラットを有する半導体基板の製造プロセスの第５工程
を説明するための斜視図である。

【図９２】従来のノッチを有する半導体基板を示した
平面図である。

【図９３】図９２に示した従来のノッチを有する半導
体基板の製造プロセスの第１工程を説明するための斜視
図である。

【図９４】図９２に示した従来のノッチを有する半導
体基板の製造プロセスの第２工程を説明するための斜視
図である。

【図９５】図９２に示した従来のノッチを有する半導
体基板の製造プロセスの第３工程を説明するための斜視
図である。

【符号の説明】

１シリコンウェハ、２不純物領域、３円柱状単結
晶シリコン、４不純物注入領域、５不純物拡散領
域、６シリコン棒、７不純物含有シリコン、１０ａ
凹凸、１２段差、１５，１５ａ，１５ｂマーク、
１６印。

───────────────────────────────────────────────────── フロントページの続き (72)発明者山本茂久東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者勝又正文東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者向川泰和東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者渡部元東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者久米盛彦東京都千代田区丸の内二丁目２番３号三菱電機株式会社内

Claims

【特許請求の範囲】

【請求項１】その外周部が全体にわたって円形状を有
する半導体ウェハと、前記半導体ウェハの表面の所定領域に形成され、前記半
導体ウェハの結晶方位を検出するための被検出標識とを
備えた、半導体基板。
【請求項２】前記被検出標識が形成される所定領域が
前記半導体ウェハの外周部近傍である、請求項１に記載
の半導体基板。
【請求項３】前記被検出標識は不純物拡散領域であ
る、請求項１または２に記載の半導体基板。
【請求項４】前記被検出標識は、不純物を含む埋込シ
リコンである、請求項１または２に記載の半導体基板。
【請求項５】前記被検出標識は、前記半導体ウェハの
表面の一部からなり、所定の表面形状を有する印であ
る、請求項１または２に記載の半導体基板。
【請求項６】前記被検出標識は、半導体ウェハの外周
部側表面上に形成された膜である、請求項１に記載の半
導体基板。
【請求項７】前記被検出標識は、前記半導体ウェハの
内部に入り込むように形成されたシリコン酸化物であ
る、請求項１に記載の半導体基板。
【請求項８】前記被検出標識は、磁性体である、請求
項１または２に記載の半導体基板。
【請求項９】前記被検出標識は、前記半導体ウェハの
表面の所定領域に形成された、（１１１）面を有する凹
部である、請求項１に記載の半導体基板。
【請求項１０】その外周部が全体にわたって円形状を
有する第１の半導体ウェハと、前記第１の半導体ウェハと貼り合せられ、その表面の所
定領域がその結晶方位を検出することができるような形
状に形成された第２の半導体ウェハとを備えた、半導体
基板。
【請求項１１】単結晶半導体を円柱状に加工する工程
と、前記単結晶半導体の結晶方位を検出した後、前記単結晶
半導体の所定領域に不純物を導入することによって前記
結晶方位を示す不純物領域を形成する工程と、前記単結晶半導体を加工することにより複数の半導体ウ
ェハを形成する工程とを備えた、半導体基板の製造方
法。
【請求項１２】前記不純物の導入は、前記単結晶半導
体の外周部に、イオン注入法を用いて不純物を注入する
ことによって行なう、請求項１１に記載の半導体基板の
製造方法。
【請求項１３】前記不純物の導入は、前記単結晶半導
体の外周部に、不純物を含む半導体棒を接触させた後、
前記半導体棒から前記単結晶半導体に不純物を拡散させ
ることにより行なう、請求項１１に記載の半導体基板の
製造方法。
【請求項１４】前記不純物の導入は、前記単結晶半導
体の所定領域に不純物を含む半導体材料を埋込むことに
より行なう、請求項１１に記載の半導体基板の製造方
法。
【請求項１５】単結晶半導体を円柱状に加工する工程
と、前記単結晶半導体の結晶方位を検出した後、前記単結晶
半導体の所定領域を化学反応によって別の物質とするこ
とによって前記結晶方位を示す異種物質領域を形成する
工程と、前記単結晶半導体を加工することにより複数の半導体ウ
ェハを形成する工程とを備えた、半導体基板の製造方
法。
【請求項１６】前記化学反応が酸化反応である、請求
項１５に記載の半導体基板の製造方法。
【請求項１７】単結晶半導体を円柱状に加工する工程
と、前記単結晶半導体の結晶方位を検出した後、前記単
結晶半導体の所定領域に外周部側表面上の所定領域に前
記結晶方位を特定するための膜を形成する工程と、前記単結晶半導体を加工することにより、複数の半導体
ウェハを形成する工程とを備えた、半導体基板の製造方
法。
【請求項１８】前記膜の形成は、前記単結晶半導体の
外周部に前記単結晶半導体の円柱軸方向に沿って溝を形
成し、前記溝の内側に膜材料を堆積することによって行
なう、請求項１７に記載の半導体基板の製造方法。
【請求項１９】単結晶半導体を円柱状に加工する工程
と、前記単結晶半導体の結晶方位を検出した後、前記単結晶
半導体の外周部の所定領域に前記結晶方位を示す第１の
被検出標識を形成する工程と、前記単結晶半導体を加工することにより複数の半導体ウ
ェハを形成する工程と、前記第１の被検出標識を基準として、前記半導体ウェハ
の主表面の所定領域に前記結晶方位を示す第２の被検出
標識を形成する工程とを備えた、半導体基板の製造方
法。
【請求項２０】前記第１の被検出標識は、検出可能な
塗付物を用いて付された印である、請求項１９に記載の
半導体基板の製造方法。
【請求項２１】前記第１の被検出標識は、前記単結晶
半導体を加工する際に前記半導体ウェハの破損を防止す
るために用いる部材である、請求項１９に記載の半導体
基板の製造方法。
【請求項２２】その外周部が全体にわたって円形状を
有する第１の半導体ウェハを形成する工程と、その外周部の一部が、その結晶方位を検出することがで
きるような形状を有する、第２の半導体ウェハを形成す
る工程と、前記第１の半導体ウェハと前記第２の半導体ウェハとを
貼り合せる工程とを備えた、半導体基板の製造方法。
【請求項２３】半導体ウェハの主表面上に、その上部
表面にその結晶方位に対応する段差部を有するエピタキ
シャル層を成長させるステップと、前記エピタキシャル層の段差部を用いて前記エピタキシ
ャル層の結晶方位を特定するステップとを備えた、半導
体基板の使用方法。
【請求項２４】半導体ウェハの主表面上に、その上部
表面にその結晶方位に対応する形状を有する凹凸を含む
エピタキシャル層を成長させるステップと、前記凹凸の形状を検出することにより、前記エピタキシ
ャル層の結晶方位を特定するステップとを備えた、半導
体基板の使用方法。
【請求項２５】半導体ウェハの結晶方位を検出するた
めの被検出標識が形成された半導体ウェハの部分と、当
該部分以外の半導体ウェハの部分との物理的性質を異な
らせるステップと、前記物理的性質の相違を利用して前記被検出標識の存在
位置を検出するステップとを備える、半導体基板の使用
方法。
【請求項２６】前記物理的性質は、光の屈折率であ
る、請求項２５に記載の半導体基板の使用方法。
【請求項２７】前記物理的性質は、電気抵抗率であ
る、請求項２５に記載の半導体基板の使用方法。
【請求項２８】前記物理的性質は、高周波電力の吸収
量である、請求項２５に記載の半導体基板の使用方法。
【請求項２９】前記物理的性質は、誘電率である、請
求項２５に記載の半導体基板の使用方法。
【請求項３０】前記物理的性質は、光起電力の極性で
ある、請求項２５に記載の半導体基板の使用方法。
【請求項３１】前記物理的性質は、透過光の偏光面の
回転角度である、請求項２５に記載の半導体基板の使用
方法。
【請求項３２】その外周部が全体にわたって円形状を
有する半導体ウェハを形成する工程と、前記半導体ウェハの表面の所定領域をエッチングするこ
とにより、（１１１）面を有する凹部を形成する工程と
を備えた、半導体基板の製造方法。
【請求項３３】前記凹部は、前記半導体ウェハの表面
の所定領域にエッチング液を噴射することにより形成す
る、請求項３２に記載の半導体基板の製造方法。
【請求項３４】前記凹部の形成工程は、前記半導体ウェハの少なくとも裏表面上に保護膜を形成
した後、前記保護膜の所定領域を除去する工程と、前記半導体ウェハをエッチング液に浸漬することによ
り、前記保護膜を除去した部分に位置する前記半導体ウ
ェハの表面に、前記（１１１）面を有する前記凹部を形
成する工程と、前記保護膜を除去する工程とを備えた、請求項３２に記
載の半導体基板の製造方法。
【請求項３５】前記保護膜の形成は、前記半導体ウェ
ハの研磨に先立って行ない、前記保護膜は前記半導体ウ
ェハの裏表面および側表面上に形成する、請求項３４に
記載の半導体基板の製造方法。
【請求項３６】前記保護膜の形成は、前記半導体ウェ
ハの研磨後に行ない、前記保護膜は前記半導体ウェハの
すべての表面を覆うように形成する、請求項３４に記載
の半導体基板の製造方法。
【請求項３７】前記半導体ウェハの表面の所定領域に
形成された（１１１）面を有する凹部に光を照射するス
テップと、前記凹部からの散乱光量の最も多い領域を検出すること
によって、（１１１）面を特定するステップとを備え
た、半導体基板の使用方法。