TWI680548B - 半導體封裝及其製備方法 - Google Patents

半導體封裝及其製備方法 Download PDF

Info

Publication number
TWI680548B
TWI680548B TW107143686A TW107143686A TWI680548B TW I680548 B TWI680548 B TW I680548B TW 107143686 A TW107143686 A TW 107143686A TW 107143686 A TW107143686 A TW 107143686A TW I680548 B TWI680548 B TW I680548B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor package
disposed
semiconductor
protective layer
Prior art date
Application number
TW107143686A
Other languages
English (en)
Other versions
TW202017121A (zh
Inventor
丘世仰
Hsih-Yang Chiu
Original Assignee
南亞科技股份有限公司
Nanya Technology Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司, Nanya Technology Corporation filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI680548B publication Critical patent/TWI680548B/zh
Publication of TW202017121A publication Critical patent/TW202017121A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本揭露提供一種半導體封裝。該半導體封裝包括一元件晶片和一保護層。該元件晶片包括一主動區和一非主動區，該非主動區排列在該主動區周圍。該保護層包括一第一部和第二部，該第一部設置在該非主動區內且圍繞該主動區，以及該第二部設置在該元件晶片之一下表面上方。

Description

半導體封裝及其製備方法
本申請案主張2018/10/22申請之美國正式申請案第16/166,803號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體封裝及其製備方法，特別是關於一種具有五面保護之半導體封裝及其製備方法。
半導體元件在現代應用中，乃是不可或缺的。隨著電子技術的進步，半導體元件尺寸逐漸縮小，同時提供更強大的功能並包括更大容量的積體電路。由於半導體元件微型化，晶圓級晶片尺寸封裝(wafer level chip scale package (WLCSP) )被廣泛應用於製造中。
WLCSP是屬於較薄的晶片封裝，在形成時沒有基板和封膠材料的保護，因此在處理和組裝過程中，易發生剝離或破裂的情況，進而拉高了可靠性的問題。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體封裝。該半導體封裝包括一元件晶片和一保護層。該元件晶片具有一主動區和一非主動區，該非主動區排列在該主動區周圍。該保護層包括一第一部和第二部，該第一部設置在該非主動區內且圍繞該主動區，以及該第二部設置在該元件晶片之一下表面上方且連接該第一部。
在本揭露之一些實施例中，設置在該非主動區內的該第一部之一高度實質等於該元件晶片之一高度。
在本揭露之一些實施例中，設置在該非主動區內的該第一部之一高度小於該元件晶片之一高度。
在本揭露之一些實施例中，該第一部和該第二部一體形成。
在本揭露之一些實施例中，設置在該非主動區內的該第一部互接該主動區。
在本揭露之一些實施例中，該第二部完全覆蓋該元件晶片之該下表面。
本揭露之另一實施例提供一種半導體封裝組件。該半導體封裝組件包括一半導體晶圓、複數個元件晶片，以及一保護層。該元件晶片設置在該半導體晶圓之一前表面，以及複數個元件晶片各包括一主動區和一非主動區，該非主動區排列在該主動區周圍。該保護層包括一第一部和一第二部，該第二部連接該第一部；該第一部設置在該半導體晶圓和非主動區內且圍繞該主動區，以及該第二部設置在該半導體晶圓之一後表面上面且連接該第一部。
在本揭露之一些實施例中，設置在該非主動區內的該第一部之一高度實質等於該元件晶片之一高度。
在本揭露之一些實施例中，設置在該非主動區內的該第一部之一高度小於該元件晶片之一高度。
在本揭露之一些實施例中，該第一部和該第二部一體形成。
在本揭露之一些實施例中，設置在該非主動區內的該第一部互接該主動區。
在本揭露之一些實施例中，該第二部完全覆蓋該後表面。
本揭露之另一實施例提供一種半導體封裝之製備方法。該製備方法包括下列步驟：提供一元件晶片，其中該元件晶片具有一主動區和一非主動區，該非主動區排列在該主動區周圍；形成一開口在該元件晶片之該下表面中之該非主動區內；以及設置一保護層在該開口內且覆蓋該元件晶片之該下表面。
在本揭露之一些實施例中，該主動區暴露在該開口下。
在本揭露之一些實施例中，該保護層囊封該元件晶片之該主動區。
在本揭露之一些實施例中，該方法還包括下列步驟：提供一載體和一附著層，該附著層設置在該載體上方；在形成該開口前，上下翻轉該元件晶片，使該元件晶片之該前側面對該附著層且接觸該附著層；以及在設置該保護層在該開口內且覆蓋該元件晶片之該下表面後，移除該載體和該附著層。
在本揭露之一些實施例中，該附著層暴露在該開口下。
本揭露之另一實施例提供一種半導體封裝組件之製備方法。該製備方法包括下列步驟：提供一半導體晶圓，係包括複數個元件晶片設置於其上，其中該複數個元件晶片各包括一主動區和一非主動區，該非主動區排列在該主動區周圍；形成複數個開口，其中該複數個開口各形成在該半導體晶圓之一後表面中並形成一開口在該非主動區內；以及設置一保護層在該開口內且覆蓋該半導體晶圓之該後表面。
在本揭露之一些實施例中，該主動區暴露在各該複數個開口下。
在本揭露之一些實施例中，該保護層圍繞該主動區。
在本揭露之一些實施例中，該方法還包括下列步驟：提供一載體和一附著層，該附著層設置在該載體上方；在形成該開口前，上下翻轉該半導體晶圓，且該半導體晶圓有該元件晶片設置於其上，使該元件晶片之該前側面對該附著層且接觸該附著層；以及在設置該保護層在該開口內且覆蓋該半導體晶圓之該後表面後，移除該載體和該附著層。
在本揭露之一些實施例中，該附著層暴露在該開口下。
在本揭露之一些實施例中，該第二部完全覆蓋該後表面。
利用上述半導體封裝和半導體封裝組件之配置，元件晶片之主動區受到保護層保護，因此在處理或組裝製程中可避免主動區的破裂。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
圖1至圖11為示意圖，例示本揭露實施例之半導體封裝102（製程中間階段），圖12為流程圖，例示半導體封裝102之製備方法300。在圖1至圖11中所示之步驟，同樣也例示在圖12之流程圖中。在後續的討論中，將參考圖12中之製程步驟，來討論圖1至圖11所示之製程步驟。
參照圖1和圖2，根據圖12中之步驟302，提供半導體晶圓110，其具有複數個元件晶片120設置於其上。元件晶片120設置在半導體晶圓110之前表面112上。元件晶片120定義複數個切割線L，以及複數個元件晶片120各包括一主動區122和一非主動區124，該非主動區排列在主動區122周圍。
在一些實施例中，在水平方向X和垂直方向Y上，元件晶片120以固定間隔排列，以及切割線L呈水平垂直排列。在一些實施例中，形成切割線L用以在切割製程中定義半導體晶圓110待切割之區域。在一些實施例中，使用雷射切割或切割片來顆粒化晶圓110。在一些實施例中，主動區122是元件晶片120之功能區，藉著多道製程步驟，例如摻雜、沉積、黃光微影、蝕刻，以及平坦化製程而形成的多層膜結構；非主動區124則是元件晶片120之非功能區，藉著一道或多道製程步驟，例如摻雜、沉積、黃光微影、蝕刻，以及平坦化製程而形成的單層或多層膜結構。
參照圖3，根據圖12中之步驟304，提供載體210和附著層220。附著層220設置在載體210上方。上下翻轉圖2所示之半導體晶圓110，半導體晶圓110包括元件晶片120設置於其上，使元件晶片120之前側126面對並接觸附著層220。在一些實施例中，載體210為一空白玻璃載體，例如空白陶瓷載體等，以及當從上方查看時具有圓形形狀。在一些實施例中，當暴露在光或熱底下時，附著層220可以被分解，因此從元件晶片120中釋出載體210來。
參照圖4，根據圖12中之步驟306，形成複數個開口130，其穿過半導體晶圓110和非主動區124且暴露附著層220。在一些實施例中，複數個開口130各形成在非主動區124上，非主動區124圍繞主動區122。在一些實施例中，各元件晶片120之主動區122暴露在開口130下。在一些實施例中，藉著黃光微影和蝕刻製程或任何適合的製程來移除部分半導體晶圓110和元件晶片120以形成開口130。在一些實施例中，首先光阻沉積覆蓋半導體晶圓110之後表面114，藉著利用光罩以圖案化，接著實施蝕刻製程以移除所暴露出的部分半導體晶圓110和設置在所暴露出的部分半導體晶圓上的元件晶片120。在半導體晶圓110和元件晶片120蝕刻後，結果部分附著層220和主動區122被暴露出來。
參照圖5，根據圖12中之步驟308，沈積保護層140在半導體晶圓110之後表面114且填滿開口130，以致半導體晶圓110之後表面114和元件晶片120之主動區122被保護層140所囊封。在一些實施例中，設置保護層140至一厚度，係足以填滿開口130。在一些實施例中，保護層140填滿設置在非主動區內124的開口130，以及保護層140互接主動區122。在一些實施例中，保護層140包括聚醯亞胺。在一些實施例中，實施一平坦化步驟，例如化學機械研磨(chemical mechanical polish (CMP))步驟，平坦化保護層140，因為經過平坦化，所以保護層140的表面為一平滑表面，且保護層140的表面係遠離元件晶片120。
參照圖6至圖8，根據圖12中之步驟310，移除載體210以形成半導體封裝組件100。在一些實施例中，是從元件晶片120中移除載體210的，所以就從載體210中釋出元件晶片120來。在一些實施例中，在移除載體210之前或之後，可翻轉其上設置有元件晶片120的半導體晶圓110。在一些實施例中，載體210可重複使用，讓載體210可在移除之後，再次使用。在一些實施例中，載體210可再次使用；例如，重複圖12中所示之步驟304、306和308，以製造中間結構，就如圖6至圖8所示那樣。
參照圖9至圖10，根據圖12中之步驟312，鋸切半導體封裝組件100以形成複數個半導體封裝102；複數個半導體封裝102各包括一元件晶片120和其所對應之半導體晶圓110以及保護層140。在一些實施例中，如圖9所示，使用一鋸切片150實施鋸切步驟。在一些實施例中，對齊鋸切線L鋸切。在一些實施例中，從半導體封裝組件100之前側101實施鋸切步驟。在一些實施例中，在鋸切步驟後，在圖示鋸切線L之左側的半導體封裝102完全與在圖示鋸切線L之右側的半導體封裝102分開。
參照圖11，半導體封裝102包括半導體晶圓110、元件晶片120，係設置在半導體晶圓110上，以及保護層140，係設置在半導體晶圓110之後表面114上方和在圍繞在元件晶片120之主動區122的非主動區124內。
在一些實施例中，元件晶片120設置在半導體晶圓110的前表面112，包括主動區122和非主動區124。在一些實施例中，保護層140包括第一部142和第二部144，第二部144連接第一部142；第一部142設置在半導體晶圓110和非主動區124內且圍繞主動區122，以及第二部144設置在半導體晶圓110的後表面114上方。在一些實施例中，第一部142和第二部144一體形成。在一些實施例中，第二部144完全覆蓋後表面114。
在一些實施例中，設置在非主動區124內之第一部142的高度H1實質等於元件晶片120之高度H2。在一些實施例中，保護層140設置在非主動區124內且互接主動區122。在一些實施例中，保護層140設置在非主動區124內且接觸主動區122。在一些實施例中，半導體晶圓110是矽晶圓。
圖13至圖19為示意圖，例示本揭露實施例之半導體封裝102（製程中間階段），圖12為流程圖，例示半導體封裝102之製備方法400。圖13至圖19中所示之步驟，同樣也例示在圖20之流程圖中。在後續的討論中，將參考圖20中之製程步驟，來討論圖13至圖19所示之製程步驟。
參照圖13，根據圖20中之步驟402，提供半導體晶圓110，包括複數個元件晶片120設置於其上之。元件晶片120設置在半導體晶圓110之前表面112上，且在水平方向X和垂直方向Y上，以一定的間隔排列，以及在水平方向X和垂直方向Y上定義鋸切線L。複數個元件晶片120各包括主動區122和非主動區124，非主動區124排列在主動區122的周圍。
在一些實施例中，半導體晶圓110利用雷射切割或鋸切片單粒化。在一些實施例中，主動區122為元件晶片120之主動區，係藉著多道製程或步驟，例如摻雜、沉積、黃光微影、蝕刻，以及平坦化製成所形成的多層膜結構；非主動區124則為元件晶片120之非主動區，係藉著一道或多道步驟，例如摻雜、沉積、黃光微影、蝕刻，以及平坦化製成所形成的單層或多層膜結構。在一些實施例中，半導體晶圓110為矽晶圓。
參照圖14，半導體晶圓110包括複數個元件晶片120設置於其上，上下翻轉，使元件晶片120之前側126朝下。根據圖20中之步驟404，形成複數個開口130在半導體晶圓110和在半導體晶圓110之後表面114中之元件晶片120的非主動區124內。在一些實施例中，複數個開口130各形成在圍繞在主動區122的非主動區124上。
參照圖15和圖16，根據圖20中之步驟406，設置保護層140在半導體晶圓110之後表面114上方且填滿開口130，所以元件晶片120之主動區122接觸保護層140，這樣就形成了半導體封裝組件100。在一些實施例中，保護層140包括聚醯亞胺。
參照圖17和圖18，根據圖20中之步驟408，鋸切半導體封裝組件100以形成複數個半導體封裝102，其中半導體封裝102各包括一元件晶片120、相對應的半導體晶圓110和保護層140。在一些實施例中，如圖17所示，使用一鋸切片150。在一些實施例中，對齊鋸切線L鋸切。在一些實施例中，從半導體封裝組件100之前側101執行一鋸切步驟。在一些實施例中，在鋸切步驟後，在圖示鋸切線L之左側的半導體封裝102完全與在圖示鋸切線L之右側的半導體封裝102分開。
參照圖19，半導體封裝102包括半導體晶圓110、元件晶片120以及保護層140。元件晶片120包括主動區122和非主動區124，非主動區124排列在主動區122周圍。保護層140包括第一部142和第二部144，第二部144連接第一部142；第一部142設置在半導體晶圓110和非主動區124內且圍繞主動區122，以及第二部144設置在半導體晶圓110之後表面114之上方。
在一些實施例中，第一部142和第二部144一體形成。在一些實施例中，設置在非主動區124內之第一部142的高度H1實質等於元件晶片120之高度H2。在一些實施例中，保護層140設置在非主動區124內並接觸主動區122。
圖21至圖25B為示意圖，例示本揭露實施例之半導體封裝（製程中間階段），圖26為流程圖，例示本揭露實施例之半導體封裝102之製備方法500。圖21至圖25B中所示之步驟，同樣也例示在圖26之流程圖中。在後續的討論中，將參考圖26中之製程步驟，來討論圖21至圖25B所示之製程步驟。
參照圖21，根據圖26中之步驟502，提供複數個元件晶片120。複數個元件晶片120各包括主動區122和非主動區124，非主動區124排列在主動區122周圍。接著，根據圖26中之步驟504，提供載體210和附著層220。附著層220設置在載體210上方。上下翻轉元件晶片120，使元件晶片120之前側126面對附著層220。這樣，元件晶片120之前側126接觸附著層220。
在一些實施例中，元件晶片120以一定的間隔排列。在一些實施例中，主動區122為元件晶片120之主動區，係藉著多道製程或步驟，例如摻雜、沉積、黃光微影、蝕刻，以及平坦化製程所形成的多層膜結構；非主動區124則為元件晶片120之非主動區，係藉著一道或多道步驟，例如摻雜、沉積、黃光微影、蝕刻，以及平坦化製程所形成的單層或多層膜結構。在一些實施例中，載體210為一空白玻璃載體，例如空白陶瓷載體等，以及當從上方觀看時具有圓形形狀。在一些實施例中，當附著層220暴露在光或熱下時，附著層220可以被分解，以致從元件晶片120中釋放出載體210來。
參照圖22A和圖22B，根據圖26中之步驟506，形成複數個開口130在元件晶片120之非主動區124內。在圖22A中，部分附著層220暴露在開口130下。在圖22A中，部分附著層220沒有暴露在開口130下。
在一些實施例中，複數個開口130各形成在非主動區124上，非主動區124圍繞主動區122。在一些實施例中，主動區122暴露在開口下。在一些實施例中，藉著黃光微影和蝕刻製程或任何其他適合製程來移除元件晶片120之部分非主動區124以形成開口130。
參照圖23A和圖23B，根據圖26中之步驟508，沈積保護層140在元件晶片120之下表面並填滿開口130，以致藉著保護層140囊封元件晶片120之主動區122，這樣就形成半導體封裝組件100。在一些實施例中，保護層140設置在非主動區124內，係接觸主動區122。在一些實施例中，保護層140設置在非主動區124內，係互接主動區122。接著，根據圖26中之步驟510，移除載體210以形成半導體封裝組件100。
參照圖24A和圖24B，根據圖26中之步驟512，鋸切半導體封裝組件100以形成複數個半導體封裝102。半導體封裝102各包括一元件晶片120和相對應的保護層140。在一些實施例中，如圖24A和圖24B所示，利用鋸切片150來實施鋸切步驟。在一些實施例中，對齊兩相鄰元件晶片120之間的鋸切線L作鋸切。在一些實施例中，從元件晶片120之前側126實施鋸切步驟。在一些實施例中，在鋸切步驟後，在圖示鋸切線L之左側的半導體封裝102完全與在圖示鋸切線L之右側的半導體封裝102分開。
參照圖25A，半導體封裝102包括元件晶片120和保護層140。元件晶片120包括主動區122和非主動區124，非主動區124排列在主動區122周圍。保護層140包括第一部142和第二部144，係囊封主動區122；第一部142設置在非主動區124內，且第二部144設置在元件晶片120之下表面上面。設置在非主動區124內之第一部142的高度H1實質等於元件晶片120的高度H2。
在一些實施例中，第一部142和第二部144一體形成。在一些實施例中，保護層140設置在非主動區124內，係接觸主動區122。在一些實施例中，保護層140設置在非主動區124內，係互接主動區122。
參照圖25B，半導體封裝102包括元件晶片120和保護層140。元件晶片120包括主動區122和非主動區124，非主動區124排列在主動區122周圍。 保護層140包括第一部142和第二部144；第一部142設置在非主動區124內且圍繞主動區122，以及第二部144設置在元件晶片120之下表面上面。設置在非主動區124內之第一部142的高度H1實質小於元件晶片120的高度H2。
在一些實施例中，第一部142和第二部144一體形成。在一些實施例中，保護層140設置在非主動區124內，係接觸主動區122。在一些實施例中，第二部144完全覆蓋該下表面。
本揭露的一實施例提供一種半導體封裝。該半導體封裝包括一元件晶片和一保護層。該元件晶片包括一主動區和一非主動區，該非主動區排列在該主動區周圍。該保護層包括一第一部和一第二部，該第一部設置在該非主動區內且圍繞該主動區，以及該第二部設置在該元件晶片之一下表面之上面且連接該第一部。
本揭露的一實施例提供一種半導體封裝組件。該半導體封裝組件包括一半導體晶圓、複數個元件晶片，以及一保護層。該元件晶片設置在該半導體晶圓之一前表面，以及複數個元件晶片各包括一主動區和一非主動區，該非主動區排列在該主動區周圍。該保護層包括一第一部和一第二部，該第二部連接該第一部；該第一部設置在該半導體晶圓和非主動區內且圍繞該主動區，以及該第二部設置在該半導體晶圓之一後表面上面且連接該第一部。
本揭露的一實施例提供一種半導體封裝之製備方法。該方法包括下列步驟：提供一元件晶片，其中該元件晶片包括一主動區和一非主動區，且非主動區排列在該主動區周圍；形成一開口在該元件晶片之一下表面中之該非主動區內；以及設置一保護層在該開口內且覆蓋該元件晶片之該下表面。
本揭露的一實施例提供一種半導體封裝組件之製備方法。該方法包括下列步驟：提供一半導體晶圓，該半導體晶圓包括複數個晶片設置於其上，其中該複數個元件晶片各包括一主動區和一非主動區，該非主動區排列在該主動區周圍；形成複數個開口，其中該複數個開口各形成在該半導體晶圓之一後表面且形成一開口在該非主動區內；以及設置一保護層在該開口內並覆蓋該半導體晶圓之該後表面。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100‧‧‧半導體封裝組件
101‧‧‧前側
102‧‧‧半導體封裝
110‧‧‧半導體晶圓
112‧‧‧前表面
114‧‧‧後表面
120‧‧‧元件晶片
122‧‧‧主動區
124‧‧‧非主動區
126‧‧‧前側
130‧‧‧開口
140‧‧‧保護層
142‧‧‧第一部
144‧‧‧第二部
210‧‧‧載體
220‧‧‧附著層
300‧‧‧流程圖
302‧‧‧步驟
304‧‧‧步驟
306‧‧‧步驟
308‧‧‧步驟
310‧‧‧步驟
312‧‧‧步驟
400‧‧‧流程圖
402‧‧‧步驟
404‧‧‧步驟
406‧‧‧步驟
408‧‧‧步驟
500‧‧‧流程圖
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
510‧‧‧步驟
512‧‧‧步驟
L‧‧‧鋸切線
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為上視圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖2為沿著圖1之A-A切線之截面圖。 圖3至圖5為截面圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖6為上視圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖7為沿著圖6之B-B切線之截面圖。 圖8為仰視圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖9為截面圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖10為上視圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖11為截面圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖12為流程圖，例示本揭露實施例之半導體封裝之製備方法。 圖13為上視圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖14和圖15為截面圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖16為上視圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖17為截面圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖18為上視圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖19為截面圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖20為流程圖，例示本揭露實施例之半導體封裝之製備方法。 圖21至圖25B為截面圖，例示本揭露實施例之半導體封裝（製程中間階段）。 圖26為流程圖，例示本揭露實施例之半導體封裝之製備方法。

Claims (19)

  1. 一種半導體封裝，包括：一元件晶片，包括一主動區和一非主動區，且該非主動區排列在該主動區周圍；以及一保護層，包括：一第一部，設置在該非主動區內且圍繞該主動區；以及一第二部設置在該元件晶片之一下表面之上面且接觸該第一部。
  2. 如請求項1所述之半導體封裝，其中設置在該非主動區內的該第一部之一高度實質等於該元件晶片之一高度。
  3. 如請求項1所述之半導體封裝，其中設置在該非主動區內的該第一部之一高度小於該元件晶片之一高度。
  4. 如請求項1所述之半導體封裝，其中該第一部和該第二部一體形成。
  5. 如請求項1所述之半導體封裝，其中設置在該非主動區內的該第一部，係接觸該主動區。
  6. 如請求項1所述之半導體封裝，其中該第二部完全覆蓋該元件晶片之該下表面。
  7. 如請求項1所述之半導體封裝，還包括：一半導體晶圓，其中該元件晶片設置在該半導體晶圓之一前表面，該第一部設置在該半導體晶圓內，以及該第二部設置在該半導體晶圓之一後表面上面，該後表面係與該半導體晶圓之該前表面相對。
  8. 如請求項7所述之半導體封裝，其中該第二部完全覆蓋該後表面。
  9. 一種半導體封裝之製備方法，包括：提供一元件晶片，其中該元件晶片包括一主動區和一非主動區，且該非主動區排列在該主動區周圍；形成一開口在該元件晶片之一下表面中之該非主動區內；設置一保護層在該開口內且覆蓋該元件晶片之該下表面。
  10. 如請求項9所述之製備方法，其中該主動區暴露在該開口下。
  11. 如請求項9所述之製備方法，其中該保護層囊封該元件晶片之該主動區。
  12. 如請求項9所述之製備方法，還包括：提供一載體和一附著層，該附著層設置在該載體上方；在形成該開口之前，上下翻轉該元件晶片，使該元件晶片之前側面對該附著層並接觸該附著層；以及在設置該保護層在該開口內且覆蓋該元件晶片之該下表面後，移除該載體和該附著層。
  13. 如請求項12所述之製備方法，其中該附著層暴露在該開口下。
  14. 一種半導體封裝組件之製備方法，包括：提供一半導體晶圓，係包括複數個元件晶片設置於其上，其中該複數個元件晶片各包括一主動區和一非主動區，該非主動區排列在該主動區周圍；形成複數個開口，其中該複數個開口各形成在該半導體晶圓之一後表面中並形成一開口在該非主動區中；以及設置一保護層在該開口內並覆蓋該半導體晶圓之該後表面上。
  15. 如請求項14所述之製備方法，其中該主動區暴露在各該複數個開口下。
  16. 如請求項14所述之製備方法，其中該保護層圍繞該主動區。
  17. 如請求項14所述之製備方法，還包括：提供一載體和一附著層，該附著層設置在該載體上方；在形成該開口之前，上下翻轉該半導體晶圓，其上係設置該元件晶片，使該元件晶片之該前側面對該附著層且接觸該附著層；以及在設置該保護層在該開口內且覆蓋該元件晶片之該下表面上後，移除該載體和該附著層。
  18. 如請求項17所述之製備方法，其中該附著層暴露在該開口下。
  19. 如請求項14所述之製備方法，其中該第二部完全覆蓋該後表面。
TW107143686A 2018-10-22 2018-12-05 半導體封裝及其製備方法 TWI680548B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/166,803 2018-10-22
US16/166,803 US10825796B2 (en) 2018-10-22 2018-10-22 Semiconductor package and method for manufacturing the same

Publications (2)

Publication Number Publication Date
TWI680548B true TWI680548B (zh) 2019-12-21
TW202017121A TW202017121A (zh) 2020-05-01

Family

ID=69582264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107143686A TWI680548B (zh) 2018-10-22 2018-12-05 半導體封裝及其製備方法

Country Status (3)

Country Link
US (2) US10825796B2 (zh)
CN (1) CN111081560B (zh)
TW (1) TWI680548B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070238206A1 (en) * 2003-08-25 2007-10-11 Majid Aghababazadeh System and apparatus for using test structures inside of a chip during the fabrication of the chip
CN101517719A (zh) * 2006-09-18 2009-08-26 Nxp股份有限公司 制造半导体基板中的垂直接触的方法
TW201810574A (zh) * 2016-06-23 2018-03-16 三星電機股份有限公司 扇出型半導體封裝

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US8026599B2 (en) * 2006-09-07 2011-09-27 Analog Devices, Inc. Method of protecting integrated circuits
WO2008157722A1 (en) * 2007-06-19 2008-12-24 Vertical Circuits, Inc. Wafer level surface passivation of stackable integrated circuit chips
KR101009130B1 (ko) * 2009-02-05 2011-01-18 삼성전기주식회사 웨이퍼 레벨 방열 패키지 및 그 제조방법
EP2648218B1 (en) * 2012-04-05 2015-10-14 Nxp B.V. Integrated circuit and method of manufacturing the same
US9704769B2 (en) * 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
US9548248B2 (en) * 2014-08-07 2017-01-17 Infineon Technologies Ag Method of processing a substrate and a method of processing a wafer
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
US9984998B2 (en) * 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070238206A1 (en) * 2003-08-25 2007-10-11 Majid Aghababazadeh System and apparatus for using test structures inside of a chip during the fabrication of the chip
CN101517719A (zh) * 2006-09-18 2009-08-26 Nxp股份有限公司 制造半导体基板中的垂直接触的方法
TW201810574A (zh) * 2016-06-23 2018-03-16 三星電機股份有限公司 扇出型半導體封裝

Also Published As

Publication number Publication date
TW202017121A (zh) 2020-05-01
US20200126949A1 (en) 2020-04-23
US20200402956A1 (en) 2020-12-24
CN111081560A (zh) 2020-04-28
US10825796B2 (en) 2020-11-03
CN111081560B (zh) 2022-02-11
US11309282B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
US8507316B2 (en) Protecting T-contacts of chip scale packages from moisture
CN101872720B (zh) 制造半导体器件的方法
US9401343B2 (en) Method of processing a semiconductor wafer
TWI430415B (zh) 晶片封裝體及其製造方法
US10262959B2 (en) Semiconductor devices and methods of forming thereof
US20140231967A1 (en) Systems and methods for post-bonding wafer edge seal
US8558371B2 (en) Method for wafer level package and semiconductor device fabricated using the same
JP2010225648A (ja) 半導体装置およびその製造方法
US9875912B2 (en) Chip package and manufacturing method thereof
TWI680548B (zh) 半導體封裝及其製備方法
US9419050B2 (en) Manufacturing method of semiconductor structure with protein tape
US8304288B2 (en) Methods of packaging semiconductor devices including bridge patterns
US7410886B2 (en) Method for fabricating protective caps for protecting elements on a wafer surface
TWI708286B (zh) 半導體裝置及其製作方法
JP2011171644A (ja) 半導体装置及びその製造方法
JP6149476B2 (ja) 半導体装置の製造方法
TWI675413B (zh) 切割晶圓的方法
JP2011082434A (ja) ウエハ及び半導体装置の製造方法
JP2006032482A (ja) 半導体装置の製造方法
TW202010128A (zh) 半導體裝置
JP2009146923A (ja) 化合物半導体装置の製造方法
JP2009272352A (ja) 電子デバイスの製造方法