KR101009130B1 - 웨이퍼 레벨 방열 패키지 및 그 제조방법 - Google Patents

웨이퍼 레벨 방열 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101009130B1
KR101009130B1 KR1020090009369A KR20090009369A KR101009130B1 KR 101009130 B1 KR101009130 B1 KR 101009130B1 KR 1020090009369 A KR1020090009369 A KR 1020090009369A KR 20090009369 A KR20090009369 A KR 20090009369A KR 101009130 B1 KR101009130 B1 KR 101009130B1
Authority
KR
South Korea
Prior art keywords
die
heat dissipation
hole
cavity
wafer level
Prior art date
Application number
KR1020090009369A
Other languages
English (en)
Other versions
KR20100090083A (ko
Inventor
강준석
이성
권영도
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090009369A priority Critical patent/KR101009130B1/ko
Priority to US12/424,514 priority patent/US8283768B2/en
Publication of KR20100090083A publication Critical patent/KR20100090083A/ko
Application granted granted Critical
Publication of KR101009130B1 publication Critical patent/KR101009130B1/ko
Priority to US13/607,393 priority patent/US20130005089A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 웨이퍼 레벨 방열 패키지 및 그 제조방법에 관한 것으로, 다이 삽입용 캐비티 및 홀이 형성된 방열 플레이트, 상기 방열 플레이트의 캐비티 내에 페이스 업 형태로 실장된 패드를 갖는 다이, 상기 다이와 상기 캐비티 내벽 사이, 및 상기 홀에 개재된 열전도 접착제, 및 일단이 상기 패드와 연결된 상태로 상기 다이에 연장 형성된 재배선층을 포함하는 것을 특징으로 하며, 다이를 외부 환경으로부터 보호하고, 다이와 방열 플레이트의 높이를 간단하게 일치시킬 수 있는 웨이퍼 레벨 방열 패키지 및 그 제조방법을 제공한다.
다이, 방열 플레이트, 캐비티, 홀, 열전도 접착제, 재배선층, 인젝션, 도포, 보이드

Description

웨이퍼 레벨 방열 패키지 및 그 제조방법{WAFER LEVEL PACKAGE FOR HEAT-DISSIPATING AND FABRICATING METHOD OF THE SAME}
본 발명은 웨이퍼 레벨 방열 패키지 및 그 제조방법에 관한 것이다.
웨이퍼 레벨 칩 스케일 패키지(Wafer Level Chip Scale Package; WLCSP)는 개별 다이로 절단하기 전 웨이퍼 레벨에서 재배선층 및 솔더볼 형성 공정 등을 일괄적으로 진행한 후, 솔더볼이 형성된 웨이퍼를 칩 레벨로 절단하여 제조하는 패키지로서, 다이의 패드의 재배치(redistribution) 또는 재배선(rerouting)을 이용하는 것이다.
최근, 전자부품 산업에서 칩의 I/O 수가 지속적으로 증가되고 패키지는 더욱 다기능화, 복합화됨에 따라 웨이퍼 레벨 칩 스케일 패키지의 방열 성능을 개선하기 위한 연구가 활발히 진행되고 있다.
도 1 내지 도 6에는 종래기술에 따른 방열판을 구비한 웨이퍼 레벨 패키지의 제조방법이 공정순서대로 도시되어 있다. 이하, 이를 참조하여 그 제조방법에 대해 간단히 설명하면 다음과 같다.
먼저, 도 1에 도시한 바와 같이, 방열 성능을 개선하기 위한 방열판(12)을 준비한다.
다음, 도 2에 도시한 바와 같이, 방열판(12)에 다이 삽입용 캐비티(14)를 가공한다.
다음, 도 3에 도시한 바와 같이, 일면에 패드(18)가 형성된 다이(16)를 캐비티(14)에 실장하기 위해 정렬한다.
다음, 도 4에 도시한 바와 같이, 캐비티(14) 내에 접착제(20)를 이용하여 실장한다. 이때, 다이(16)의 측면과 캐비티(14) 사이에 접착제(20)가 개재되어 다이(16)가 캐비티(14) 내에 실장된다.
다음, 도 5에 도시한 바와 같이, 다이(16)의 패드와 연결되는 회로층(26) 및 절연층(24)을 포함하는 빌드업층(22)을 적층한다.
마지막으로, 도 6에 도시한 바와 같이, 회로층(26) 중 랜드부를 노출시키는 오픈부를 갖는 솔더 레지스트층(28)을 빌드업층(22)의 최외층에 형성하고, 랜드부에 솔더볼(30)을 부착하여 웨이퍼 레벨 패키지(10)을 제조한다.
그러나, 종래기술에 따른 웨이퍼 레벨 패키지(10)는, 다이(16)의 백사이드(back side)가 외부로 노출되어 외부환경으로부터 손상될 뿐만 아니라, 방열판(12)과 다이(16)의 높이를 원하는 위치로 일치시키는데 문제점이 있었다. 특히, 도 4에는 패드(18)가 형성된 다이(16)의 일면이 방열판(12)과 동일한 높이를 갖는 것으로 도시되어 있으나, 실제 제조과정에서는 다이(16)와 방열판(12)의 높이 단차 가 나타나는 문제점이 있었다. 이와 같이, 다이(16)와 방열판(12)의 높이 단차가 존재하는 경우, 다이(16)의 일면에 별도의 절연층(24)을 먼저 형성해야만 회로층(26)이 용이하게 형성되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 다이를 외부 환경으로부터 보호하고, 다이와 방열 플레이트의 높이를 용이하게 일치시킬 수 있는 웨이퍼 레벨 방열 패키지 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 방열 패키지는, 다이 삽입용 캐비티 및 홀이 형성된 방열 플레이트, 상기 방열 플레이트의 캐비티 내에 페이스 업 형태로 실장된 패드를 갖는 다이, 상기 다이와 상기 캐비티 내벽 사이, 및 상기 홀에 개재된 열전도 접착제, 및 일단이 상기 패드와 연결된 상태로 상기 다이에 연장 형성된 재배선층을 포함하는 것을 특징으로 한다.
여기서, 상기 재배선층의 타단을 노출시키는 오픈부를 가진 상태로 상기 다이에 형성된 솔더 레지스트층, 및 상기 재배선층의 타단에 형성된 외부 접속단자를 더 포함하는 것을 특징으로 한다.
또한, 상기 홀은 상기 방열 플레이트를 관통하도록 형성되는 것을 특징으로 한다.
또한, 상기 홀은 상기 방열 플레이트에 다수개 형성된 것을 특징으로 한다.
또한, 상기 홀은 상기 방열 플레이트의 가장자리에 형성되며, 부채꼴 단면 형상을 갖는 것을 특징으로 한다.
또한, 상기 홀은 그 반지름이 이루는 각이 직각인 사분원 단면 형상을 갖는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 방열 패키지의 제조방법은, (A) 지지 플레이트에 패드를 갖는 다이를 부착하는 단계, (B) 방열 플레이트에 다이 삽입용 캐비티 및 홀을 형성하는 단계, (C) 열전도 접착제를 사용하여 상기 캐비티에 상기 다이가 삽입되도록 상기 방열 플레이트를 상기 지지 플레이트에 부착하는 단계, 및 (D) 상기 지지 플레이트를 제거하고, 상기 다이의 상부에 일단이 상기 다이의 패드와 연결된 상태로 연장된 재배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 지지 플레이트에 정렬마크를 형성하는 단계, (A2) 상기 정렬마크가 형성된 지지 플레이트에 반경화 상태의 투명한 희생층를 형성하는 단계, 및 (A3) 상기 지지 플레이트에 형성된 정렬마크를 이용하여 상기 다이를 정렬하고, 상기 희생층을 통해 상기 다이를 페이스-다운 형태로 상기 지지 플레이트에 부착하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 홀은 상기 방열 플레이트를 관통하도록 형성되는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 홀은 각각의 다이를 포함하는 패키지 유닛마다 다수개 형성되는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 홀은 상기 방열 플레이트의 네 가장자리에 형성되며, 부채꼴 단면 형상을 갖는 것을 특징으로 한다.
또한, 청구항 11에 있어서, 상기 홀은 그 반지름이 이루는 각이 직각인 사분원 단면 형상을 갖는 것을 특징으로 한다.
또한, 상기 홀은 패키지 유닛을 구획하는 스크라이빙 라인에 형성되는 것을 특징으로 한다.
또한, 상기 (C) 단계는, 상기 다이의 상부에 열전도 접착제를 도포한 후, 상기 열전도 접착제가 상기 다이와 캐비티 사이의 공간, 및 상기 홀에 개재됨으로써 상기 방열 플레이트가 상기 지지 플레이트에 부착되는 것을 특징으로 한다.
또한, 상기 (C) 단계는, 상기 캐비티에 상기 다이가 삽입되도록 상기 방열 플레이트를 상기 지지 플레이트에 정렬시킨 후, 상기 방열 플레이트의 홀에 열전도 접착제를 인젝션하여 상기 열전도 접착제가 상기 다이와 캐비티 사이의 공간, 및 상기 홀에 개재됨으로써 상기 방열 플레이트가 상기 지지 플레이트에 부착되는 것을 특징으로 한다.
또한, 상기 인젝션은 상기 열전도 접착제가 인젝션되지 않는 다른 홀을 통해 내부의 공기를 배출시키면서 수행되는 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, (E) 상기 재배선층의 타단을 노출시키는 오픈부를 갖는 솔더 레지스트층을 상기 다이에 형성하는 단계, (F) 상기 오픈부에 의해 노출된 상기 재배선층의 타단에 외부접속단자를 형성하는 단계, 및 (G) 스크라이빙 라인을 따라 개별 다이별로 싱귤레이션 하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 다이가 방열 플레이트의 캐비티 내에 실장됨으로써 다이의 백사이드가 보호될 수 있게 된다.
또한, 본 발명에 따르면, 지지 플레이트를 이용하여 다이와 방열 플레이트의 높이 단차를 제거함으로써 별도의 절연층 형성없이도 재배선층을 형성할 수 있게 된다.
또한, 본 발명에 따르면, 방열 플레이트에 홀을 형성하여 열적 또는 기계적 스트레스 완층층의 기능을 수행하는 동시에 열전도 접착제에 보이드 발생을 최소화할 수 있게 된다.
또한, 본 발명에 따르면, 패키지 유닛의 네 가장자리에 홀을 형성함으로써 하나의 홀로 네개의 패키지에 열전도 접착제를 동시에 인젝션할 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되 어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
웨이퍼 레벨 방열 패키지
도 7은 본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 방열 패키지의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 웨이퍼 레벨 방열 패키지(100)에 대해 설명하면 다음과 같다.
도 7에 도시한 바와 같이, 본 실시예에 따른 웨이퍼 레벨 방열 패키지(100)는, 다이 삽입용 캐비티(114) 및 홀(116)이 형성된 방열 플레이트(112), 상기 방열 플레이트(112)의 캐비티(114) 내에 페이스 업 형태로 실장된 패드(110)를 갖는 다이(108), 및 상기 다이(108)와 상기 캐비티(114) 내벽 사이, 및 상기 홀(116)에 개재된 열전도 접착제(118), 및 일단이 상기 패드(110)와 연결된 상태로 상기 다이(108)에 연장 형성된 재배선층(122)을 포함하여 구성된다.
여기서, 다이(108)는 방열 플레이트(112)의 캐비티(114) 내에 열전도 접착제(118)에 의해 고정된 상태로 실장되는데, 다이(108)로부터 발생하는 열이 열전도 접착제(118)를 통해 방열 플레이트(112)에 전달되어 방열이 수행되게 된다.
한편, 웨이퍼 레벨 방열 패키지(100)는 그 사용 중에 열적 또는 기계적인 스트레스를 받게 되는데, 방열 플레이트(112)에는 그 내부가 열전도 접착제(118)로 충진된 홀(116)이 스트레스 완충층의 역할을 수행하게 된다.
이러한 목적을 달성하기 위한 홀(116)은 다양한 구조를 형성되며, 이에 대해서는 도 14 및 도 15에 대한 설명부분에서 설명하기로 한다.
웨이퍼 레벨 방열 패키지의 제조방법
도 8은 본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 방열 패키지의 공정순서도이고, 도 9 내지 도 24는 본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 방열 패키지의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 8에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 방열 패키지는, 지지 플레이트에 다이를 부착하는 S110 단계, 방열 플레이트에 다이 삽입용 캐비티 및 홀을 형성하는 S120 단계, 열전도 접착제를 사용하여 캐비티에 다이가 삽입되도록 방열 플레이트를 지지 플레이트에 부착하는 S130 단계, 지지 플레이트를 제거하고, 다이의 상부에 일단이 다이의 패드와 연결된 상태로 연장된 재배선층을 형성하는 S140 단계, 재배선층의 타단을 노출시키는 오픈부를 갖는 솔더 레지스트층을 형성하는 S150 단계, 및 개별 다이별로 싱귤레이션 하는 S160 단 계를 포함하여 제조되는 것을 특징으로 한다. 이하, 각 단계에 대응하는 도면을 참조하여 구체적으로 각 단계를 설명하기로 한다.
S110 단계는 지지 플레이트(102)에 다이(108)를 페이스-다운(face-down) 형태로 부착하는 단계로서, 도 9 내지 도 12는 본 단계를 공정순서대로 도시한 도면이다.
먼저, 도 9에 도시한 바와 같이, 지지 플레이트(support plate; 102)를 준비한다. 여기서, 지지 플레이트(102)는 제조과정에서 지지기능을 수행하기 위한 것으로 일정강도를 갖는 것이면 어떠한 것이라도 사용가능하다.
다음, 도 10에 도시한 바와 같이, 지지 플레이트(102)에 다이 어태치의 정밀성을 꾀하기 위해 정렬마크(104)를 형성한다. 이때, 정렬마크(104)는 다이가 어태치되는 지지 플레이트(102)의 일면에 형성된다.
다음, 도 11에 도시한 바와 같이, 정렬마크(104)가 형성된 지지 플레이트(102)의 일면에 다이 어태치를 위한 희생층(106)을 형성한다.
여기서, 희생층(106)은 다이(108)를 어태치한 상태로 고정하되 그 상부에서 정렬마크(104)의 식별이 가능하도록, 반경화 상태의 투명한 재질, 예를 들어 세라믹 소재로 형성되는 것이 바람직하다.
다음, 도 12에 도시한 바와 같이, 다이(108)를 지지 플레이트(102)에 어태치 한다.
여기서, 다이(108)는 집적회로(도시하지 않음)가 내재된 실리콘 소재의 칩 몸체 상부면에 집적회로와 전기적으로 연결되는 패드(110)가 형성되고, 패드(110)가 노출되도록 칩 몸체의 상부면에 패시베이션층(108a)이 형성된 구조를 가지며, 이러한 패드(110)와 패시베이션층(108a)의 형성은 패브리케이션(Fabrication; FAB) 공정에서 실시된다.
이때, 다이(108)는 반경화 상태인 희생층(106)의 접착성에 의해 지지 플레이트(102)에 접착 고정되게 된다.
한편, 다이(108)는 패드(110)가 아래를 향하도록 페이스-다운(face-down) 형태로 지지 플레이트(102)에 플립칩 실장되는데, 지지 플레이트(102)에 형성된 정렬마크(104)를 이용함으로써 원하는 위치에 어태치가 가능하게 되어 어태치 오차가 줄일 수 있을 뿐만 아니라, 다수의 다이(108)를 동시에 어태치 할 수 있기 되어 어태치 리드 타임을 줄일 수 있게 된다.
S120 단계는 방열 플레이트(112)에 다이 삽입용 캐비티(114) 및 홀(116)을 형성하는 단계로서, 도 13 내지 도 15는 본 단계에 대응하는 공정을 나타내는 도면이다.
다음, 도 13에 도시한 바와 같이, 방열 플레이트(112)를 준비하고, 다이 삽입용 캐비티(114)를 가공한다.
이때, 방열 플레이트(112)는, 예를 들어 스테인레스 강, 철(Fe), 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 및 이들의 합금 중 어느 하나로 구성된다.
여기서, 방열 플레이트(112)에 형성되는 캐비티(114)는 다이(108)가 그 내부에 삽입될 수 있도록 다이(108)의 가로 폭 및 세로 폭보다 크게 형성되는 것이 바람직하며, 이는 에칭공정 또는 기계적 식각 공정 등 다양한 방법을 사용하여 형성된다.
다음, 도 14에 도시한 바와 같이, 방열 플레이트(112)에 홀(116)을 가공한다.
여기서, 홀(116)은 웨이퍼 레벨 방열 패키지(100)의 사용중에 발생하는 열적 또는 기계적 스트레스의 완충층 역할을 수행할 뿐만 아니라, 열전도 접착제(118)를 이용하여 다이(108) 및 방열 플레이트(112)를 지지 플레이트(102)에 부착하는 경우에 열전도 접착제(118)에 발생하는 보이드(void)를 없애는 역할을 수행한다.
이때, 홀(116)은 방열 플레이트(112)를 관통하도록 형성되며, 각각의 다이(108)를 포함하는 패키지 유닛마다 다수개 형성되는 것이 바람직하다. 도 14에는 도시의 편의를 위해 2개의 홀(116)이 패키지 유닛마다 형성되는 것으로 도시하였으나, 이는 예시적인 것에 불과하다 할 것이다.
한편, 도 15에 도시한 바와 같이, 홀(116)은 패키지 유닛이 만나는 위치에 형성함으로써, 한번의 홀가공 공정에 의해 4개의 유닛에 공통되는 홀(116)을 형성할 수 있다. 즉, 각 패키지 유닛의 방열 플레이트(112)의 네 가장자리에 홀(116)을 형성할 수 있다. 이와 같이, 홀(116)을 형성하는 경우, 각 패키지 유닛의 네 가장자리에는 부채꼴 단면 형상, 바람직하게는 홀 반지름이 이루는 각이 직각인 사분원 단면 형상의 홀(116)이 형성된다.
나아가, 홀(116)은 스크라이빙 라인의 기능을 동시에 수행하도록 스크라이빙 라인에 형성되는 것이 바람직하다.
S130 단계는 열전도 접착제를 사용하여 캐비티에 다이가 삽입되도록 방열 플레이트를 지지 플레이트에 부착하는 단계로서, 도 16 내지 도 17은 본 단계에 대응하는 공정의 일실시예를 나타내는 도면이고, 도 18 내지 도 19은 본 단계에 대응하는 공정의 다른 실시예를 나타내는 도면이다.
먼저, 도 16 내지 도 17을 참조하여, 본 단계의 일실시예에 따른 공정을 설명하기로 한다.
도 16에 도시한 바와 같이, 방열 플레이트(112)를 부착하기 위한 열전도 접착제(118)을 다이(108)의 일면에 도포한다.
이때, 열전도 접착제(118)는, 예를 들어 다이(108)의 상부에 디스펜싱 공정에 의해 도포되며, 도포되는 양은 캐비티(114)와 다이(108)의 부피 등을 고려하여 도포되는 것이 바람직하다. 즉, 방열 플레이트(112)의 캐비티(114) 내에 다이(108)가 삽입되었을 경우, 방열 플레이트(112)의 내벽과 캐비티(114) 사이의 공간 및 홀(116)의 부피만큼 열전도 접착제(118)가 개재될 수 있도록 도포한다.
다음, 도 17에 도시한 바와 같이, 다이(108)의 외곽부분 및 지지 플레이트(102)에 형성된 정렬마크(104)를 이용하여 방열 플레이트(112)의 캐비티(114) 내에 다이(108)가 삽입될 수 있도록 방열 플레이트(112)를 정렬한 후, 열전도 접착 제(118)를 이용하여 방열 플레이트(112)를 지지 플레이트(102)에 부착한다.
이때, 열전도 접착제(118)은 다이(108)와 방열 플레이트(112)의 캐비티(114) 사이의 공간, 즉 다이(108)의 측면과 방열 플레이트(112)의 측벽 사이, 및 다이(108)의 상부와 방열 플레이트(112)의 상부 내벽 사이 뿐만 아니라 방열 플레이트(112)의 홀(116)에 개재됨으로써, 방열 플레이트(112)가 지지 플레이트(102)에 부착된다.
다음, 도 18 내지 도 19를 참조하여, 본 단계의 다른 실시예에 따른 공정을 설명하기로 한다.
도 18에 도시한 바와 같이, 다이(108)의 외곽부분 및 지지 플레이트(102)에 형성된 정렬마크(104)를 이용하여 방열 플레이트(112)의 캐비티(114) 내에 다이(108)가 삽입될 수 있도록 방열 플레이트(112)를 지지 플레이트(102)에 예비 정렬 본딩한다.
다음, 도 19에 도시한 바와 같이, 방열 플레이트(112)에 형성된 홀(116)에 열전도 접착제(118)를 인젝션기구(120)로 인젝션하여 열전도 접착제(118)가 다이(108)와 캐비티(114) 사이의 공간, 및 홀(116)에 개재됨으로써 방열 플레이트(112)를 지지 플레이트(102)에 부착시킨다.
이때, 하나의 홀(116)을 통해 인젝션되는 열전도 접착제(118)에 보이드(void)가 형성되는 것을 방지하기 위해, 열전도 접착제(118)가 인젝션되지 않는 다른 홀(116)에서는 내부의 공기를 외부로 배출시키는 것이 동시에 수행되는 것이 바람직하다.
S140 단계는 지지 플레이트를 제거하고, 다이의 상부에 일단이 다이의 패드와 연결된 상태로 연장된 재배선층을 형성하는 단계로서, 도 20은 본 단계에 대응하는 공정을 나타내는 도면이다.
먼저, 도 20에 도시한 바와 같이, 희생층(106)을 제거하여 지지 플레이트(102)와 방열 플레이트(112)를 분리한다.
다음, 도 21에 도시한 바와 같이, 일단이 패드(110)와 연결된 상태로 패시베이션층(108a) 상으로 연장되게 형성된 재배선층(122)을 형성한다. 이때, 재배선층(122)의 타단에는 별도의 접속패드가 형성되는 것도 가능하다 할 것이다.
S150 단계는 재배선층(122)의 타단을 노출시키는 오픈부(126)를 갖는 솔더 레지스트층(124)을 형성하는 단계로서, 도 22는 본 단계에 대응하는 도면이다. 여기서, 재배선층(122)의 타단은 접속패드부의 역할을 수행하기 위한 것으로서, 이를 제외한 재배선층(122) 및 패시베이션층(108a)을 보호하기 위해 솔더 레지스트층(124)을 형성한다. 이때, 도 23에 도시한 바와 같이, 솔더 레지스트층(124)의 오픈부(126)에 의해 노출된 재배선층(122)의 타단에는 솔더볼과 같은 외부접속단자(128)가 부착될 수 있다.
S160 단계는 개별 다이별로 싱귤레이션 하는 단계로서, 도 24는 본 단계에 대응하는 도면이다. 즉, 스크라이빙 라인을 따라 각각의 패키지 유닛별로 다이싱 장치(130)을 사용하여 싱귤레이션 공정을 수행한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 웨이퍼 레벨 방열 패키지 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 6은 종래기술에 따른 방열판을 구비한 웨이퍼 레벨 패키지의 제조방법을 공정순서대로 나타낸 공정단면도이다.
도 7은 본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 방열 패키지의 단면도이다.
도 8은 본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 방열 패키지의 공정순서도이다.
도 9 내지 도 24는 본 발명의 바람직한 실시예에 따른 웨이퍼 레벨 방열 패키지의 제조방법을 공정순서대로 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
102 : 지지 플레이트 104 : 정렬마크
106 : 희생층 108 : 다이
108a : 패시베이션층 110 : 패드
112 : 방열 플레이트 114 : 캐비티
116 : 홀 118 : 열전도 접착제
122 : 재배선층 124 : 솔더 레지스트층
128 : 외부접속단자

Claims (17)

  1. 다이 삽입용 캐비티 및 홀이 형성된 방열 플레이트;
    상기 방열 플레이트의 캐비티 내에 페이스 업 형태로 실장된 패드를 갖는 다이;
    상기 다이와 상기 캐비티 내벽 사이, 및 상기 홀에 개재되어 충진되는 열전도 접착제; 및
    일단이 상기 패드와 연결된 상태로 상기 다이에 연장 형성된 재배선층
    을 포함하는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지.
  2. 청구항 1에 있어서,
    상기 재배선층의 타단을 노출시키는 오픈부를 가진 상태로 상기 다이에 형성된 솔더 레지스트층; 및
    상기 재배선층의 타단에 형성된 외부 접속단자
    를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지.
  3. 청구항 1에 있어서,
    상기 홀은 상기 방열 플레이트를 관통하도록 형성되는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지.
  4. 청구항 1에 있어서,
    상기 홀은 상기 방열 플레이트에 다수개 형성된 것을 특징으로 하는 웨이퍼 레벨 방열 패키지.
  5. 청구항 1에 있어서,
    상기 홀은 상기 방열 플레이트의 가장자리에 형성되며, 부채꼴 단면 형상을 갖는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지.
  6. 청구항 5에 있어서,
    상기 홀은 그 반지름이 이루는 각이 직각인 사분원 단면 형상을 갖는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지.
  7. (A) 지지 플레이트에 패드를 갖는 다이를 페이스-다운 형태로 부착하는 단계;
    (B) 방열 플레이트에 다이 삽입용 캐비티 및 홀을 형성하는 단계;
    (C) 열전도 접착제를 사용하여 상기 캐비티에 상기 다이가 삽입되도록 상기 방열 플레이트를 상기 지지 플레이트에 부착하는 단계; 및
    (D) 상기 지지 플레이트를 제거하고, 상기 다이의 상부에 일단이 상기 다이의 패드와 연결된 상태로 연장된 재배선층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
  8. 청구항 7에 있어서,
    상기 (A) 단계는,
    (A1) 지지 플레이트에 정렬마크를 형성하는 단계;
    (A2) 상기 정렬마크가 형성된 지지 플레이트에 반경화 상태의 투명한 희생층를 형성하는 단계; 및
    (A3) 상기 지지 플레이트에 형성된 정렬마크를 이용하여 상기 다이를 정렬하고, 상기 희생층을 통해 상기 다이를 페이스-다운 형태로 상기 지지 플레이트에 부착하는 단계
    를 포함하는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
  9. 청구항 7에 있어서,
    상기 (B) 단계에서,
    상기 홀은 상기 방열 플레이트를 관통하도록 형성되는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
  10. 청구항 7에 있어서,
    상기 (B) 단계에서,
    상기 홀은 각각의 다이를 포함하는 패키지 유닛마다 다수개 형성되는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
  11. 청구항 7에 있어서,
    상기 (B) 단계에서,
    상기 홀은 상기 방열 플레이트의 네 가장자리에 형성되며, 부채꼴 단면 형상을 갖는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
  12. 청구항 11에 있어서,
    상기 홀은 그 반지름이 이루는 각이 직각인 사분원 단면 형상을 갖는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
  13. 청구항 10에 있어서,
    상기 홀은 패키지 유닛을 구획하는 스크라이빙 라인에 형성되는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
  14. 청구항 7에 있어서,
    상기 (C) 단계는,
    상기 다이의 상부에 열전도 접착제를 도포한 후, 상기 열전도 접착제가 상기 다이와 캐비티 사이의 공간, 및 상기 홀에 개재됨으로써 상기 방열 플레이트가 상기 지지 플레이트에 부착되는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
  15. 청구항 7에 있어서,
    상기 (C) 단계는,
    상기 캐비티에 상기 다이가 삽입되도록 상기 방열 플레이트를 상기 지지 플레이트에 정렬시킨 후, 상기 방열 플레이트의 홀에 열전도 접착제를 인젝션하여 상기 열전도 접착제가 상기 다이와 캐비티 사이의 공간, 및 상기 홀에 개재됨으로써 상기 방열 플레이트가 상기 지지 플레이트에 부착되는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
  16. 청구항 15에 있어서,
    상기 인젝션은 상기 열전도 접착제가 인젝션되지 않는 다른 홀을 통해 내부의 공기를 배출시키면서 수행되는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
  17. 청구항 7에 있어서,
    상기 (D) 단계 이후에,
    (E) 상기 재배선층의 타단을 노출시키는 오픈부를 갖는 솔더 레지스트층을 상기 다이에 형성하는 단계;
    (F) 상기 오픈부에 의해 노출된 상기 재배선층의 타단에 외부접속단자를 형성하는 단계; 및
    (G) 스크라이빙 라인을 따라 개별 다이별로 싱귤레이션 하는 단계
    를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 방열 패키지의 제조방법.
KR1020090009369A 2009-02-05 2009-02-05 웨이퍼 레벨 방열 패키지 및 그 제조방법 KR101009130B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090009369A KR101009130B1 (ko) 2009-02-05 2009-02-05 웨이퍼 레벨 방열 패키지 및 그 제조방법
US12/424,514 US8283768B2 (en) 2009-02-05 2009-04-15 Wafer Level package for heat dissipation and method of manufacturing the same
US13/607,393 US20130005089A1 (en) 2009-02-05 2012-09-07 Wafer Level Package For Heat Dissipation And Method Of Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090009369A KR101009130B1 (ko) 2009-02-05 2009-02-05 웨이퍼 레벨 방열 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100090083A KR20100090083A (ko) 2010-08-13
KR101009130B1 true KR101009130B1 (ko) 2011-01-18

Family

ID=42397009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090009369A KR101009130B1 (ko) 2009-02-05 2009-02-05 웨이퍼 레벨 방열 패키지 및 그 제조방법

Country Status (2)

Country Link
US (2) US8283768B2 (ko)
KR (1) KR101009130B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233756A1 (en) * 2010-03-24 2011-09-29 Maxim Integrated Products, Inc. Wafer level packaging with heat dissipation
CN102171818A (zh) * 2011-04-18 2011-08-31 华为终端有限公司 芯片散热装置、电子设备及散热器的固定方法
US20130040423A1 (en) 2011-08-10 2013-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Multi-Chip Wafer Level Packaging
US8754514B2 (en) 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US9029202B2 (en) 2013-05-28 2015-05-12 Freescale Semiconductor, Inc. Method of forming a high thermal conducting semiconductor device package
US9123685B2 (en) 2013-07-15 2015-09-01 Freescale Semiconductor Inc. Microelectronic packages having frontside thermal contacts and methods for the fabrication thereof
JP6124258B2 (ja) * 2013-08-21 2017-05-10 アルプス電気株式会社 電子回路ユニット及び電子回路ユニットの製造方法
US9576930B2 (en) * 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
US10431534B2 (en) 2017-12-11 2019-10-01 Nxp Usa, Inc. Package with support structure
CN109950214A (zh) * 2017-12-20 2019-06-28 安世有限公司 芯片级封装半导体器件及其制造方法
WO2019179259A1 (en) * 2018-03-21 2019-09-26 Bitmain Technologies Inc. Chip heat dissipating structure, chip structure, circuit board, and computing device
US11953728B2 (en) * 2018-08-06 2024-04-09 Rockley Photonics Limited Method for III-v/silicon hybrid integration
US10825796B2 (en) 2018-10-22 2020-11-03 Nanya Technology Corporation Semiconductor package and method for manufacturing the same
US11398399B2 (en) * 2019-03-08 2022-07-26 X Display Company Technology Limited Components with backside adhesive layers
CN113035756A (zh) * 2021-03-24 2021-06-25 绍兴同芯成集成电路有限公司 一种利用玻璃载板进行超薄晶圆制程基板散热的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013776A (ko) * 1997-07-10 1999-02-25 이데이노부유끼 반도체 장치
US20030134455A1 (en) * 2002-01-15 2003-07-17 Jao-Chin Cheng Method of forming IC package having upward-facing chip cavity
JP2007250868A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2008047573A (ja) * 2006-08-11 2008-02-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224953A1 (en) * 2004-03-19 2005-10-13 Lee Michael K L Heat spreader lid cavity filled with cured molding compound
TWI322495B (en) * 2006-12-20 2010-03-21 Phoenix Prec Technology Corp Carrier structure embedded with a chip and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013776A (ko) * 1997-07-10 1999-02-25 이데이노부유끼 반도체 장치
US20030134455A1 (en) * 2002-01-15 2003-07-17 Jao-Chin Cheng Method of forming IC package having upward-facing chip cavity
JP2007250868A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2008047573A (ja) * 2006-08-11 2008-02-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置

Also Published As

Publication number Publication date
US20130005089A1 (en) 2013-01-03
US8283768B2 (en) 2012-10-09
US20100193932A1 (en) 2010-08-05
KR20100090083A (ko) 2010-08-13

Similar Documents

Publication Publication Date Title
KR101009130B1 (ko) 웨이퍼 레벨 방열 패키지 및 그 제조방법
US11916023B2 (en) Thermal interface material having different thicknesses in packages
US9461018B1 (en) Fan-out PoP structure with inconsecutive polymer layer
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
TWI478314B (zh) 半導體裝置與半導體裝置的形成方法
US20180102311A1 (en) Semiconductor package utilizing embedded bridge through-silicon-via interconnect component
US11133282B2 (en) COWOS structures and methods forming same
US20080237828A1 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
US20080157336A1 (en) Wafer level package with die receiving through-hole and method of the same
JP2008252087A (ja) 半導体装置パッケージ構造及びその方法
EP2399284B1 (en) Semiconductor chip with reinforcement layer
TWI670827B (zh) 半導體封裝及其製造方法
JP2008193064A (ja) ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法
KR20120109514A (ko) 윈도우 삽입된 다이 패키징
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
JP2008258604A (ja) 並列構成のマルチチップを有する半導体デバイスパッケージおよびその製造方法
US11011431B2 (en) Semiconductor structure and manufacturing method thereof
US8232138B2 (en) Circuit board with notched stiffener frame
US7952200B2 (en) Semiconductor device including a copolymer layer
CN109817587B (zh) 形成半导体结构的方法及封装件
CN112309874A (zh) 封装件及其形成方法
KR101631406B1 (ko) 반도체 패키지 및 그 제조 방법
US20240071857A1 (en) Semiconductor device
KR20160108942A (ko) 반도체 패키지 구조 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 10