JPS6327024A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6327024A
JPS6327024A JP17023186A JP17023186A JPS6327024A JP S6327024 A JPS6327024 A JP S6327024A JP 17023186 A JP17023186 A JP 17023186A JP 17023186 A JP17023186 A JP 17023186A JP S6327024 A JPS6327024 A JP S6327024A
Authority
JP
Japan
Prior art keywords
pattern
photoresist layer
resist layer
photo
corner section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17023186A
Other languages
English (en)
Other versions
JPH0638408B2 (ja
Inventor
Seiji Sagawa
誠二 寒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17023186A priority Critical patent/JPH0638408B2/ja
Publication of JPS6327024A publication Critical patent/JPS6327024A/ja
Publication of JPH0638408B2 publication Critical patent/JPH0638408B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にドライエ
ツチング工程におけるホトレジ亘トの形状を制御する方
法に関する。
〔従来の技術〕
従来、半導体装置の製造工程において、リアクチ゛イブ
イオンエツチング法(以下RIE法という)を用いて被
エツチング物の角部をテーパー状にエツチングを施す場
合は、現像後のホトレジスト層を熱処理し、ホトレジス
ト層の角部を流動させてテーパーを持たせたのち、ホト
レジスト層と被エツチング物とのエツチング選択比を小
さくする反応ガスを用いてエツチングを行ってきた。
〔発明が解決しようとする問題点〕
上述した従来のエツチング方法では、ホトレジスト層の
角部にテーパーを形成することはできるが、その形状を
制御することはできない。特に、同一熱処理条件によっ
てもホトレジスト層に形成されたパターンの幅によって
テーパーの角度が異なるという問題点がある。
本発明の目的は、マスクとして用いるホトレジスト層の
角部に形成するテーパーの形状を制御し、被エツチング
物のパターンの角部に再現性の良いテーパーを形成する
ことのできる半導体装置の製造方法を提供することにあ
る。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板上に形成
された薄膜上にホトレジスト層を形成したのちバターニ
ングし所定の部分にパターンを形成する工程と、前記パ
ターンを有するホトレジスト層をF、Cl、Hのうち少
くとも1種類の元素を含むガスと酸素との混合ガスを用
いたプラズマ処理を行ない表面を硬化させる工程と、表
面が硬化した前記ホトレジスト層を加熱して流動させ前
記ホトレジスト層のパターンの角部にテーパーを形成す
る工程と、前記テーパー状の角部を有するホトレジスト
層をマスクとしリアクティブイオンエッチング法を用い
前記薄膜にテーパー状の角部を有するパターンを形成す
る工程とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a)〜(d)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
まず第1図(a)に示すように、シリコン基板2上に5
i02膜を約1μmの厚さに形成したのち、その表面に
ホトレジスト層3を形成しパターニングして開口部4を
形成する。
次に第1図(b)に示すように、C2HC&3のガスを
約30%を含む酸素ガスを用いたプラズマで約10秒間
処理をして、ホトレジスト層3の表面に厚さ約0.01
μmの表面硬化層3Aを形成する。
次に第1図(c)に示すように、N2ガス雰囲気中で1
80℃、30分間の熱処理を行うことにより、開口部4
の角部に約60”のテーパー5を持ったホトレジスト層
3を形成する。このテーパー5の形状はプラズマ処理時
間及び熱処理の温度と時間とにより制御することができ
る。
次に第1図<d)に示すように、ホトレジスト層3とS
 i 02膜1とのエツチング速度比が約1の反応ガス
、例えばCF 4 +02ガスを用いるRIE法により
エツチングし、SiO□1模1にテーパー5Aを有する
開口部4Aを形成する。
このようにして形成された5i02膜1の開口部4Aは
、ホトレジスト層3に形成された開口部4とほぼ同一の
角度を有するテーパーを持って形成される。このため、
開口部4Aの形状は再現性の良いものとなる。
尚、上記実施例においては、5i02膜1にテーパーを
有する開口部を形成する場合について説明したが、5i
02膜に限定されるものではなく、金属薄膜であっても
よい。又開口部に限らず、他のパターンの角部にテーパ
ーを設ける場合であってもよい。更に、プラズマ処理に
施てはC2HCl 3と酸素との混合ガスを用いたが、
CF4やC2H4等、F、Cl、H(7)うち少くとも
1種類の元素を含むガスと酸素との混合ガスであればよ
い。
〔発明の効果〕
以上説明したように本発明は、パターンの形成されたホ
トレジスト層をF、Cl、Hのうち少くとも1種類の元
素を含むガスと酸素との混合ガスを男いてプラズマ処理
を行い、レジスト層表面に硬化層を形成したのち熱処理
を行うことによりテーパー状の角部を有するマスクが形
成できるため、このマスク下の薄膜にテーパー状の角部
を有する、パターンを再現性良く形成できる半導体装置
の製造方法が得られる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。  
゛ 1・・・S i 02膜、2・・・シリコン基板、3・
・・ホトレジスト層、3A・・・表面硬化層、4,4A
・・・開口ゞ−こノ

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に形成された薄膜上にホトレジスト層を
    形成したのちパターニングし所定の部分にパターンを形
    成する工程と、前記パターンを有するホトレジスト層を
    F、Cl、Hのうち少くとも1種類の元素を含むガスと
    酸素との混合ガスを用いたプラズマ処理を行ない表面を
    硬化させる工程と、表面が硬化した前記ホトレジスト層
    を加熱して流動させ前記ホトレジスト層のパターンの角
    部にテーパーを形成する工程と、前記テーパー状の角部
    を有するホトレジスト層をマスクとしリアクティブイオ
    ンエッチング法を用い前記薄膜にテーパー状の角部を有
    するパターンを形成する工程とを含むことを特徴とする
    半導体装置の製造方法。
JP17023186A 1986-07-18 1986-07-18 半導体装置の製造方法 Expired - Lifetime JPH0638408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17023186A JPH0638408B2 (ja) 1986-07-18 1986-07-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17023186A JPH0638408B2 (ja) 1986-07-18 1986-07-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6327024A true JPS6327024A (ja) 1988-02-04
JPH0638408B2 JPH0638408B2 (ja) 1994-05-18

Family

ID=15901095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17023186A Expired - Lifetime JPH0638408B2 (ja) 1986-07-18 1986-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0638408B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283358A (ja) * 1992-02-07 1993-10-29 Sumitomo Metal Ind Ltd 半導体装置のコンタクトホール形成方法
JPH06151388A (ja) * 1992-11-12 1994-05-31 Sumitomo Metal Ind Ltd 半導体装置のコンタクトホール形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283358A (ja) * 1992-02-07 1993-10-29 Sumitomo Metal Ind Ltd 半導体装置のコンタクトホール形成方法
JPH06151388A (ja) * 1992-11-12 1994-05-31 Sumitomo Metal Ind Ltd 半導体装置のコンタクトホール形成方法

Also Published As

Publication number Publication date
JPH0638408B2 (ja) 1994-05-18

Similar Documents

Publication Publication Date Title
JPS59211231A (ja) パタ−ン形成方法
JPS6327024A (ja) 半導体装置の製造方法
KR100472029B1 (ko) 포토레지스트의 선택비 제어방법
JPH02271359A (ja) シリル化によるポジ型ホトレジストの硬化方法
JPH01189923A (ja) 半導体装置の製造方法
JP3439488B2 (ja) 半導体装置の製造方法
JPS6331119A (ja) パタ−ン形成法
JPS6050939A (ja) 半導体装置の製造方法
JPH01105537A (ja) レジストパターンの形成方法
JPS60110124A (ja) 微細パタ−ン加工方法
JPS6151825A (ja) レジストパタ−ンの形成方法
JPS59155933A (ja) 微細パタ−ン形成方法
JPH03108314A (ja) 半導体素子の製造方法
KR19980037280A (ko) 포토레지스트패턴 형성방법
JPS63240025A (ja) ドライエツチング方法
JPS6132718A (ja) 合成樹脂成型金型の製法
JPH01239848A (ja) 表面平担化処理法
JPH0240914A (ja) パターン形成方法
JPS63312645A (ja) 半導体装置の製造方法
KR20010037575A (ko) 반도체 장치의 미세 패턴 형성 방법
JPS63155619A (ja) 多層レジスト形成方法
JPS6276724A (ja) 有機薄膜熱処理方法
JPH02174121A (ja) 半導体製造工程におけるエッチング選択度を改善するための方法
JPS6212131A (ja) 半導体装置の製造方法
JPS6054775B2 (ja) ドライ現像方法