KR20010037575A - 반도체 장치의 미세 패턴 형성 방법 - Google Patents

반도체 장치의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20010037575A
KR20010037575A KR1019990045160A KR19990045160A KR20010037575A KR 20010037575 A KR20010037575 A KR 20010037575A KR 1019990045160 A KR1019990045160 A KR 1019990045160A KR 19990045160 A KR19990045160 A KR 19990045160A KR 20010037575 A KR20010037575 A KR 20010037575A
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
footing
semiconductor device
forming
Prior art date
Application number
KR1019990045160A
Other languages
English (en)
Inventor
이석주
유지용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990045160A priority Critical patent/KR20010037575A/ko
Publication of KR20010037575A publication Critical patent/KR20010037575A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

미세 패턴 형성시 리프팅을 방지할 수 있도록 한 제조 방법을 제공하고자 한다. 상기 제조 방법은 반도체 기판의 상부에 형성된 가공 대상막의 상부에 포토레지스트를 도포하고, 소프트 베이크 온도를 조절하여 패터닝된 포토레지스트 프로파일에 풋팅을 형성하는 공정과, 드라이 에치 디스컴(dry each descum)을 이용하여 상기 형성된 포토레지스트 프로파일의 풋팅을 제거하는 공정을 포함한다. 또한, 상기 공정의 소프트 베이크 공정상의 제어 온도는 110℃~120℃로서 상기 포토레지스트내에 솔벤트(solvent) 농도 구배를 풋팅 형성에 유리하게 만드는 조건이며, 상기 풋팅을 제거하는 공정은 산소(O2) 플라즈마 혹은 산소(O2)와 질소(N2)의 혼합가스 또는 산소(O2)와 탄화수소 화합물의 혼합가스를 이용한 이방성 건식 식각으로 150와트(watt) 이하의 저전력(low power)에서 진행된다.

Description

반도체 장치의 미세 패턴 형성 방법{METHOD FOR FORMING OF MINUTE PATTERN IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 패턴 형성 방법에 관한 것으로, 특히 미세 패턴 형성시 리프팅을 방지할 수 있도록 한 제조 방법에 관한 것이다.
반도체 기술의 발달로 집적도가 더욱더 고집적화 하면서 0.20㎛ 이하의 미세 패턴 형성이 일반화되고 있다. 반도체 기판상에 형성되는 패턴 사이즈가 극소화하면서 리소그래피(lithography) 기술에서 사용하는 포토레지스트(photo resist)의 두께도 낮아지는 추세이다. 그러나, 현재의 기술에 있어서, 드라이 에치(dry etch)시 선택비의 한계로 포토레지스트의 두께를 무한정 낮추는 것은 불가능하다. 패턴의 사이즈에 대한 두께의 비가 높을수록 패턴의 리프팅 또는 쓰러지는 현상이 심각한 문제로 등장하고 있다. 이를 도면을 참고하여 설명하면 하기와 같다.
도 1은 종래의 기술에 의한 포토 리소그래피에 의한 패턴 형성을 설명하기 위한 도면이다. 도 1을 참조하면, 반도체 기판의 상부에 놓여진 금속 등의 피가공막(10), 예를 들면, 폴리 실리콘 등을 특정 패턴으로 형성하기 위한 포토레지스트가 패터닝(patterning)된 포토레지스트 패턴(12)을 도시한 것이다. 이러한 포토레지스트의 패터닝은 이미 이기술 분야에서 잘 알려져 있으므로 상세한 설명은 생략한다.
일반적인 포트 리소그래피에서 포토레지스트(12)의 두께(t)에 대한 폭(W)의 비는 아스펙트 레시오(aspect ratio= t/w)로 표시된다. 도 1과 같은 포토레지스트(12)의 형성에서 상기 아스펙트 레시오의 값이 "3"을 넘어가면 패턴이 쓰러지거나, 리프팅이 발생하여 제조 공정 상에 어려움이 발생한다. 상기 아스펙트 레시오의 값을 작게 하려면, 포토레지스트(12)의 두께를 낮추어야 하지만, 드라이 에치 공정에서 마스크로 사용하는 포토레지스트(12)와 에치 하려는 물질의 선택 비에 문제가 있어 무한정 낮추는 것은 불가능하다. 반도체 장치의 디자인 룰(design rule)상 선의 폭(w)은 고정되어 있으므로 이런 문제를 개선하기 위해서는 특별한 방법이 요구된다. 상기와 같은 패턴의 쓰러짐 혹은 리프팅은 리소그래피 공정에서 노광 후 현상시 스핀(spin) 공정을 사용하기 때문이다. 즉, 현상하여 패턴을 형성 후 스핀 드라이(spin dry)하는 과정에서 주로 발생한다.
도 2는 종래 기술을 적용하여 패턴을 형성한 포토레지스트의 패턴으로서, 리프팅에 취약한 구조로 형성된 포토레지스트 프로파일이 도시되어 있다. 도 2를 참조하면, 패터닝된 포트레지스트(12)의 에지부(edge part)의 하부영역(14)이 레지스트측으로 들어가 리프팅에 취약한 구조를 가지게 된다. 따라서, 포토레지스트(12)의 패턴이 쓰러지는 경우도 발생할 수 있게 되어 0.20㎛ 이하의 미세 패턴의 형성을 곤란하게 한다.
따라서, 본 발명의 목적은 반도체 장치에서, 매우 섬세한 패턴을 보다 용이하게 형성할 수 있는 반도체 장치의 미세 패턴 형성 방법을 제공함에 있다.
본 발명의 다른 목적은 소프트 베이크(soft bake) 공정의 분위기를 제어하여 레지스트 패턴의 에지부의 하부에 풋팅(footing)을 형성할 수 있는 반도체 장치의 미세 패턴 형성 방법을 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체 장치의 미세 패턴 형성 방법에 있어서, 반도체 기판의 상부에 형성된 가공 대상막의 상부에 포토레지스트를 도포하고, 소프트 베이크 온도를 조절하여 패터닝된 포토레지스트 프로파일에 풋팅을 형성하는 공정과, 드라이 에치 디스컴(dry each descum)을 이용하여 상기 형성된 포토레지스트 프로파일의 풋팅을 제거하는 공정으로 이루어짐을 특징으로 한다.
본 발명의 원리에 따른 상기 공정의 소프트 베이크 공정상의 제어 온도는 110℃~120℃로서 상기 포토레지스트내에 솔벤트(solvent) 농도 구배를 풋팅 형성에 유리하게 만드는 조건임을 특징으로 한다.
또한, 상기 풋팅을 제거하는 공정은 산소(O2) 플라즈마 혹은 산소(O2)와 질소(N2)의 혼합가스 또는 산소(O2)와 탄화수소 화합물의 혼합가스를 이용한 이방성 건식 식각으로 150와트(watt) 이하의 저전력(low power)에서 진행하는 것임을 특징으로 한다.
도 1은 종래의 기술에 의한 포토레지스트 패턴의 에칭 공정을 설명하기 위한 도면.
도 2는 종래의 기술에 의한 포토레지스트 패턴으로서, 리프팅에 취약한 포토레지스트 프로파일을 나타낸 도면.
도 3은 본 발명의 바람직한 실시예에 따른 포토레지스터 패턴으로서, 풋팅이 형성된 포토레지스트 패턴을 도시한 도면.
도 4는 도 3의 포토레지스트 프로파일에 형성된 풋팅을 드라이 에치 디스컴 공정을 통해 제거한 포토레지스터 미세 패턴을 도시한 도면.
도 5A 및 도 5B는 본 발명의 실시예에 따라 구현된 포토레지스트 프로파일으로서, 소프트 베이크의 온도를 조절하여 포토레지스트 프로파일에 풋팅이 형성된 것과 드라이 에치 디크컴에 의해 풋팅이 제거된 것을 나타낸 도면이다.
이하에서는 본 발명의 바람직한 일 실시예에 따른 포토레지스터의 리프팅 방지를 위한 제조 방법이 설명될 것이다. 또한, 하기의 설명에는 도 1에 도시된 구성과 실질적으로 동일한 동작 혹은 구성을 갖는 구성요소에는 동일한 참조번호가 병기된다. 다음의 설명에서, 그러한 구성에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다.
도 3은 본 발명의 바람직한 실시예에 따른 포토레지스터 패턴으로서, 풋팅이 형성된 포토레지스트 패턴을 도시한 도면이다.
도 4는 도 3의 포토레지스트 프로파일에 형성된 풋팅을 드라이 에치 디스컴 공정을 통해 제거한 포토레지스터 미세 패턴을 도시한 도면이다.
그리고, 도 5A 및 도 5B는 본 발명의 실시예에 따라 구현된 포토레지스트 프로파일으로서, 소프트 베이크의 온도를 조절하여 포토레지스트 프로파일에 풋팅이 형성된 것과 드라이 에치 디크컴에 의해 풋팅이 제거된 것을 나타낸 도면이다.
본 발명에 따른 포토레지스트 미세 패터닝은, 가공막(10)의 상부에 포토레지스트(12)를 도포후 현상전에 소프트 베이크(soft bake) 공정의 환경을 제어하여 도 3에 도시된 바와 같은 풋팅(16)을 발생시킨다. 예를 들면, 상기 소프트 베이크의 초기 온도를 약 90℃내지 100℃ 정도한 후 소프트 베이크의 온도를 110℃ 내지 120℃까지 높여 포토레지스트(12)내의 솔벤트 농도 구배를 제어하고, 노광 후 발생하는 산의 확산을 제어하면 도 3과 같은 형태의 풋팅(16)을 가지는 포토레지스터 프로파일을 발생시킬 수 있다. 상기와 같이 풋팅(16)을 발생시키면, 상기 풋팅(16)이 형성된 포토레지스트(12)의 하부의 폭(W1)은 포토레지스터 패턴(12)의 하부의 폭(W2) 보다 더 넓게 형성되므로서 두께 "t/W1"되는 아스펙트 레시오가 감소된다. 이를 보다 정확하게 살피면 도 5A의 16과 같다.
도 3 및 도 5A와 같이 풋팅(16)이 형성된 포토레지스트 패턴(12)를 드라이 에치 디스컴 공정을 이용하여 건식 식각을 실행하므로써 도 3과 같은 풋팅(16)이 제거됨과 동시에 포토레지스트 패턴(12)의 찌거기도 거의 없는 도 5B의 프로파일을 얻을 수 있다. 드라이 에치 디스컴 공정시, 풋팅(16)이 제거되는 이유는 스터퍼링 수율(sputtering yield )로 설명할 수 있다. 통상 드라이 에치 디스컴 공정은 이방성 식각 공정으로서 웨이퍼를 향한 활성종의 입사각도에 따라 식각율(etch rate)이 달라지며, 일반적으로 약 45도의 각도에서 최대의 식각율을 얻을 수 있다.
도 3 및 도 5A도에서 원으로 표시된 풋팅(16) 영역은 다른 부위의 패턴보다 스퍼터링 수율이 높아 집중적으로 에칭 찌거기(consume)가 발생한다. 디스컴 공정의 조건은 산소(O2) 만을 사용하여 저전력(약 150와트 이하)의 조건에서 플라즈마 반을 시키거나, 또는 산소와 질소, 산호와 탄화수소물 등의 혼합가스를 이용하는 것도 가능하다.
상술한 바와 같이 본 발명은, 포토레지스터 패턴의 하부에 풋팅을 발생시킨 후 건식 식각 디스컴 공정을 이용하여 상기 풋팅을 제거하여 미세 패턴의 리프팅을 방지하므로써 반도체 장치의 고집적화를 보다 용이하게 할 수 있다.

Claims (3)

  1. 반도체 장치의 미세 패턴 형성 방법에 있어서,
    반도체 기판의 상부에 형성된 가공 대상막의 상부에 포토레지스트를 도포하고, 소프트 베이크 온도를 조절하여 패터닝된 포토레지스트 프로파일에 풋팅을 형성하는 공정과,
    드라이 에치 디스컴을 이용하여 상기 형성된 포토레지스트 프로파일의 풋팅을 제거하는 공정으로 이루어짐을 특징으로 반도체 장치의 미세 패턴 형성 방법.
  2. 제1항에 있어서, 상기 상기 공정의 소프트 베이크 공정상의 제어 온도는 110℃~120℃로서 상기 포토레지스트내에 솔벤트(solvent) 농도 구배를 풋팅 형성에 유리하게 만드는 조건임을 특징으로 반도체 장치의 미세 패턴 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 풋팅을 제거하는 공정은 산소(O2) 플라즈마 혹은 산소(O2)와 질소(N2)의 혼합가스 또는 산소(O2)와 탄화수소 화합물의 혼합가스를 이용한 이방성 건식 식각으로 150와트(watt) 이하의 저전력(low power)에서 진행하는 것임을 특징으로 하는 반도체 장치의 미세 패턴 형성 방법.
KR1019990045160A 1999-10-18 1999-10-18 반도체 장치의 미세 패턴 형성 방법 KR20010037575A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990045160A KR20010037575A (ko) 1999-10-18 1999-10-18 반도체 장치의 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990045160A KR20010037575A (ko) 1999-10-18 1999-10-18 반도체 장치의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20010037575A true KR20010037575A (ko) 2001-05-15

Family

ID=19615813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990045160A KR20010037575A (ko) 1999-10-18 1999-10-18 반도체 장치의 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20010037575A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467496B1 (ko) * 2002-06-26 2005-01-24 동부전자 주식회사 반도체 소자 제조 방법
KR100467495B1 (ko) * 2002-06-18 2005-01-24 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467495B1 (ko) * 2002-06-18 2005-01-24 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR100467496B1 (ko) * 2002-06-26 2005-01-24 동부전자 주식회사 반도체 소자 제조 방법

Similar Documents

Publication Publication Date Title
US7470625B2 (en) Method of plasma etching a substrate
US9653315B2 (en) Methods of fabricating substrates
US6039888A (en) Method of etching an organic anti-reflective coating
KR20010033406A (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
US6620575B2 (en) Construction of built-up structures on the surface of patterned masking used for polysilicon etch
US20090291560A1 (en) Forming method of etching mask, control program and program storage medium
KR20010037575A (ko) 반도체 장치의 미세 패턴 형성 방법
KR960012630B1 (ko) 반도체소자의 미세패턴 형성방법
KR100281866B1 (ko) 플라즈마 에칭 및 플라즈마 중합을 사용하여 집적 회로를제조함에 있어서의 임계 치수 제어 방법
JP2001257156A (ja) 半導体装置の製造方法
US20040253823A1 (en) Dielectric plasma etch with deep uv resist and power modulation
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
KR100465867B1 (ko) 반도체 소자의 미세 콘택 패턴 제조 방법
KR0186086B1 (ko) 반도체 소자 제조방법
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
KR100412139B1 (ko) 반도체소자의 마스크패턴 형성방법
JPH09127678A (ja) 半導体集積回路デバイスにおける金属マスクの製造方法
KR0172856B1 (ko) 미세패턴 형성방법
CA1260627A (en) Lithographic image size reduction photomask
KR19980026093A (ko) 반도체 장치의 미세패턴 형성방법
KR980011969A (ko) 반도체소자의 제조방법
KR20050108209A (ko) 반도체 소자의 게이트 형성방법
KR20020083279A (ko) 반도체 소자의 패턴 형성방법
KR19980066721A (ko) 반도체막의 식각방법
KR19980026855A (ko) 반도체 장치의 미세패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination