JPH03184323A - 高段差基板上の高精度レジストパターン形成方法 - Google Patents

高段差基板上の高精度レジストパターン形成方法

Info

Publication number
JPH03184323A
JPH03184323A JP32363889A JP32363889A JPH03184323A JP H03184323 A JPH03184323 A JP H03184323A JP 32363889 A JP32363889 A JP 32363889A JP 32363889 A JP32363889 A JP 32363889A JP H03184323 A JPH03184323 A JP H03184323A
Authority
JP
Japan
Prior art keywords
resist
substrate
resist pattern
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32363889A
Other languages
English (en)
Inventor
Takashi Matsuoka
敬 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP32363889A priority Critical patent/JPH03184323A/ja
Publication of JPH03184323A publication Critical patent/JPH03184323A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は、1.0μm以上の高段差を有する基板へレ
ジストパターンを高精度に形成する方法に関するもので
ある。
〔従来の技術〕
第4図は、例えば高段差基板に通常にレジスト塗布を行
った場合の工程フロー図である。図において、1は基板
、2はパターン形成用フォトレジスト、3はその際に発
生する段切れである。
第5図は、例えば高段差基板をフォトレジストで平坦化
する方法の工程フロー図である。図中、1は基板、4は
平坦化フォトレジスト、15はエッチバックにより焼き
ついたレジストである。
次にその作用について説明する。通常、高段差を有する
基板へレジスト塗布を行った場合、第4図に示すように
、レジストのカバーレッジが良くないため、段差の角の
部分で基板の一部が露出してしまい、レジストパターン
の形成が十分でなかった。
そこで、その対策の1つとして、その段差を何らかで埋
めて平坦にした後に写真製版を行う方法が考えられるが
、その場合、第5図に示すようなエッチバック法が一般
的である。しかしその場合、基板の段差、即ち溝の深さ
に関しては1.0μm以下が一般的である。その理由は
、エッチバック法でレジストを削る場合、そのレートは
10m1n/μmも要し、処理時間としては現実的では
ない。また、処理時間が長時間に及ぶことによってレジ
ストの焼き付き、こげつきが発生して後のレジスト除去
工程で除去するのが困難となる。
〔発明が解決しようとする課題〕
従来の高段差基板へのレジストバターニング法は以上の
ように構成されているので、フォトレジストパターンを
形成する前に、まず基板の段差を平坦化しなければなら
ず、それは実用的な方法で実現することが必要であった
この発明は上記のような問題点を解消するためになされ
たもので、高段差を有する基板へレジストパターンの形
成を容易に行うことのできる高段差基板上の高精度レジ
ストパターン形成方法を得ることを目的とする。
〔課題を解決するための手段〕 この発明に係る高段差基板上の高精度レジストパターン
形成方法は、段差の深さと同じ厚みのダく−レジストを
溝の内に形成し、その後ベーキングによって焼きしめを
行った後に、レジストパターン形成のための写真製版を
行うようにしたものである。
〔作用〕
この発明における高段差基板へのパターン形成方法は、
段差の深さと同等の厚みのレジストを溝の内へ埋め込み
、ベーキング等によって焼きしめを行うことにより溝が
埋まり、基板全体としては平坦化される。そして、その
次にレジストパターン形成用の写真製版を行って任意の
パターン形成を行う。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図は本発明の一実施例による高段差基板上の高精度
レジストパターン形成方法を示し、図において、1は基
板、2はパターン形成用フォトレジスト、4は平坦化フ
ォトレジスト、5は熱だれ後、表面を硬化させたレジス
トである。
次にそのプロセスフローについて説明する。
段差を有する基板1(第1図(a))に段差の深さと同
じ厚みのフォトレジストの塗布を行う(第1図(b))
。このレジストは通常ポジレジストを用いるのが望まし
い。それは後工程で熱だれ9表面硬化層の形成を容易に
するためである。次に、マスク合わせ、現像を行って溝
の内側だけにレジストパターンを形成する(第1図(C
))。次にベーキングを、例えば160″Cで3分程度
行って、熱だれを起こさせる。この際、基板段差とフォ
トレジストの間隙が2〜3μm程度ならば、その隙間を
埋めることが可能である。なお、隙間が5μm以上の場
合、レジストの熱だれによって変形は発生するが、隙間
を埋めることはできない。そして、次工程のレジストと
のミキシングを避ける目的からUV(紫外線)キュアを
行って表面硬化層を形成する(第1図(d))。そして
最後にレジストパターン形成用のレジストの塗布を行う
。この時のフォトレジストは本来のレジストパターン形
成用のレジストの塗布を行う。ここでは段差でレジスト
切れが発生したりすることはない。そして、マスク合わ
せ、現像を行ってレジストパターンを完成させる(第1
図(e))。
また、上記実施例では高段差基板上にフォトレジストを
形成する場合を例として説明したが、例えばエアーブリ
ッジ配線を形成する際の製造フローに適用してもよく、
上記実施例と同様の効果を奏する。
第2図は配線間の線間容量を軽減すaために配線間に空
隙を有するエアーブリッジ配線を形成する工程を示すプ
ロセスフロー図である。
まず、基板上に形成された第1層目配線(第2図(a)
のハツチング部分)のうちの所要のものの上に3〜5μ
m厚のエアーブリッジ配線用柵杭部分6をAu系材料に
より形成する(第2図(a))。次にこの柵杭部分6を
形成したことにより段差を生じた基板1上全面にフォト
レジストの塗布を行う(第2図(ロ))。次に、フォト
レジストの表面を後退させて柵杭部分6を露出させ、次
工程のレジストとのくキシングを避ける目的からUV(
紫外線)キュアを行って表面硬化層を形成する(第2図
(C))そして、Au系材料によりエアーブリッジ配線
用橋板部分7を形成したのち、所要箇所にパターン形成
用フォトレジスト2を形成する(第2図(d))。
最後にエアーブリッジ配線用橋板部分7をリフトオフ法
で除去したのち、レジストの剥離液処理により配線用橋
板部分7下方のレジスト除去を行なってエアーブリッジ
配線を完成させる(第2図(e))また、第1図に示す
ように、溝の内側を完全に埋めるのではなく、第3図に
示すように片側だけをレジストでカバーを行い、もう片
側はレジストのカバーを無くせば、任意の方向のみパタ
ーニングを行うことも可能で、上記実施例と同様の効果
を奏する。
このように、本発明では第1図のプロセスと同様に段差
の深さ依存性なく微細なエアーブリッジ配線を形成する
ことが可能となる。また本発明では溝の片方向だけレジ
ストでカバーを行い、もう片側のみを露出させる等、従
来では不可能だったことも可能となり、本フロー、は溶
接型太陽電池の電極形成の工程に適用可能である。
〔発明の効果〕
以上のように、この発明によれば、高段差を有する基板
の溝の内側部のみにレジストを残して平坦化した後にフ
ォトレジストのパターン形成を行うようにしたので、段
差の角の部分のレジスト切れの発生がなく、またエッチ
バック法のように作業性の悪さ、レジストの焼き付きの
発生がなく、後工程のレジスト除去も残渣なく確実に行
え、高精度なパターンの形成が可能となる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による高段差を有する基板
へのレジストのパターニング方法を示すフロー図、第2
図はこの発明の一適用例によるエアーブリッジ配線の形
成方法を示す図、第3図はこの発明の他の実施例による
溶接型太陽電池の電極形成工程の製造フローを示す図、
第4図は従来方法により高段差基板に通常にレジスト塗
布を行った場合の工程フロー図、第5図は高段差基板を
フォトレジストで平坦化する方法を示す工程フロー図で
ある。 図において、1は基板、2はパターン形成用フォトレジ
スト、4は平坦化フォトレジスト、5は熱だれ後、表面
硬化させたレジスト、6はエアーブリッジ配線の橋板部
分、7はエアーブリッジ配線の橋板部分である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)高段差を有する基板上へ高精度のレジストパター
    ンを形成する方法において、 溝の内部に段差の深さと等しい厚みでレジストのパター
    ンを形成し、 その後、ベーキングを行って熱だれさせ、 表面硬化層を形成して平坦化し、 その後、レジスト塗布、露光、現像を行って本来のレジ
    ストパターンの形成を行うことを特徴とする高段差基板
    上の高精度レジストパターン形成方法。
JP32363889A 1989-12-13 1989-12-13 高段差基板上の高精度レジストパターン形成方法 Pending JPH03184323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32363889A JPH03184323A (ja) 1989-12-13 1989-12-13 高段差基板上の高精度レジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32363889A JPH03184323A (ja) 1989-12-13 1989-12-13 高段差基板上の高精度レジストパターン形成方法

Publications (1)

Publication Number Publication Date
JPH03184323A true JPH03184323A (ja) 1991-08-12

Family

ID=18156958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32363889A Pending JPH03184323A (ja) 1989-12-13 1989-12-13 高段差基板上の高精度レジストパターン形成方法

Country Status (1)

Country Link
JP (1) JPH03184323A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236871A (ja) * 1993-01-18 1994-08-23 Internatl Business Mach Corp <Ibm> 表面平滑な絶縁層の形成方法
WO2001052321A3 (en) * 2000-01-11 2002-10-03 Infineon Technologies Corp Uniform recess depth of recessed resist layers in trench structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236871A (ja) * 1993-01-18 1994-08-23 Internatl Business Mach Corp <Ibm> 表面平滑な絶縁層の形成方法
WO2001052321A3 (en) * 2000-01-11 2002-10-03 Infineon Technologies Corp Uniform recess depth of recessed resist layers in trench structures

Similar Documents

Publication Publication Date Title
US4368245A (en) Method for making matt diffusion patterns
JPH03184323A (ja) 高段差基板上の高精度レジストパターン形成方法
JPH01292829A (ja) 半導体装置の製造方法
JPH02156244A (ja) パターン形成方法
JPS59141230A (ja) パタ−ン形成方法
JPS62245251A (ja) レジストパタ−ン形成方法
JPH02181910A (ja) レジストパターン形成方法
JPS6386550A (ja) 多層配線層の形成方法
JP2666420B2 (ja) 半導体装置の製造方法
JPS6132718A (ja) 合成樹脂成型金型の製法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
JPS6040184B2 (ja) 半導体装置の製造方法
JPH0385544A (ja) レジストパターン形成方法
KR100249173B1 (ko) 반도체 소자의 패턴 형성방법
KR100250265B1 (ko) 미세 패턴 형성 방법
JPS6216536B2 (ja)
KR100333370B1 (ko) 반도체 소자의 제조 방법
JPH01239928A (ja) パターン形成方法
JPH01293520A (ja) 半導体装置の製造方法
JPS61294821A (ja) 微細パタン形成法
JPS61131446A (ja) レジストパタ−ン形成方法
JPS59155929A (ja) 微細パタ−ンの形成方法
JPH0313949A (ja) レジストパターンの形成方法
JPS63316438A (ja) フォトレジストパタ−ンの形成方法
JPH03108314A (ja) 半導体素子の製造方法