JP3333501B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3333501B2
JP3333501B2 JP2001012354A JP2001012354A JP3333501B2 JP 3333501 B2 JP3333501 B2 JP 3333501B2 JP 2001012354 A JP2001012354 A JP 2001012354A JP 2001012354 A JP2001012354 A JP 2001012354A JP 3333501 B2 JP3333501 B2 JP 3333501B2
Authority
JP
Japan
Prior art keywords
layer
titanium
film
nitrogen
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001012354A
Other languages
English (en)
Other versions
JP2001257362A (ja
Inventor
稔 宮崎
村上あかね
葆春 崔
睦夫 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001012354A priority Critical patent/JP3333501B2/ja
Publication of JP2001257362A publication Critical patent/JP2001257362A/ja
Application granted granted Critical
Publication of JP3333501B2 publication Critical patent/JP3333501B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁基板上に形成
され、薄膜トランジスタのごとき、薄いシリコン等の半
導体層を有し、該半導体層と配線とを接続する必要のあ
る電子回路に関するものである。
【0002】
【従来の技術】従来、薄膜型の絶縁ゲイト型電界効果ト
ランジスタ(TFT)等の薄膜デバイスにおいては活性
層として用いられるシリコン等の半導体薄膜は1500
Å程度の厚さであった。そのため、このような半導体薄
膜に電極を形成せんとした場合には、従来のIC技術と
同様にアルミニウムのごとき金属を直接密着させること
によっても十分なコンタクトが形成された。このような
コンタクト部では、通常、アルミニウムとシリコン等の
半導体成分との化学的な反応によって、アルミニウム・
シリサイドのごときシリサイドが形成されるのである
が、半導体層の厚さがシリサイドの厚さに比べると十分
に大きなため何ら問題はなかった。
【0003】
【発明が解決しようする課題】しかしながら、最近の研
究では、活性層の厚さを1500Å以下、例えば、10
0〜750Å程度にまで薄くすると、よりTFTの特性
が向上することが明らかとなった。しかしながら、この
ような薄い半導体層(活性層)に電極を形成せんとする
場合には従来の方法では良好なコンタクトが得られなか
った。これはシリサイドの厚さが半導体層の厚さと同程
度にまで成長し、コンタクトの電気特性が著しく劣化す
るためであった。そして、このようなコンタクトは長時
間の電圧印加等のストレスを加えると著しく劣化した。
【0004】また、TFTの特性を向上させるために
は、半導体層との電極形成後、400℃以下、典型的に
は200〜350℃の水素雰囲気での熱処理をほどこす
ことが必要とされたが、半導体層の厚さが1500Å以
下のTFTではこのような熱処理によってシリサイドの
形成が著しく進行し、TFTの特性が劣化することが問
題であった。
【0005】本発明は上記の問題を解決するためになさ
れたものであり、配線と半導体層との良好な、少なくと
も300℃の熱処理にも耐えられるコンタクトを得るこ
と、さらにはこれによって信頼性の向上を図らんとする
ものである。
【0006】
【課題を解決するための手段】本発明は、絶縁基板上に
形成され、厚さが1500Å以下、好ましくは100Å
以上750Å以下のシリコンを主成分とする半導体層を
有する電子回路に関する。例えば、活性層の厚さが15
00Å以下のTFTを有する電子回路は、本発明の対象
となる。本発明の効果は半導体層の厚さが薄いほど顕著
である。
【0007】本発明の第1の構成は、上記のごとき薄膜
半導体層がガラスのごとき絶縁基板上に密着してあるい
は何らかの絶縁被膜を介して形成され、そして、この半
導体層の一部もしくは全部に、チタンと窒素を主な成分
として含有する第1の層が密着し、さらに、この第1の
層の上面に、アルミニウムを主成分とする第2の層が形
成されており、これら第1および第2の層によって配線
が形成されていることを特徴とするものである。このと
き、第2の層の実質的に全ての下面は第1の層に密着し
ている。また、第2の層の上にさらにチタンと窒素を主
な成分とする第3の層が設けられていてもよい。
【0008】本発明の第2の構成は、薄膜半導体層がガ
ラスのごとき絶縁基板上に密着してあるいは何らかの絶
縁被膜を介して形成され、そして、この半導体層の一部
もしくは全部に、チタンを主な成分として含有する第1
の層が密着し、さらに、この第1の層の上面に、チタン
と窒素を主成分とする第2の層が密着し、さらに、この
第2の層の上面に、アルミニウムを主成分とする第3の
層が形成されており、これら第1ないし第3の層によっ
て配線が形成されていることを特徴とするものである。
第3の層の上にさらに他の層が形成されていてもよいこ
とはいうまでもない。
【0009】本発明の第3の構成は、薄膜半導体層がガ
ラスのごとき絶縁基板上に密着してあるいは何らかの絶
縁被膜を介して形成され、そして、この半導体層の一部
もしくは全部に、チタンと窒素を主な成分として含有す
る第1の層が密着し、さらに、この第1の層の上面に、
チタンと窒素を主成分とする第2の層が密着し、さら
に、この第2の層の上面に、アルミニウムを主成分とす
る第3の層が形成されており、これら第1ないし第3の
層によって配線が形成されていることを特徴とするもの
で、第1の層のチタンと窒素の比率(チタン/窒素)が
第2の層のものよりも大きいことを特徴とするものであ
る。
【0010】いずれの構成においても、第1の層が密着
する部分の薄膜半導体はN型もしくはP型の導電型を呈
し、好ましくはその部分の不純物濃度は、1×1019
1×1020cm-2である。この不純物の導入は、公知の
イオン注入法、もしくはプラズマドーピング法を用いて
なされてもよい。このような不純物イオンを高エネルギ
ーに加速して導入する場合には、ドーズ量は0.8×1
15 〜1×1017cm-2がよい。あるいは不純物ガス
雰囲気でのレーザー照射を利用するレーザードーピング
法(特願平3−283981、平成3年10月4日出
願、もしくは特願平3−290719、平成3年10月
8日出願)によってもよい。また、その部分のシート抵
抗は1kΩ/□以下が好ましい。
【0011】また、薄膜半導体の下部には、酸化珪素が
密着して形成されていても良い。このとき、この酸化珪
素膜中には薄膜半導体に含有されているのと同じ不純物
が含有されていても良い。
【0012】前記第1の構成の第1の層において、その
主成分であるチタンと窒素の比率は厚さによって異なっ
てもよい。また、チタンと窒素以外に、シリコン、酸素
等の他の元素を主な成分として含有してもよい。例え
ば、第1の層のうち、半導体層に近い場所では主として
チタンとシリコンからなり、第2の層に近い場所ではチ
タンと窒素を主な成分とし、例えば、チタンと窒素の比
率(窒素/チタン)は化学量論比に近い値(0.8以
上)とし、その中間では連続的に成分が変化するように
してもよい。
【0013】一般に化学量論比の窒素とチタンからなる
材料(窒化チタン)はバリヤ特性に優れ、アルミニウム
やシリコンの拡散を防止する機能を有するが、シリコン
との接触抵抗が高く、これを直接、コンタクト形成に用
いることは好ましくない。一方、化学量論比のチタンと
シリコン(珪化チタン、チタンシリサイド)からなる材
料はシリコンを主成分とする半導体との接触抵抗が低
く、オーミック接触を形成する上で有利であるが、アル
ミニウム等が拡散しやすく、例えば、第2の層のアルミ
ニウムが第1の層を通じて拡散し、半導体層にアルミニ
ウム・シリサイドを形成する。
【0014】上記のような複雑な層構造はこのような問
題を解決するためになされるものである。すなわち、第
2の層に接する部分にはバリヤ特性に優れたほぼ化学量
論比の窒化チタンを用いて、第2の層のアルミニウムが
第1の層に進入することを防止、一方、半導体層に接す
る部分にはほぼ化学量論比のチタン・シリサイドを形成
して、良好なオーミック接触を得ることができる。
【0015】チタン・シリサイドの形成にあたっては被
膜形成の際に意図的にシリコンを加えなくとも、チタン
と半導体層中のシリコンが反応して、自動的にチタン・
シリサイドが形成される。したがって、例えば、半導体
層に近い部分には窒素の少ないチタンを、また、第2層
に近い部分には窒素の多いチタンを堆積しても同様な効
果が得られる。
【0016】いずれも場合でも、第1の層全体について
見れば、チタンと窒素を主な成分としている。好ましく
は、第1の層におけるチタンと窒素の比率(窒素/チタ
ン)は、0.5〜1.2である。また、このようなチタ
ンと窒素を主な成分とする材料はインディウム・錫酸化
物、酸化亜鉛、酸化ニッケル等の導電性酸化物とオーミ
ック接触を得ることができる。一方、アルミニウムとこ
のような導伝性酸化物が接合を形成すると接合部に厚い
酸化アルミニウムの層が形成されて良好なコンタクトは
得られなかった。従来はアルミニウムと導電性酸化物の
間にクロムの層を形成していたが、クロムは有毒である
ので代わりの材料が求められていた。本発明に使用され
るチタンと窒素を主な成分とする材料はこの点でも優れ
ている。以下に実施例を示し本発明の構成を詳細に説明
する。
【0017】
【実施例】〔実施例1〕 図1および図2に本実施例
を示す。図1はTFTを有する電子回路を作製する手順
を示したものである。なお、一般的な工程に関しては説
明を省略した。まず、コーニング7059等のガラス基
板1上に下地酸化珪素膜2、厚さ500〜1500Å、
好ましくは500〜750Åのアモルファスシリコン膜
3、保護層4を形成する。そして、これを450〜60
0℃で12〜48時間アニールして、アモルファスシリ
コン膜を結晶化した。この結晶化の工程は、いわゆるレ
ーザーアニール等の手段を用いてもよいことはいうまで
もない。(図1(A))
【0018】次に、シリコン膜をパターニングして、島
状の半導体領域5を形成し、これを覆って、厚さ500
〜1500Å、好ましくは800〜1000Åの酸化珪
素膜6を形成し、これをゲイト酸化膜とした。さらに、
アルミニウムのゲイト配線・電極7を形成し、これを陽
極酸化することによって、その周囲に酸化アルミニウム
の被膜を形成した。このようにトップゲイト型TFTに
陽極酸化を用いる技術に関しては、特願平4−3863
7(平成4年1月24日出願)に記述されている。ゲイ
ト電極がシリコン、チタン、タンタル、タングステン、
モリブテン等の材料で構成されていてもよいことは言う
までもない。その後、ゲイト電極をマスクとして、例え
ば燐のごとき不純物をプラズマ・ドーピング法のごとき
手段によって注入し、ゲイト電極部7に整合させて不純
物領域(ドープド・シリコン領域)8を形成した。さら
に、熱アニール、レーザーアニール等の手段によって不
純物領域8の再結晶化をおこない、TFTのソース、ド
レインとした。(図1(B))
【0019】さらに、層間絶縁物(酸化珪素)9、導電
性透明酸化物、例えばITO(インディウム・錫酸化
物)を堆積し、ITO膜をパターニングして、これをア
クティブマトリックス型液晶表示素子の画素電極10を
形成した。そして、層間絶縁物9にコンタクトホールを
形成し、不純物領域(ソース、ドレイン)の一部を露出
させた。そして、スパッタ法によって、チタンと窒素を
主な成分として含有する第1の層と、アルミニウムより
なる第2の層を形成した。その方法は以下のようにおこ
なった。
【0020】まず、スパッタ・チャンバーにターゲット
としてチタンをセットし、アルゴン雰囲気において成膜
をおこなった。スパッタ圧力は1〜10mTorrとし
た。そして、最初に窒素をほとんど含まないチタンを主
成分とする層を厚さ50〜500Å形成した。次に、ス
パッタ・チャンバー中にアルゴン以外に窒素を導入し
て、この雰囲気中でスパッタ成膜をおこなった。この結
果、ほぼ化学量論比の窒化チタン層を厚さ200〜10
00Å形成した。このとき、スパッタ雰囲気における窒
素の割合は40%以上となるようにした。なお、スパッ
タリングによる堆積速度は、スパッタ圧力以外に、窒素
の分圧によって著しく変動するので注意しなければなら
ない。例えば、アルゴンのみの雰囲気と窒素が20%以
上含まれている雰囲気では、前者の方が一般的に3〜5
倍堆積速度が早い。なお、スパッタ時の雰囲気に関して
は、窒素の代わりにアンモニア、ヒドラジン等を用いて
もよい。さらに、スパッタ時の窒素の分圧によって得ら
れる被膜の抵抗率が変化することが知られているが、配
線材料として用いるのであるから、抵抗が低いことが望
ましく、そのために最適な窒素分圧を採用することは言
うまでもない。例えば、窒素100%の雰囲気と窒素4
0%の雰囲気では、前者の方が低い抵抗率が得られた。
また、典型的な抵抗率は50〜300μΩ・cmであっ
た。
【0021】また、以上の工程で、最初に成膜される窒
素をほとんど含まないチタンの層の厚さがあまりに大き
いと、下の半導体層を反応して良好なコンタクトが得ら
れなかった。本発明人の研究の結果、このチタンの層の
厚さは半導体層の厚さよりも小さいことが好ましいこと
がわかった。
【0022】このようにして第1の層11を形成した
後、やはりスパッタ法によって第2の層のアルミニウム
(1%のシリコンを含む)膜12を厚さ2000〜50
00Å形成した。そして、フォトリソグラフィー法によ
って、これらの層をパターニングした。まず、燐酸等の
エッチング液(例えば、燐酸、酢酸、硝酸の混酸)でア
ルミニウムよりなる第2の層をエッチングした。続い
て、このアルミニウム膜の上にレジストを残したまま、
バッファード弗酸もしくは弗硝酸によって第1の層をエ
ッチングした。このときにはオーバーエッチングによっ
て層間絶縁膜等が損傷を受けるので注意しなければなら
ない。なお、最初に選択的に残したアルミニウムをマス
クとして、過酸化水素(H2 2 )水とアンモニア水
(NH3 OH)の混合液によってエッチングしてもよ
い。この場合には層間絶縁膜には影響がない。ただし、
フォトレジスト等の有機材料は酸化されてしまうので、
注意を要する。
【0023】上記のエッチング工程はドライエッチング
プロセスによってもよい。エッチングガスとして、例え
ば、四塩化炭素(CCl4 )を使用すれば、第2の層と
第1の層を連続的にエッチングでき、酸化珪素等にはダ
メージを与えないので好適である。このようにして不純
物領域から延びる配線を形成した後、300℃の水素雰
囲気中でアニールし、TFTを完成させた。
【0024】さて、このようにして形成された回路には
外部との接続を必要とする部分が存在する。図2(A)
は基板17上に形成された集積回路18から基板周辺部
に向かって外部接続配線19が形成されている様子を示
している。そして、このような電子回路においては図の
点線で囲まれた領域20において、ソケット等の接点金
具等で機械的に電気接触が取られる場合がある。
【0025】あるいは、図2(B)に示されるような液
晶表示装置では、基板21上のアクティブマトリックス
領域25を駆動するための回路22〜24に電力や信号
を供給するために、図の点線で囲まれた領域27におい
て電気接触を取る。ワイヤーボンディング等の接続は恒
久的であり、信頼性が高いが、作製には少なからず手間
がかかり、特に多くの端子を接続するには適していな
い。そこで機械的に接触させるほうが有利な場合があ
る。
【0026】しかし、その際には接点部分の配線表面が
十分に強固であることと、下地と配線の密着性が良好で
あることが求められる。その目的にはアルミニウムは適
切でないが、チタンを主な成分とする材料は、シリコ
ン、酸化珪素、アルミニウム等の材料との密着性が良好
であり、また、被膜の硬度も大きいので適している。そ
の際には、窒素は全く含まれていなくても、化学量論比
まで最大限含まれていても構わない。本実施例では、第
1の層12のうち、接点部分のみをエッチングして、第
2の層を露出させた。本実施例では第1の層のうち、第
2の層に接する部分は化学量論比の窒化チタンである。
そして、この窒化チタンの露出した接点金具13を押し
つけて接点とした。(図1(C))
【0027】あるいは図1(D)に示すように第1の層
14、第2の層15に重ねて、窒化チタンからなる第3
の層16を形成し、この第3の層に接点金具を接触させ
てもよい。この場合には、図1(C)のように第2の層
の一部をエッチングする必要がなく、パターニング工程
が省略できる。また、図1(E)に示すように、本発明
の窒素とチタンを主成分とする層を有する配線を先にパ
ターニングしてから、ITO膜を形成してもよい。いず
れの場合においても、本実施例ではITO膜に窒素とチ
タンを主成分とする材料を用いるので、良好なコンタク
トが得られる。これはITOに限らず、広く酸化物導伝
体一般について言えることである。
【0028】以上のようにして得られたTFTのVD
D 特性(曲線a)と、参考までに通常のAl/Siコ
ンタクトを有するTFTのVD −ID 特性(曲線b)と
を図3に示す。従来の方法で作製されたTFT(曲線b
で示す)では、VD 〜0近辺にキンクが見られ、コンタ
クト抵抗がオーム接触性を示さなかったが、本実施例で
作製したTFT(曲線aで示す)ではそのような異常は
見られず、正常なMOSFET特性が示された。
【0029】〔実施例2〕 図1を参考にして本実施
例を示す。図1はTFTを有する電子回路を作製する手
順を概念的に示したものである。なお、一般的な工程に
関しては説明を省略した。まず、ガラス基板1上に下地
酸化珪素膜2、厚さ100〜1500Å、好ましくは1
00〜750Åのアモルファスシリコン膜3、保護層4
を形成する。そして、これを450〜600℃で12〜
48時間アニールして、アモルファスシリコン膜を結晶
化した。この結晶化の工程は、いわゆるレーザーアニー
ル等の手段を用いてもよいことはいうまでもない。(図
1(A))
【0030】次に、シリコン膜をパターニングして、島
状の半導体領域5を形成し、これを覆って、厚さ500
〜1500Å、好ましくは800〜1000Åの酸化珪
素膜6を形成し、これをゲイト酸化膜とした。さらに、
アルミニウムのゲイト配線・電極7を形成し、これを陽
極酸化することによって、その周囲に酸化アルミニウム
の被膜を形成した。その後、ゲイト電極をマスクとし
て、例えば燐のごとき不純物をイオン注入法のごとき手
段によって注入し、ゲイト電極部7に整合させて不純物
領域(ドープド・シリコン領域)8を形成した。ドーズ
量は0.8〜4×1015cm-2とし、1×1019〜1×
1021cm-3の不純物濃度となるように、ドーズ量、加
速電圧、ゲイト酸化膜の厚さを設定した。さらに、熱ア
ニール、レーザーアニール等の手段によって不純物領域
8の再結晶化をおこない、TFTのソース、ドレインと
した。(図1(B))
【0031】さらに、層間絶縁物(酸化珪素)9、IT
Oを堆積し、ITO膜をパターニングして、これをアク
ティブマトリックス型液晶表示素子の画素電極10を形
成した。そして、層間絶縁物9にコンタクトホールを形
成し、不純物領域(ソース、ドレイン)の一部を露出さ
せた。そして、DCスパッタ法によって、チタンと窒素
を主な成分として含有する第1の層と、アルミニウムよ
りなる第2の層を形成した。その方法は以下のようにお
こなった。
【0032】まず、スパッタ・チャンバーにターゲット
としてチタンをセットし、アルゴンと窒素の分圧比(ア
ルゴン/窒素)が0.3以下、例えば、アルゴン:窒素
=4:1となるような雰囲気において成膜をおこなっ
た。スパッタ圧力は3mTorr、DC電流は4.5
A、アルゴンの流量は24SCCM、窒素の流量は6S
CCMとした。そして、窒素の含有量が少ない第1の層
の下部層を厚さ100Å形成した。このようにして形成
された膜は、シリコンおよびITOとのコンタクト抵抗
が十分に小さかった。
【0033】次に、スパッタ・チャンバー中の窒素の雰
囲気を増大せしめ、アルゴンと窒素の分圧比(アルゴン
/窒素)が0.3以上、例えば、アルゴン:窒素=1:
1として、この雰囲気中でスパッタ成膜をおこなった。
スパッタ圧力、DC電流は3mTorr、4.5A、の
ままであるが、アルゴン、窒素ともその流量は15SC
CMとした。以上の工程によって第1の層の上部層を厚
さ900Å形成した。このようにして形成された膜は、
シリコンとのコンタクト抵抗が大きかったので、コンタ
クトには使用できなかったが、本実施例のように配線材
料として使用するには何ら問題がなかった。なお、スパ
ッタリングによる堆積速度は、スパッタ圧力以外に、窒
素の分圧によって著しく変動するので注意しなければな
らない。例えば、アルゴン/窒素=4/1の場合には、
100〜120Å/min、アルゴン/窒素=1/1の
場合には、30〜40Å/minであった。
【0034】このようにして第1の層11を形成した
後、やはりスパッタ法によって第2の層のアルミニウム
(1%のシリコンを含む)膜12を厚さ2000〜50
00Å形成した。そして、フォトリソグラフィー法によ
って、これらの層をパターニングした。まず、燐酸等の
エッチング液(例えば、燐酸、酢酸、硝酸の混酸)でア
ルミニウムよりなる第2の層をエッチングした。続い
て、このアルミニウム膜の上にレジストを残したまま、
過酸化水素(H2 2 )水とアンモニア水(NH3
H)の混合液によって第1の層をエッチングした。この
エッチャントは有機物質を酸化してしまうので、同時に
ファイナル有機洗浄をおこなったことと同じである。こ
のようにして不純物領域から延びる配線を形成した後、
300℃の水素雰囲気中でアニールし、TFTを完成さ
せた。さらに、本実施例では、第1の層12のうち、接
点部分のみをエッチングして、第2の層を露出させた。
そして、この第1の層の露出した接点金具13を押しつ
けて接点とした。(図1(C))
【0035】
【発明の効果】本発明によって、TFTの薄いソース、
ドレイン(不純物領域)等における良好なコンタクトを
形成することができた。このコンタクトは信頼性が高
く、したがって、電子回路全体の信頼性を向上させる上
で効果があった。このように本発明は工業上、有益な発
明である。
【図面の簡単な説明】
【図1】 本発明を利用したTFTを有する回路の例
(断面図)を示す。
【図2】 本発明を利用した電子回路の例(上面図)を
示す。
【図3】 本実施例で得られたTFTの特性(a)と従
来の方法で得られたTFTの特性(b)を示す。
【符号の説明】
1・・・ガラス基板 2・・・下地酸化珪素膜 3・・・シリコン膜 4・・・保護膜 5・・・島状半導体領域 6・・・酸化珪素膜(ゲイト酸化膜) 7・・・ゲイト電極・配線(陽極酸化膜で被覆されたア
ルミニウム) 8・・・不純物領域 9・・・層間絶縁物(酸化珪素) 10・・・画素電極(ITO) 11・・・第1の層(窒化チタン) 12・・・第2の層(アルミニウム) 13・・・接続端子金具 14・・・第1の層(窒化チタン) 15・・・第2の層(アルミニウム) 16・・・第3の層(窒化チタン)
フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/768 H01L 29/78 616U 29/786 21/90 C 29/78 612C (72)発明者 山本 睦夫 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 審査官 齋藤 恭一 (56)参考文献 特開 平2−271632(JP,A) 特開 平4−100232(JP,A) 特開 昭63−185066(JP,A) 特開 平1−122168(JP,A) 特開 平4−301623(JP,A) 特開 平3−108767(JP,A) 特開 平4−112529(JP,A) 特開 昭62−259469(JP,A) 特開 平5−235360(JP,A) 特開 平5−210117(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/3205 - 21/3213 H01L 21/768

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】ガラス基板上に形成された、厚さが150
    nm以下のシリコンを主成分とする半導体膜と、 前記半導体膜と電気的に接続され且つパターニングされ
    配線と、 前記配線を介して前記半導体膜と電気的に接続された、
    導電性酸化物を主成分とする膜とを有し、 前記配線は、チタンを主成分とする第1の層と、チタン
    及び窒素を主成分とする第2の層と、アルミニウムを主
    成分とする第の層と、チタン及び窒素を主成分とする
    第4の層とを有し、 前記第1の層は前記半導体膜上に接して形成され、 前記導電性酸化物を主成分とする膜は前記第の層上に
    接して形成され、 前記第2の層は前記第1の層と前記第3の層との間に形
    成され 前記第3の層は前記第2の層と前記第4の層との間に形
    成され てなることを特徴とする半導体装置。
  2. 【請求項2】ガラス基板上に形成された、厚さが150
    nm以下のシリコンを主成分とする半導体膜と、 前記半導体膜と電気的に接続され且つパターニングされ
    配線と、 前記配線を介して前記半導体膜と電気的に接続されたI
    TO膜とを有し、 前記配線は、チタンを主成分とする第1の層と、チタン
    及び窒素を主成分とする第2の層と、アルミニウムを主
    成分とする第の層と、チタン及び窒素を主成分とする
    第4の層とを有し、 前記第1の層は前記半導体膜上に接して形成され、 前記ITO膜は前記第の層上に接して形成され、 前記第2の層は前記第1の層と前記第3の層との間に形
    成され 前記第3の層は前記第2の層と前記第4の層との間に形
    成され てなることを特徴とする半導体装置。
  3. 【請求項3】ガラス基板上に形成された、不純物として
    燐を含み厚さが150nm以下のシリコンを主成分とす
    る半導体膜と、 前記半導体膜と電気的に接続され且つパターニングされ
    配線と、 前記配線を介して前記半導体膜と電気的に接続された、
    導電性酸化物を主成分とする膜とを有し、 前記配線は、チタンを主成分とする第1の層と、チタン
    及び窒素を主成分とする第2の層と、アルミニウムを主
    成分とする第の層と、チタン及び窒素を主成分とする
    第4の層とを有し、 前記第1の層は前記半導体膜上に接して形成され、 前記導電性酸化物を主成分とする膜は前記第の層上に
    接して形成され、 前記第2の層は前記第1の層と前記第3の層との間に形
    成され 前記第3の層は前記第2の層と前記第4の層との間に形
    成され てなることを特徴とする半導体装置。
  4. 【請求項4】ガラス基板上に形成された、不純物として
    燐を含み厚さが150nm以下のシリコンを主成分とす
    る半導体膜と、 前記半導体膜と電気的に接続され且つパターニングされ
    配線と、 前記配線を介して前記半導体膜と電気的に接続されたI
    TO膜とを有し、 前記配線は、チタンを主成分とする第1の層と、チタン
    及び窒素を主成分とする第2の層と、アルミニウムを主
    成分とする第の層と、チタン及び窒素を主成分とする
    第4の層とを有し、 前記第1の層は前記半導体膜上に接して形成され、 前記ITO膜は前記第の層上に接して形成され、 前記第2の層は前記第1の層と前記第3の層との間に形
    成され 前記第3の層は前記第2の層と前記第4の層との間に形
    成され てなることを特徴とする半導体装置。
  5. 【請求項5】前記半導体膜の厚さは10nm以上75n
    m以下であることを特徴とする請求項1乃至のいずれ
    か一項記載の半導体装置。
  6. 【請求項6】請求項1乃至5のいずれか一項記載の半導
    体装置を用いた液晶表示装置。
JP2001012354A 1992-12-09 2001-01-19 半導体装置 Expired - Lifetime JP3333501B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001012354A JP3333501B2 (ja) 1992-12-09 2001-01-19 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP35191692 1992-12-09
JP4-351916 1992-12-09
JP2001012354A JP3333501B2 (ja) 1992-12-09 2001-01-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP02328993A Division JP3587537B2 (ja) 1992-12-09 1993-01-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2001257362A JP2001257362A (ja) 2001-09-21
JP3333501B2 true JP3333501B2 (ja) 2002-10-15

Family

ID=26579526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001012354A Expired - Lifetime JP3333501B2 (ja) 1992-12-09 2001-01-19 半導体装置

Country Status (1)

Country Link
JP (1) JP3333501B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340729B2 (ja) * 2002-06-10 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2001257362A (ja) 2001-09-21

Similar Documents

Publication Publication Date Title
JP3587537B2 (ja) 半導体装置
US7943519B2 (en) Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant
JP3128811B2 (ja) 半導体装置の製造方法
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
US5831281A (en) Thin film transistor
KR100404351B1 (ko) 박막 트랜지스터 및 그 제조방법
JP3356159B2 (ja) 薄膜トランジスタの製造方法
JP3333501B2 (ja) 半導体装置
JPH0582505A (ja) アルミニウムを主成分とする金属薄膜のエツチング方法及び薄膜トランジスタの製造方法
JP4224661B2 (ja) 銅配線基板及びその製造方法並びに液晶表示装置
JP3291069B2 (ja) 半導体装置とその作製方法
TWI819592B (zh) 半導體裝置及其製作方法
EP0600505B1 (en) Method of manufacturing a semiconductor device comprising a titanium silicide layer
JPH11111985A (ja) 薄膜トランジスタの製造方法および液晶表示装置の製造方法
JPS6151941A (ja) 電極・配線膜の製造方法
JPH07111969B2 (ja) 半導体装置の製造方法
KR100294777B1 (ko) 박막트랜지스터및그제조방법
JP3275800B2 (ja) 電極配線の形成方法
JPH0564469B2 (ja)
JPH06163896A (ja) 絶縁ゲイト型半導体装置とその作製方法
JPH0590205A (ja) 半導体装置の製造方法
JPH0917861A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11