CN1655351A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1655351A
CN1655351A CNA2005100628026A CN200510062802A CN1655351A CN 1655351 A CN1655351 A CN 1655351A CN A2005100628026 A CNA2005100628026 A CN A2005100628026A CN 200510062802 A CN200510062802 A CN 200510062802A CN 1655351 A CN1655351 A CN 1655351A
Authority
CN
China
Prior art keywords
wiring layer
embolism
semiconductor device
fuse
fuse element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100628026A
Other languages
English (en)
Other versions
CN100380655C (zh
Inventor
梶田明広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1655351A publication Critical patent/CN1655351A/zh
Application granted granted Critical
Publication of CN100380655C publication Critical patent/CN100380655C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种半导体器件，具有通过改变熔丝元件的电阻来控制其功能的熔丝元件，该熔丝元件即使进行激光照射也不熔断熔丝，该半导体器件包括：半导体衬底；形成于所述半导体衬底上方的第1布线层；形成于所述第1布线层上方的第2布线层；将所述第1布线层和第2布线层间进行连接的至少一个作为熔丝元件的栓塞；以及在形成于所述第2布线层上方的一部分绝缘膜中与所述栓塞对应设置的开口部。而且，包含可以通过向所述开口部照射激光而在所述栓塞内形成的空隙。

Description

半导体器件及其制造方法
本申请基于2004年2月12日申请的申请号为2004-035403的在先日本专利申请，并要求其优先权，其全部内容在此引用。
技术领域
本发明涉及具备熔丝元件的半导体器件，例如涉及具有通过激光照射来控制熔丝元件的状态的构造的半导体器件。
背景技术
大规模的半导体存储器件，例如DRAM、快闪存储器、以及搭载了它们的高性能的半导体逻辑元件，作为补救不合格元件的某种电路的方式，一般采用冗余电路。作为使用或不使用冗余电路的方法之一，例如已知通过激光来熔断被设置在多层布线层的特定部分的作为熔丝元件的金属布线层的方法。
另一方面，在大规模并且高性能的半导体器件中，例如高性能逻辑器件、DRAM中，需要高速动作。因此，为了高速化，最好是降低多层布线层中的信号传送延迟。因此，作为多层布线层的优选材料，作为金属，可列举电阻比铝(Al)低的例如铜(Cu)，作为布线层间和层间绝缘膜，可列举介电常数比氧化硅膜低的绝缘膜(所谓的low-k绝缘膜)，例如加氟氧化硅膜、甲基聚硅氧烷(methyl-polysiloxane：MSX)、三氢二硅氧烷(hydrogen-silsesquioxane：HSQ)、聚(亚芳基)醚(poly(arylene)ether(PAE))等。一般来说，这些低介电常数绝缘膜与氧化硅膜相比，其热特性差，所以在通过激光照射来熔断熔丝元件的情况下，产生各种问题。
图11和图12是表示现有技术的一例多层布线层构造的剖面图。图11表示在硅衬底310上形成的、具有熔丝元件340F的四层的多层布线层构造。该熔丝元件340F通过激光LB的照射而熔断布线，将存储器电路和冗余电路进行连接。在最上层的第四层的金属布线层345的一部分中设有熔丝布线345F，在其上方的绝缘膜348、349中设有激光照射用的开口部350F。这里，使用Cu作为布线层315、325、335和345使用的金属材料，使用低介电常数绝缘膜作为层间绝缘膜311、321、331及341。因此，熔丝布线345F的材料也是Cu。通过熔断或不熔断该熔丝布线345F，对使用或不使用冗余电路进行控制。
与布线用的金属熔点比较，相对于以往可使用的Al为660℃，Cu为1083℃。因此，在熔断Cu的情况下，与熔断Al的情况相比需要更高能量的激光照射。另一方面，接触到熔丝布线345F的低介电常数层间绝缘膜341与以往可使用的氧化硅膜相比抗热性低。因此，通过激光照射来熔断Cu的熔丝的情况下，发生以下论述的各种问题。
图12表示在使用Cu作为图11所示构造的、熔丝布线材料，使用低介电常数绝缘膜作为层间绝缘膜311、321、331及341的熔丝元件340F中，通过激光LB的照射来熔断Cu熔丝布线345F的情况下产生的代表性的问题。如上述那样，由于Cu的熔点比Al高，所以为了熔断Cu熔丝布线345F而照射高能量的激光LB，需要在高温中进行。因为这种热，熔丝布线周边的绝缘膜341产生变质(A)，并发生电路短路或开路的问题。而且，因为此时产生的热应力，而产生Cu布线层345的变形(B)和在Cu布线层345和上层的钝化膜348、349之间产生剥离(C)，或在钝化膜348、349中产生损伤(D)。此外，连接到Cu熔丝布线345F的层间绝缘膜341的机械强度弱，所以在熔丝布线345F正下方的层间绝缘膜341中产生损伤(E)，在成为熔丝元件的Cu布线层345的布线层间绝缘膜341中产生损伤(F)。这样，如果在绝缘膜上产生损伤，或是钝化膜发生剥离，则例如大气中的水分和氧从损伤处浸入到Cu布线层中，产生使Cu布线的可靠性恶化的问题。
而且，绝缘膜中的Cu的扩散速度比Al大，而且低介电常数绝缘膜中的Cu的扩散速度比氧化硅膜大，所以Cu在熔丝元件340F的周边的绝缘膜341中扩散，而在极端的情况下产生Cu贯入(G)。由于这样的Cu对绝缘膜中的扩散或贯入，存在将发生无意义的电路短路或使可靠性恶化的问题。此外，被熔断的部分的Cu没有完全蒸发，大部分作为Cu粒子飞散到激光照射用的开口部350F内和开口部350F的周边(H)。这种飞散的Cu粒子也引起使半导体器件的可靠性恶化的问题。
发明内容
鉴于上述问题，本发明的目的在于，提供一种半导体器件及其制造方法，该半导体器件可设定通过激光照射而不熔断Cu熔丝布线的熔丝元件。
上述课题，通过以下的本发明的半导体器件及其制造方法而得以解决。
本发明的一个方案的半导体器件的特征在于，包括：半导体衬底；形成于所述半导体衬底上方的第1布线层；形成于所述第1布线层上方的第2布线层；将所述第1布线层和第2布线层间进行连接的至少一个作为熔丝元件的栓塞；以及在形成于所述第2布线层上方的一部分绝缘膜中与所述栓塞对应设置的开口部。
而且，具有通过向所述开口部照射激光而在所述栓塞内形成空隙的特征。
本发明的另一方案的半导体器件的制造方法的特征在于，在半导体衬底上方形成第1布线层；在所述第1布线层上堆积第1绝缘膜；在所述第1绝缘膜中形成将所述第1布线层和其上方形成的第2布线层进行连接的熔丝元件的栓塞用连接孔及第2布线层用沟；在所述栓塞用连接孔和第2布线层用沟中形成作为熔丝元件的栓塞和第2布线层；在所述第2布线层上形成第2绝缘膜；在所述第2绝缘膜的一部分中对应所述栓塞而形成开口部；向所述开口部照射激光，在至少一个所述栓塞中形成空隙。
附图说明
图1是表示第1实施方式的一例半导体器件的剖面图，是没有空隙的熔丝元件的剖面图。
图2是表示第1实施方式的一例半导体器件的剖面图，是具有空隙的熔丝元件的剖面图。
图3是表示用于说明第1实施方式的半导体器件的一例制造工序的剖面图。
图4是用于说明接续图3的半导体器件的一例制造工序的剖面图。
图5是用于说明接续图4的半导体器件的一例制造工序的剖面图。
图6是用于说明接续图5的半导体器件的一例制造工序的剖面图。
图7是用于说明第1实施方式的半导体器件的熔丝布线宽度和熔丝用的通路栓塞的直径之间关系的图。
图8是表示第2实施方式的一例半导体器件的剖面图，是没有空隙的熔丝元件的剖面图。
图9是表示第2实施方式的一例半导体器件的剖面图，是具有空隙的熔丝元件的剖面图。
图10是用于说明第2实施方式的半导体器件的熔丝布线宽度和熔丝用的通路栓塞的直径之间关系的图。
图11是表示现有技术的一例半导体器件的剖面图。
图12是表示用于说明现有技术的半导体器件的激光照射造成熔丝布线的熔断所带来的问题的剖面图。
具体实施方式
以下参照添加的附图详细地说明本发明的实施方式。在附图中，对应的部分用对应的参照标号表示。
(第1实施方式)
图1是表示本发明第1实施方式的一例半导体器件结构的剖面图。在图中，明显示出与本发明直接关联的、多层布线层构造的一部分上形成的熔丝元件的部分。因此，实际上在形成多层布线层的半导体(例如，硅)衬底110中，例如形成元件分离、MOSFET等，但为了进行简化而省略了这些构造，作为硅衬底110来表示。
第1实施方式的熔丝元件的特征在于，在作为熔丝元件的通路栓塞143F内包括具有空隙143V的熔丝元件140V(图2)和没有空隙的熔丝元件140F(图1)两种不同的元件。图1所示的熔丝元件140F例如是与四层的多层布线100同时形成、具有与多层布线的一部分相同构造的熔丝元件140F。该熔丝元件140F包括：在多层布线的最上层(第四层)上形成的熔丝布线层145F；其下层(第三层)的布线层135F；连接两者的至少一个作为熔丝元件的通路栓塞143F；在熔丝布线层145F上堆积的绝缘膜148、149上与通路栓塞143F对应形成的激光LB照射用的开口部150F。作为熔丝元件的通路栓塞143F的特征在于，与将形成于相同层上的布线层间进行连接的其他通路栓塞143比较，具有小的截面积。图2所示的熔丝元件140V的特征在于，在图1所示构造140F的作为熔丝元件的通路栓塞143F中具有空隙143V。通过用激光LB照射熔丝布线层145F，在通路中埋入布线金属，例如至少一部分Cu进行迁移(移动)的结果，产生通路栓塞143中的空隙143V。
以下，参照图3至图6所示的工序剖面图来说明上述熔丝元件140F的制造方法。与图1同样，省略在半导体(例如，硅)衬底上形成的器件构造而作为硅衬底110示出，特别明显示出本发明的多层布线部分，以四层的多层布线为例进行图示。
图3是在形成了MOSFET和存储器用电容器等的硅衬底110上，通过镶嵌工艺和双镶嵌工艺而形成了直至第3布线层135的图。以下，顺序地说明该制造工艺。
(1)首先，用镶嵌工艺来形成第1布线层。即，最初，在硅衬底上的整个面上形成低介电常数绝缘膜构成的第1布线间绝缘膜111。低介电常数绝缘膜优选为相对介电常数比氧化硅膜小的绝缘膜，更好是相对介电常数为3以下的绝缘膜。例如，可以使用加氟氧化硅膜、甲基聚硅氧烷(MSX)、三氢二硅氧烷(HSQ)、聚亚芳基醚(PAE))等的低介电常数绝缘膜。
接着，通过光刻和腐蚀在第1布线间绝缘膜111上形成布线沟。通过防止布线材料的扩散的阻挡金属(未图示)来堆积布线金属，以填埋该布线沟。作为阻挡金属，例如可以使用钽(Ta)、氮化钛(TiN)、氮化钽(TaN)或它们的叠层膜。作为布线金属，在本实施方式中使用了Cu，但也可以使用Al等其他的金属或包含这些金属的合金。
然后，通过CMP(Chemical Mechanical Planarization)，除去在布线沟以外的第1布线间绝缘膜111上形成的Cu，同时进行平坦化。这样，可以形成第1Cu布线层115。接着，在整个面上形成用于防止Cu扩散的第1阻挡绝缘膜117。在本实施方式中，作为阻挡绝缘膜，使用了氮化硅(SiN)，但只要是具有防止Cu扩散能力的绝缘膜，也可以使用其他膜。
(2)接着，用双镶嵌工艺来形成将第1Cu布线层115和其上方形成的第2Cu布线层125进行连接的第1通路栓塞123和第2Cu布线层125。即，在整个面上形成低介电常数绝缘膜构成的第2层间绝缘膜121。第2层间绝缘膜121与第1布线间绝缘膜111同样，其相对介电常数在3以下较好，可以使用与第1布线间绝缘膜111相同材料的低介电常数绝缘膜或不同材料的低介电常数绝缘膜。
然后，通过光刻和腐蚀，形成用于将第1Cu布线层115和其上方形成的第2Cu布线层125进行连接的第1通孔，接着，依次形成第2布线沟。通过阻挡金属(未图示)来堆积第2布线层用的Cu，以填埋该第1通孔和第2布线用沟。
然后，通过CMP来除去形成于布线用沟以外的第2层间绝缘膜121上的Cu，同时进行平坦化。这样，可以形成第1通路栓塞123和第2Cu布线层125。接着，在整个面上形成第2阻挡绝缘膜127。
(3)同样地重复进行(2)中说明的工艺，可以形成第2通路栓塞133和第3Cu布线层135。在第3Cu布线层135的一部分中，在其上部设置用于形成熔丝元件的引出部135F。这样，可以形成图3的构造。
(4)接着，在整个面上形成第3阻挡绝缘膜137。进行与上述工序(2)同样的工艺，如图4所示，在第4层间绝缘膜141中形成第3通路栓塞143和第4Cu布线层145。同时形成将熔丝布线层145F和熔丝布线层145F与其下部的第3Cu布线层的引出部135F进行连接的作为熔丝元件的通路栓塞143F。在第1实施方式中，根据后面论述的理由，作为熔丝元件的通路栓塞143F的直径最好是比连接相同层中形成的布线层间135、145的通路栓塞143的直径小。例如，连接布线层间的通路栓塞143的直径为0.6μm，作为熔丝元件的通路栓塞143F的直径可以为0.25μm。作为熔丝元件的通路栓塞143F的数目可以是对于一个熔丝元件有一个通路栓塞，也可以是对于一个熔丝元件有多个通路栓塞。
(5)然后，如图5所示，在整个面上形成SiN膜，作为用于防止Cu扩散的第4阻挡绝缘膜147，并在其上形成SiO2膜148和SiN膜149，作为钝化绝缘膜。
(6)最后，通过光刻和腐蚀在与作为熔丝元件的通路栓塞143F对应的钝化绝缘膜148、149上开口用于照射激光LB的开口部150F，完成图6所示的熔丝元件140F。由此，完成了包括本发明第1实施方式的熔丝元件140F的半导体器件，例如DRAM、存储器混载逻辑器件。
下面，说明熔丝元件140F的接通(ON)、断开(OFF)的控制方法。对上述那样制造的半导体器件进行电测量，指定要断开的熔丝元件。在本实施方式中，通过对这些熔丝元件照射激光LB，使其电阻增加100倍以上，从而将这些熔丝元件断开。在现有技术中，将熔丝元件断开的操作，例如通过照射激光来熔断熔丝布线层。在熔断熔丝布线层的方法中，如上述那样，作为层间绝缘膜，随着使用热特性弱的低介电常数绝缘膜，漏电流增大、或可靠性恶化等问题明显。因此，本实施方式的特征在于，在不熔断熔丝布线层145F的条件下照射激光LB。
具体地说，取代用照射激光LB来熔断熔丝布线145F，通过激光LB来局部加热熔丝布线145F和作为熔丝元件的通路栓塞143F。通过此时产生的热变形，作为熔丝元件的通路栓塞143F中的Cu原子产生应力迁移(stress migration)。其结果，可以在通路栓塞143F内形成图2所示的空隙143V。只要可以使该熔丝元件的电阻变化100倍以上，则空隙143V可以形成在通路栓塞的一部分剖面上，也可以形成其整体上。由此，形成了空隙143V的熔丝元件140V的电阻增加至没有空隙的熔丝元件140F的100倍以上，可以使该熔丝元件140V在电路动作上为断开。
优选地以此时照射了激光LB的部分的熔丝Cu布线层145F的温度不超过Cu的熔点(1083℃)来设定激光LB的照射条件。与此同时，优选地以被加热的熔丝Cu布线层145F和连接到通路栓塞143F的层间绝缘膜141不产生变质、变形来设定激光LB的照射条件。如果将非晶(玻璃)的层间绝缘膜加热到比其软化点高的高温，则绝缘膜发生变形或分解，有时在绝缘膜上产生变形或损伤。其结果，如上述那样，在熔丝元件的周边电路中，产生短路或开路，在半导体器件中产生不适合状况。特别是在层间绝缘膜上使用介电常数比SiO2小的低介电常数膜的情况下，由于其软化点低，所以加热温度例如在有机膜时优选为小于等于500℃，在有机氧化硅膜(SiOC膜)时优选为小于等于600℃。此外，激光照射的下限温度优选为造成通路栓塞143F内的Cu原子迅速并且可靠地应力迁移的大于等于250℃的温度，更好是大于等于300℃。这是因为Cu原子的迁移在热激活工艺时温度越高就越快。
这里，简单地说明在熔丝用通路栓塞143F中形成空隙143V的机理。构成布线层和通路栓塞的Cu，如果受到大的应力，则通过该应力造成Cu原子的所谓应力迁移，并进行移动是已知的。特别是在拉应力的情况下，应力迁移变得明显是已知的。通过激光LB来照射熔丝元件140F，熔丝元件140F的Cu布线层145F和通路栓塞143F被加热膨胀。另一方面，其周围的绝缘膜、例如层间绝缘膜141的导热系数比Cu小，所以温度上升少。而且，绝缘膜的热膨胀系数一般比Cu小，所以与Cu布线层145F和通路栓塞143F的体积膨胀相比，其周围的绝缘膜的体积膨胀小。因此，Cu布线层145F和通路栓塞143F受到压应力。与被绝缘膜141包围了周围的通路栓塞143F相比，这种压应力大。如果激光照射结束，则熔丝元件140F开始冷却。与周围的绝缘膜相比，Cu布线层145F和通路栓塞143F冷却得快，所以在冷却过程中Cu布线层145F和通路栓塞143F反而受到拉应力。按与上述同样的考虑，拉应力在通路栓塞143F变大，在Cu布线层145F中比其小，这里可以进行应力匹配。另一方面，通路栓塞143F的侧面和下层的Cu布线层135F的连接部被阻挡金属覆盖，所以Cu不能在下层的布线层135F中迁移。其结果，上述通路栓塞143F和Cu布线145F间的应力匹配成为驱动力，造成通路栓塞143F中的Cu原子向上层的Cu布线层145F进行应力迁移，在通路栓塞143F中形成空隙143V。通路栓塞143F中的空隙143V容易从Cu和阻挡金属的界面中产生，所以从通路栓塞的下端发生的情况居多。空隙143V的尺寸不完全切断通路栓塞143F的剖面就可以，优选是可以使通路栓塞143F的电阻增大100倍左右的尺寸。
为了高效率地进行通路栓塞143F中的Cu原子的应力迁移，在图7所示的熔丝布线层145F的宽度w1和作为熔丝元件的通路栓塞143F的直径d1之间存在相应的关系。一般来说，w1/d1之比越大，应力越集中在通路栓塞143F上，应力迁移加快。根据熔丝元件140F的工作试验的结果可知，w1/d1之比优选为3以上，更好为10以上。在第1实施方式中，如上述那样，使熔丝元件的通路栓塞143F的直径d1比相同布线层内的其他通路栓塞143的直径小，从而增大w1/d1之比。为了增大w1/d1之比，可以增大熔丝布线层145F的宽度w1。而w1/d1之比的上限，考虑到通路栓塞的微细加工中的光刻上的限制、相对于增大布线宽度的元件面积上的限制、以及半导体器件的可靠性等，优选为小于等于100。
(第2实施方式)
图8是表示本发明第2实施方式的半导体器件的一例构造的剖面图。在图8中，与第1实施方式的情况同样，明显示出与本发明直接关联的、形成了多层布线构造的熔丝元件的部分。该熔丝元件240F的基本构造与第1实施方式相同，其特征是形成用于照射激光LB的开口部250F的部位、以及在熔丝元件内形成空隙235V的部位有所不同。
第2实施方式的熔丝元件构造具有：在熔丝元件的通路栓塞243F和下层的熔丝布线层235F的连接部中下层的熔丝布线层235F内具有空隙235V的熔丝元件240V(图9)和没有空隙的熔丝元件240F(图8)两个不同的元件。
图8所示的熔丝元件240F例如是与四层的多层布线200同时形成，具有与多层布线的一部分同等构造的熔丝元件。该熔丝元件240F包括：多层布线的最上层(第4层)形成的熔丝布线层245F；其下层(第3层)的熔丝布线层235F；连接这两者的至少一个熔丝元件的通路栓塞243F；以及熔丝布线层245F上方堆积的绝缘膜248、249的一部分上与熔丝元件的通路栓塞243F相邻形成的激光LB照射用的开口部250F。熔丝元件的通路栓塞243F与连接同层形成的布线层间245、235的其他通路栓塞243比较，优选是具有小的截面积。
图9所示的具有空隙的熔丝元件240V的特征是，在图8所示的熔丝元件240F中，如上述那样，在下层的熔丝布线层235F和通路栓塞243F的连接部中下层的熔丝布线层235F内具有空隙235V。通过用激光LB照射熔丝布线层235F，在熔丝布线层235F和熔丝用通路栓塞234F的连接部中造成应力集中，在该连接部中熔丝布线层235F的Cu原子进行迁移的结果，产生该空隙235V。
上述熔丝元件240F的制造方法与使用图3至图6说明的第1实施方式中的熔丝元件的制造方法大致相同。不同点是，第4布线层上方形成的绝缘膜248、249中设置的用于照射激光LB的开口部250F的形成部位。在第1实施方式中，将开口部150F与作为熔丝元件的通路栓塞143F对应，在连接它的上层的熔丝布线层145F上方形成。相对于此，在第2实施方式中，如图8所示，在与熔丝用的通路栓塞243F相邻的下层的熔丝用布线层235F上方形成开口部250F。这样，可以在图8所示的第2实施方式的与熔丝用的通路栓塞243F相邻的下层的熔丝布线层235F上方，形成包括了激光LB照射用的开口部250F的熔丝元件240F。熔丝用的通路栓塞的数目可以是对于一个熔丝元件有一个通路栓塞，也可以是对于一个熔丝元件有多个通路栓塞。此外，激光LB照射用的开口部250F和最近的熔丝用的通路栓塞243F的中心距离优选为小于等于10μm，更好小于等于5μm。
这样，完成了包括本发明第2实施方式的熔丝元件240F的半导体器件，例如DRAM、存储器混载逻辑器件。
下面，说明熔丝元件240F的接通、断开的控制方法。对上述那样制造的半导体器件进行电测量，指定要断开的熔丝元件。在本实施方式中，通过对这些熔丝元件照射激光LB，使其电阻增加100倍以上，从而将这些熔丝元件断开。向要断开的熔丝元件240F照射激光LB，形成在与通路栓塞243F的连接部的熔丝布线235F内具有空隙235V的熔丝元件240V。由此，这些熔丝元件240V的电阻增加100倍以上，这些熔丝元件被断开。本发明的特征是，在不熔断熔丝元件240F的条件下照射激光，可以避免现有技术中成为问题的因熔断熔丝布线层而产生的不适合状况。
这里，简单地说明第2实施方式中的熔丝元件240F中的空隙235V的形成，即Cu原子的应力迁移。如果通过激光而局部加热下层的熔丝布线层235F，则熔丝布线层235F产生热膨胀。热膨胀量在布线的纵向方向上增大。可是，熔丝布线层235F与熔丝元件的通路栓塞243F连接，所以在那里被固定。因此，在该连接部中产生应力集中，在距激光LB照射位置远的端部的连接部中熔丝布线层235F内受到拉应力。此外，冷却时在距激光LB照射位置近的端部的连接部中受到拉应力。通过该拉应力，与通路栓塞243F的连接部的Cu原子将产生应力迁移。熔丝布线层235F通过阻挡金属与通路栓塞243F连接，所以Cu原子在熔丝布线层235F内进行迁移。因此，从与通路栓塞243F的连接部开始进行迁移，在熔丝布线层235F内形成空隙235V。由此，熔丝布线层235F和通路栓塞243F的连接部的电阻增加100倍以上，可以使该熔丝元件在电路动作上为断开。空隙235V的尺寸不完全切断熔丝布线层235F和通路栓塞243F的连接部的剖面就可以，优选是能够使熔丝元件240V的电阻改变为没有空隙的熔丝元件240F的电阻的100倍以上的尺寸。
为了高效率地进行熔丝布线层235F的Cu原子的应力迁移，在图10所示的熔丝布线层235F的宽度w2和熔丝用通路栓塞243F的直径d1之间存在相应的关系。一般来说，w2/d1之比越大，应力越集中在熔丝布线层235F上，应力迁移加快。根据熔丝元件240F的工作试验的结果可知，w2/d1之比优选为3以上，更好为10以上。在第2实施方式中，使熔丝元件的通路栓塞243F的直径d1比相同布线层内的其他通路栓塞243的直径小，从而增大w2/d1之比。例如，熔丝元件的通路栓塞243F的直径d1为0.25μm，其他部分的通路栓塞243的直径为0.6μm。为了增大w2/d1之比，还可以增大熔丝布线层235F的宽度w2。而w2/d1之比的上限，考虑到通路栓塞的微细加工中的光刻上的限制、相对于增大布线宽度的元件面积上的限制、以及半导体器件的可靠性等，优选为小于等于100。
此外，激光LB的照射条件与第1实施方式同样，照射激光LB的部分的熔丝Cu布线层235F的温度不超过Cu的熔点(1083℃)和连接到被加热的熔丝Cu布线层235F的层间绝缘膜231、241不产生变质、变形就可以。
在上述实施方式中，说明了以Cu作为布线材料，但也可以使用Cu合金或Al等其他金属或包含那种金属的合金。在使用Al作为布线层材料的情况下，Al与Cu同样容易产生迁移，所以可获得同样的效果。
本领域技术人员可容易获得附加的优点和进行改进。因此，本发明的范围并不限于说明书中所展示和描述的具体细节及典型的实施例。因而，可以进行各种变更而不会脱离由所附的权利要求及其等同物限定的总的发明构思的精髓和范围。

Claims (20)

1.一种半导体器件，其特征在于，包括：
半导体衬底；
形成于所述半导体衬底上方的第1布线层；
形成于所述第1布线层上方的第2布线层；
将所述第1布线层和第2布线层间进行连接的至少一个作为熔丝元件的栓塞；以及
在形成于所述第2布线层上方的一部分绝缘膜中与所述栓塞对应设置的开口部。
2.如权利要求1所述的半导体器件，其特征在于，包含具有空隙的至少一个所述栓塞和没有空隙的至少一个所述栓塞。
3.如权利要求1所述的半导体器件，其特征在于，所述第1布线层、第2布线层及栓塞由包含铜的金属材料构成。
4.如权利要求1所述的半导体器件，其特征在于，通过向所述开口部照射激光而在所述栓塞内形成空隙。
5.如权利要求4所述的半导体器件，其特征在于，不熔断所述第2布线层。
6.如权利要求4所述的半导体器件，其特征在于，包含具有空隙的至少一个所述栓塞和没有空隙的至少一个所述栓塞。
7.如权利要求4所述的半导体器件，其特征在于，通过所述栓塞中形成的所述空隙而改变该栓塞的电阻。
8.如权利要求4所述的半导体器件，其特征在于，所述第2布线层宽度和所述栓塞直径之比大于等于3、小于等于100。
9.一种半导体器件，其特征在于，包括：
半导体衬底；
形成于所述半导体衬底上方的第1布线层；
形成于所述第1布线层上方的第2布线层；
将所述第1布线层和第2布线层间进行连接的至少一个作为熔丝元件的栓塞；
形成于所述第2布线层上方的绝缘膜；以及
在所述绝缘膜的一部分中与所述栓塞相邻的所述第1布线层上方设置的开口部。
10.如权利要求9所述的半导体器件，其特征在于，包含具有空隙的至少一个所述第1布线层和没有空隙的至少一个所述第1布线层。
11.如权利要求9所述的半导体器件，其特征在于，所述第1布线层、第2布线层和栓塞由包含铜的金属材料构成。
12.如权利要求9所述的半导体器件，其特征在于，通过向所述开口部照射激光而在所述第1布线层和所述栓塞的连接部中的第1布线层内形成空隙。
13.如权利要求9所述的半导体器件，其特征在于，不熔断所述第1布线层。
14.如权利要求9所述的半导体器件，其特征在于，包含具有空隙的至少一个所述第1布线层和没有空隙的至少一个所述第1布线层。
15.如权利要求9所述的半导体器件，其特征在于，通过所述第1布线层中形成的所述空隙而改变该第1布线层和所述栓塞的连接部的电阻。
16.如权利要求9所述的半导体器件，其特征在于，所述第1布线层宽度和所述栓塞直径之比大于等于3、小于等于100。
17.一种半导体器件的制造方法，其特征在于，包括：
在半导体衬底上方形成第1布线层；
在所述第1布线层上堆积第1绝缘膜；
在所述第1绝缘膜中形成将所述第1布线层和其上方形成的第2布线层进行连接的熔丝元件的栓塞用连接孔及第2布线层用沟；
在所述栓塞用连接孔和第2布线层用沟中形成作为熔丝元件的栓塞和第2布线层；
在所述第2布线层上形成第2绝缘膜；
在所述第2绝缘膜的一部分中对应所述栓塞而形成开口部；
向所述开口部照射激光，在至少一个所述栓塞中形成空隙。
18.如权利要求17所述的半导体器件的制造方法，其特征在于，所述第1布线层、第2布线层及栓塞由包含铜的金属材料构成。
19.如权利要求17所述的半导体器件的制造方法，其特征在于，不熔断所述第2布线层。
20.一种半导体器件的制造方法，其特征在于，包括：
在半导体衬底上方形成第1布线层；
在所述第1布线层上堆积第1绝缘膜；
在所述第1绝缘膜中形成将所述第1布线层和其上方形成的第2布线层进行连接的熔丝元件的栓塞用连接孔及第2布线层用沟；
在所述栓塞用连接孔和第2布线层用沟中形成作为熔丝元件的栓塞和第2布线层；
在所述第2布线层上形成第2绝缘膜；
在所述第2绝缘膜的一部分中与所述栓塞相邻的所述第1布线层上方形成开口部；
向所述开口部照射激光，至少在一个所述第1布线层和所述栓塞的连接部的第1布线层内形成空隙。
CNB2005100628026A 2004-02-12 2005-02-03 半导体器件及其制造方法 Expired - Fee Related CN100380655C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004035403 2004-02-12
JP2004035403A JP3881660B2 (ja) 2004-02-12 2004-02-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1655351A true CN1655351A (zh) 2005-08-17
CN100380655C CN100380655C (zh) 2008-04-09

Family

ID=34836213

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100628026A Expired - Fee Related CN100380655C (zh) 2004-02-12 2005-02-03 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7215001B2 (zh)
JP (1) JP3881660B2 (zh)
KR (1) KR100598761B1 (zh)
CN (1) CN100380655C (zh)
TW (1) TWI283888B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552258B (zh) * 2008-04-02 2011-12-07 海力士半导体有限公司 半导体器件的熔丝部以及制造方法
CN101471248B (zh) * 2007-12-27 2012-09-26 株式会社半导体能源研究所 半导体衬底的制造方法及半导体器件的制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4587761B2 (ja) * 2004-09-30 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR100595856B1 (ko) * 2004-12-29 2006-06-30 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR100838920B1 (ko) 2006-01-20 2008-06-16 가부시끼가이샤 도시바 금속 퓨즈를 갖는 반도체 디바이스
KR100796642B1 (ko) * 2006-01-27 2008-01-22 삼성전자주식회사 고집적 반도체 장치 및 그 제조 방법
JP4964472B2 (ja) * 2006-01-31 2012-06-27 半導体特許株式会社 半導体装置
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP2007258371A (ja) * 2006-03-22 2007-10-04 Elpida Memory Inc ヒューズ素子を有する半導体装置及びヒューズ素子の切断方法
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4908055B2 (ja) * 2006-05-15 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP5139689B2 (ja) * 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
US8049305B1 (en) * 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
JP5434355B2 (ja) 2009-08-11 2014-03-05 富士通セミコンダクター株式会社 設計支援プログラム、設計支援装置、および設計支援方法
US9082769B2 (en) * 2011-02-07 2015-07-14 Rohm Co., Ltd. Semiconductor device and fabrication method thereof
US8841208B2 (en) * 2012-07-18 2014-09-23 International Business Machines Corporation Method of forming vertical electronic fuse interconnect structures including a conductive cap
WO2020004065A1 (ja) * 2018-06-27 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2593471B2 (ja) * 1987-03-11 1997-03-26 株式会社東芝 半導体装置
US6373371B1 (en) * 1997-08-29 2002-04-16 Microelectronic Modules Corp. Preformed thermal fuse
JP3264327B2 (ja) * 1999-04-27 2002-03-11 日本電気株式会社 半導体装置及び半導体装置の製造方法
US6252292B1 (en) * 1999-06-09 2001-06-26 International Business Machines Corporation Vertical electrical cavity-fuse
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
JP3827535B2 (ja) * 2001-03-22 2006-09-27 京セラ株式会社 配線基板モジュール
US6864124B2 (en) * 2002-06-05 2005-03-08 United Microelectronics Corp. Method of forming a fuse
US6750129B2 (en) * 2002-11-12 2004-06-15 Infineon Technologies Ag Process for forming fusible links

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471248B (zh) * 2007-12-27 2012-09-26 株式会社半导体能源研究所 半导体衬底的制造方法及半导体器件的制造方法
CN101552258B (zh) * 2008-04-02 2011-12-07 海力士半导体有限公司 半导体器件的熔丝部以及制造方法
US8552427B2 (en) 2008-04-02 2013-10-08 Hynix Semiconductor Inc. Fuse part of semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
JP3881660B2 (ja) 2007-02-14
US20050179062A1 (en) 2005-08-18
TW200527496A (en) 2005-08-16
CN100380655C (zh) 2008-04-09
JP2005228882A (ja) 2005-08-25
US7215001B2 (en) 2007-05-08
TWI283888B (en) 2007-07-11
KR20060041878A (ko) 2006-05-12
KR100598761B1 (ko) 2006-07-11

Similar Documents

Publication Publication Date Title
CN1655351A (zh) 半导体器件及其制造方法
CN2720636Y (zh) 集成电路
CN100559565C (zh) 半导体器件及其制造方法
CN1139111C (zh) 半导体器件及其制造方法
CN1835235A (zh) 半导体器件和mim电容器
CN1484310A (zh) 具有形成在多层布线结构中电容器的半导体器件
CN1848417A (zh) 接合垫结构及其形成方法
CN1893076A (zh) 半导体器件及其制造方法
CN1237613C (zh) 半导体器件及其制造方法
CN1728374A (zh) 以能量耗散层改进低介电常数电介质器件的稳定性
CN100350592C (zh) 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法
CN1770443A (zh) 电子式熔线
CN1591858A (zh) 超低介电常数多孔材料的双重镶嵌集成
CN1992255A (zh) 半导体结构、电熔线及其形成方法
CN1790702A (zh) 改进的hdp氮化物基ild盖层
CN1218980A (zh) 半导体装置及其制造方法
CN1551353A (zh) 包括金属互连和金属电阻器的半导体器件及其制造方法
CN1691322A (zh) 半导体存储器件的熔丝区域及其制作方法
CN1667825A (zh) 金属导线结构及其制程
CN1841742A (zh) 包括电阻器的半导体装置及其制备方法
CN1707791A (zh) 电子式熔线结构
CN1453871A (zh) 存储器与逻辑电路混合形成于一芯片的半导体器件及其制法
CN101075602A (zh) 用于切断电熔丝的半导体设备和方法
US8643139B2 (en) Semiconductor device
CN101047147A (zh) 集成电路结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20130203