CN100345277C - 在互连结构中低电阻通道接触的形成 - Google Patents

在互连结构中低电阻通道接触的形成 Download PDF

Info

Publication number
CN100345277C
CN100345277C CNB2004100771570A CN200410077157A CN100345277C CN 100345277 C CN100345277 C CN 100345277C CN B2004100771570 A CNB2004100771570 A CN B2004100771570A CN 200410077157 A CN200410077157 A CN 200410077157A CN 100345277 C CN100345277 C CN 100345277C
Authority
CN
China
Prior art keywords
substrate
dielectrics
low
porous
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100771570A
Other languages
English (en)
Other versions
CN1624895A (zh
Inventor
蒂莫西·J·多尔顿
斯蒂芬·M·盖茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1624895A publication Critical patent/CN1624895A/zh
Application granted granted Critical
Publication of CN100345277C publication Critical patent/CN100345277C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制造包括一层多孔或致密低k电介质并具有低通道接触电阻的BEOL互连结构的方法，包括下述步骤：a)在一基片上形成一层多孔或致密的低k电介质层；b)在所述低k电介质中形成单或双镶嵌腐蚀开口；c)把所述基片放进一个处理室内，并放在约-200℃到约25℃温度的冷卡盘上；d)对所述处理室加进一种可凝结的清洗剂(CCA)，以在所述基片上的所述腐蚀开口内凝结一层CCA；以及e)当基片在约-200℃到约25℃的某个温度上仍保持着冷时进行激活步骤。通道接触在热周期和半导体器件工作期间是非常稳定的。

Description

在互连结构中低电阻通道接触的形成
技术领域
本发明一般地涉及集成电路(ICS)。更具体地讲，本发明涉及互连结构，包括用镶嵌的方法制造的多层互连结构，其中通道接触电阻/必须是低的。本发明叙述基于铜镶嵌布线，制造改进了的互连结构的各种方法和装备，这种互连结构具有减小了的通道接触电阻，以及无论在IC操作时或IC器件的可靠应力下都具有稳定的电阻。
背景技术
一般讲，半导体器件包括许多电路，这些电路形成一个制造在一硅单晶基片上的集成电路，通常要给定一个复杂的信号路径网络以把分布在基片表面上的电路元件连接起来。这些信号沿着该器件的有效率的路径要求形成多级或多层互连结构，如象基于铜的双镶嵌布线结构。基于铜的互连，由于它能提供在一个复杂的半导体芯片上大量晶体管之间的高速信号传输，因而是可取的。
在互连结构中，金属通道沿着垂直于硅基片走向，而金属连线沿着平行于硅基片走向。在新IC产品芯片中，信号速率获得进一步提高，而相邻铜连线中信号的相互作用(称为“串扰”)获得进一步减小，这是通过把铜连线和通道围在一低k线超低k电介质之内实现的。
当前，在一个集成电路芯片上形成的互连结构至少包括约2到10个布线层，它以指定为约1×(称为“细线”)最小光刻特征尺寸制造，而在这些层以上是约2到4布线层，它们以更大的尺寸制造(称为“粗线”)。在已有技术的一类结构中，该细线是在具有约2到3.5之间的电介质常数的低电介质常数(k)材料中形成的。
然而，存在着与这些已有技术结构相关的制造问题。例如，在已有结构中，由于在通道和连接界面上的玷污，通道接触电阻是高的，玷污主要包括氧和/或碳，并以氧化铜的形式碳基残余(聚合物或非晶碳)的形式存在。碳残余通常包括H或F以及在通道和连线的界面上可能存在的其他不合适的元素。
与这些已有技术结构相关的另外一个问题是在通道接触处差的粘附性，这导致在该结构经过温度循环以及长时间操作以后通道电阻的增加。通道电阻增加的极端情况是通道开路，它与下面的线没有接触，这是一种致命的IC失效方式。差的粘附也是由于上述相同的玷污所引起。
在互连制造时的另一个问题是在腐蚀后，腐蚀出的通道和漕开口的形状和尺寸是正确的，但在通道清洗时，其形状和尺寸被畸变，增大，变坏或变粗糙。当用低模超低k(ULK)电介质(k＜约2.7)以及通道清洗包括Ar+轰击时，此问题特别尖锐。Ar+离子增大了通道尺寸，侵蚀槽的底部，甚至使槽底部变粗糙。在ULK电介质中的细孔使此问题更严重。
发明内容
因而发明的一个目的是提供具有低通道接触电阻的，双或单镶嵌型线后段(BEOL)互连结构的改进制造方法。
本发明的另一个目的是提供双或单镶嵌型BEOL互连结构的改进制造方法，在该结构中，在IC上的所有通道在结构经过热循环以后，具有非常稳定的电阻(通道电阻不变或变小)。
本发明的又一个目的是提供双或单镶嵌型BEOL互连结构的改进制造方法，其中在IC上所有的通道具有改善的粘附性。
本发明的又一个目的是提供双或单镶嵌型BEOL互连结构的改进制造方法，其中被腐蚀出的通道和槽开口形状在通道清洗时没有畸变或改变。
本发明的又一个目的是提供双或单镶嵌型BEOL互连结构的改进制造方法，其中腐蚀出的槽开口底部在通道清洗后是光滑的，以及通道和连线的其他表面仍然是光滑的。
为保持本发明的这些和其他目的，这里提供的是清洗通道接触的改进的方法。
上述目的能够通过在制造互连结构时清洗通道接触表面来达到。
相应地，本发明提供制造一BEOL互连结构的普遍方法，而该结构包括一多孔或致密的低k电介质并具有低通道接触电阻。该方法包括以下步骤：
a)在一片基片上形成一多孔或致密的低k电介质层；
b)在低k电介质中形成单或双镶嵌腐蚀开口；
c)把基片置于一个处理室内的冷卡盘上，该卡盘的温度为约-200℃到约25℃；
d)把一种可冷凝清洗剂(CCA)加入处理室，以在基片的腐蚀开口内冷凝一层CCA；以及
e)当基片在约-200℃到约25℃的温度下保持冷却时进行激活步骤。
本发明还提供一种制造BEOL互连结构的方法，该结构包括一种多孔或致密的低k电介质并具有低通道接触电阻。该方法包括下述步骤：
a)在一片基片上形成一多孔或致密的低k电介质；
b)在低k电介质中形成单或双镶嵌腐蚀开口；
c)把基片置于一第一处理室内的冷卡盘上，该卡盘的温度为约-200℃到约25℃；
d)把一种可冷凝清洗剂(CCA)加入第一处理室，以在基片的腐蚀开口内冷凝一层CCA；
e)把基片移至一第二处理室的一个簇工具上；以及
f)在第二处理室内进行激活后步骤。
本发明还提供用本发明的上述方法制备的一种BEOL互连结构，该结构包括一种多孔或致密的低k电介质并具有低的通道接触电阻。
由本发明的方法制备的通道接触在热循环和在半导体器件使用时是非常稳定的。另外，由此处所述方法制备的通道接触比起已有技术中所述的通道具有更低的电阻。另外，在本发明中，通道是被一层衬垫(例如，参阅图1中元素6)所环绕，以及该衬垫的粘附比起已有技术中所述的通道粘附要强。作为其结果，本发明的互连结构比起已有技术的互连结构是更加靠和更加稳定，因为更强的衬垫粘附导致更加可靠和稳定的互连结构。
本发明的这些和其他优点将能从本发明的详细描述和优选实施方案并参观下述附图得以更好了解。
附图说明
图1是一已完成的内部连接层的一张示意截面图，该层有一第一层，其内有一组金属连线和通道，以及在其上的扩散阻挡层。
图2是腐蚀出的通道和连线开口在开口金属化以前的示意截面图。
具体实施方式
本发明提供一种非破坏性的对在低k电介质上淀积的衬垫/势垒的予清洗处理方法。
通常一个集成电路将有多个相互连接的层，而每一层包括金属性的连线和通道，它们具有用于IC芯片的双镶嵌(通道加上下一层导体)布线互连结构。金属性的连线和通道是用相同的或不同的导电材料组成。这里所用的合适材料包括，但不限于，W，Cu，Al，Ag，Au以及其合金等。首选的材料是Cu。
可冷凝的清洗剂(CCA)可以是一种还原剂；金属基还原剂，金属氢化物，混合金属氢化物，如象LiAlH，氟的分子源或氢的分子源或氢和硅两者的分子源。
后者的例子包括，但不限于已硅烷；丙硅烷；丁硅烷以及其他可冷凝的硅烷。
氟的分子源包括金属氟化物，如象AlF3，TiF4，WF6，TaF6以及包括无机氟化合物，如象SF6，XeF2及其混合物；有机氟源如象六氟代氧化丙烯(hexafluoroproplyeneoxide)，六氟苯，以及包括氟化高硅烷。上述化合物的混合物作为CCA可以特别有效。
通常，氢化物和氢源是对于除去氧化物和含氧残余物有效，而氟源是用来除去含碳残余物。激活步骤能够优先地用He+离子H2+离子和/或H+/H2+混合物的轰击来实现。作为其替代，激活步骤也能够用电子来照射或紫外(UV)幅射照射来实现。
激活步骤可以通过以举针把基片从冷卡盘举离并随后用加热灯加热基片来实现。
被举起的基片优选地被加热到约350℃到约400℃的温度，更优选地，被举起的基片被加热到约200℃到约450℃的温度。
参照图1，该图描述了双镶嵌层的一个例子，其中给出一片基片10以及一个腐蚀终止/阻挡层2，在腐蚀终止/阻挡层上淀积ILD3以及在ILD顶上可选用一硬掩膜4。请注意，该硬掩膜可以由单层组成，也可以由多层组合，从而形成一复合硬掩膜。在ILD内部形成一Cu导体5，它以衬套/Cu扩散阻挡层6与ILD隔离开。
一第二腐蚀终止/阻挡层7在Cu导体上形成“帽”。每一条金属性的连线和通道5能可选择地包括一衬垫材料6，它衬垫金属性连线和通道。
能用作衬垫的合适材料包括，但不限于，TiN，TaN，Ta，WN，W，TaSiN，TiSiN，WCN，Ru等及其混合物。该衬垫可以是单层或能够包括多层。
形成金属性线和通道的工艺和参数在本技术领域熟知的。简要地讲，确定连线和通道的开口是用常规光刻(包括在低k有机电介质层的表面上涂以光致抗蚀剂)和腐蚀的方法来形成。腐蚀步骤包括一种常规的干性腐蚀，如象反应离子腐蚀，离子束腐蚀或等离子体腐蚀。接着将用常规的脱去工艺把光致抗蚀剂从该层脱去。
接着用常规的淀积方法，如象CVD，等离子辅助CVD，溅射，电镀，蒸发或化学溶液淀积，在衬垫上，如果用了衬垫的话，或在开口的暴露表面上淀积一种导电材料。填充了导电金属的结构接着受到一常规的平面化处理以把在开口以外的残余导电金属和/或衬垫基本除去。例如可以用CMP，而在CMP后金属性引线的顶上水平部分和第一层的顶表面近似其他平面。
接着一层扩散阻挡层7作为一层连续层能被淀积化其顶表面上，从而完成了该内部连接层。扩散阻挡层7由能够阻挡一种上述导电金属扩散进在该内部连接层上面形成的第一层中去的任何一种绝缘材料组成。
下面参照图2来叙述本发明，而本发明针对清洗通道开口，包括通道对Cu连线的接触。
参照图2，图中给出在一电介质层30中被腐蚀出的一个通道开口50和一个引线开口70。请注意，该电介质层30可以是均匀的，也可以由多层组成。如果是多层，那么两层的界面并不必须与引线开口70和通道开口50的界面一致。
电介质可以有从3.5到2的k值，如下所述的那样。在电介质30下方是一层阻挡/帽/腐蚀终止层20，它布置在下方的铜引线100的顶上。该电介质层30可以包括一层可以选用的硬掩膜层40，该层可以是由单一层组成，也可以是由多层形成的复合硬掩模膜。
所有上述组份都是置于一基片110上。
在(用干性腐蚀)形成开口50和70以后，把注意力集中在通道开口的底部，在该处阻挡/帽/腐蚀终止层20有一个腐蚀开口90。开口90称为通道底，在该处Cu101被暴露出来。由于Cu被空气，含水清洗溶液，部分含氧溶剂清洗溶液，以及其他氧源，如象在阻挡/帽/腐蚀终止层20中用以形成开口90的反应性供给气体所氧化，铜表面可以包含一层Cu的氧化层120。铜氧化层120可以包括碳和其他元素。在通道开口内还可以有不同厚度的碳残余140，它可以包括H，F和其他元素，它可以是聚合物或可以是非晶碳型材料。
碳残余140通常存在于通道底部，虽然图2给出在侧壁上的残余。
在已有技术中，通常在第一清洗步骤中用还原性H2等离子体或氧化性等离子体，以H原子和其他活性粒子来除去残余140。其他常用的化学物品，包括下述气体中的一个或几个：H2，O2，N2，NH3。
在已有技术中使用的Ar+离子，通常具有从约100ev到约1000ev的动能，被用来在第二清洗步骤中来除去Cu的氧化物120。当用Ar+离子时，该离子引起暴露的槽底150和硬掩模40的损伤，在该处电介质是直接暴露于Ar+的轰击下。
在移去铜的氧化层时，铜原子从通道底部被溅射到通道的侧壁160上，以及到槽底上，在槽底上的铜在图中用155示出。
基片110可以是一片半导体晶片或芯片，它可以由任何一种含硅的半导体材料组成，例如Si，SiGe，Si/SiGe，Si/SiO2/Si等。该基片可以按照所要制造的器件掺以n型或p型杂质。该基片可以包括各种隔离区和/或器件区，它可以在基片内形成，或者在其一个表面上形成。该基片可以也包括在其表面上的金属性衬垫。除了含硅半导体材料以外，该基片也可以是一个在其上包括CMOS器件的电路。
层30的适宜的电介质是多孔或致密的无机材料，包括，但不限于，含硅材料，如象C，O，F和H中的一个元素或几个元素与Si形成的复合物，例如，FSG，掺C氧化物，掺F氧化物，Si、C、O和H的合金等等。Si，C，O和H复合物的PECVD材料的具体例子包括，但不限于，APPlied Materials生产的Black Diamond，Novellus Systems生产的Coral，ASM生产的Aurora，这些均具有约3.0的k值，都包括2.8到3.2的范围。另外，包含多孔性和具有从2.7到1.8k值的SiCOH电介质在本发明中可以优选地采用，包括APPlied Materials生产的BDII和BDIII，ASM生产Aurora ULK和ELK以及其他多孔SiCOH膜。也可以用具有Si，C，O，H成份的多种旋涂膜，如象甲基硅倍半氧烷，硅氧烷以及Japan Synthetic Rubber(JSR)生产的5109，5117，5525，5530，以及Dendriglass也可以用Trikon生产的名为Orion的材料和其他材料。
在基片110上形成第一电介质层30的技术和参数(例如PE CVD或自旋涂)是本领域的技术人员所熟知。如同本领域所熟知的那样，从一种环状原始化合物和一第二碳氢原始化合物的PECVD是制造具有2和3之间k值的SiCOH电介质的优选方法，如同在美国专利6，312，793；6，441，491和6，479，110B2等所披露的那样，该专利的内容在于插入以供参考。
该电介质层30也可以是一种低k有机材料，如象市场上的有机热固性材料，这可以从DOW Chemical CO买到，其商标名为SiLKTM，或多亚芳基醚等等。另外，电介质层30也可以是DowChemicalCompany生产的多孔SiLKTM。
用于通道清洗的每一个本方法都是以把包含部件110-160的基片(见上)置于一个冷的温度在约-200℃到约25℃的晶片卡盘上作为开始，接着把一种可冷凝的清洗剂(CCA)加到处理室，其时间为约1秒到约100秒，该时间是以冷凝0.1到100单分子层的CCA。
如上所述，可冷凝清洗剂(CCA)是选自还原剂，氟的分子源，氢源和氢和硅两者的源。
还原剂的例子包括金属基还原剂，如象金属氢化物；混合金属氢化物，如象LiAlH。
氢和硅两者的源的例子包括，但不局限于乙硅烷；丙硅烷；丁硅烷以及其他可冷凝的硅烷。
氟的分子源包括金属氟化物，如象AlF3，TiF4，WF6，TaF6，以及包括无机氟化合物，如象SF6，XeF2及其混合物，有机氟源如象六氟代氧化丙烯，六氟苯，以及包括氟化高价硅烷。
上述化合物的混合物作为CCA可以特别有效。
优选的CCA包括乙硅烷，较高级的硅烷，如象丙硅烷，金属氢化物，金属氟化物，如象AlF3，TiF4，WF6，TaF6，无机氟化合物，如象SF6或XeF2，混合氟化离阶硅烷，混合金属氢化物和氟化物等等。金属基还原剂，如象LiAlH也是优选的。
本发明的方法中，CCA在敷涂步骤中被冷凝在冷的晶片上，从而在通道底部形成一薄层(以及在整个晶片上大体上均匀形成一薄层)。接着在激活步骤中CCA被激活，碳基玷污被转化为可挥发的有机化合物；而Cu的氧化物从Cu的表面除去。
在一个实施方案中，激活步骤是用He+离子或者He+和H+/H2+轰击来实现的，而晶片保持冷的状态并只用一个处理室。在轰击步骤中，He以及可选用的H2以约1sccm到约10000sccm的流率流进该处理室，更优选的流率范围对每一种气体是从约100到约500sccm。
在另一个实施方案中，激活步骤是用电子束照射或UV照射来实现的，而晶片是冷的，并且用单一的处理室。在电子束处理中，使用的电子能量从约0.5ev到约100kev，剂量在约10到约1000微居里/cm2，时间约1秒到10000秒。这种处理的一个典型的条件是电子能量从约1到约10kev，剂量从约50到约500微居里/cm2。
在又一个实施方案中，激活步骤是用加热晶片来实现，并只用单一的处理室。具体讲，该片被用举到举离冷却卡盘，接着用加热灯来加热举起的晶片到约350℃到约400℃的温度，以及优选地把从约200℃到约450℃。
在又一个实施方案中，激活步骤是在位于簇群工具上的一个单独的处理组件中实现的。首先包含元素100到160的基片被置于在第一个实施方案中所述的处理室中的一个约-200℃到约25℃温度的冷晶片卡盘上，接着在一段时间内把可凝结清洗剂(CCA)加入到处理室，其时间要足以使冷凝(从约1到100秒)，这是只以冷凝从0.1到100CCA单分子层的时间。
接着，把基片移至第二个处理室，其中基片被照射以He+离子或He+和H+/H2+离子，照射以电子束，以UV幅射，以热能，或其他能量源。
在第二个室中，该晶片可以不从卡盘举离，该卡盘可以用例如热流体或加热灯电阻性地加热到所需温度。
在另一个实施方案中，激活步骤是用一种稀有气体等离子体来实现的，并在等离子体和基片之间放置一个栅极。在该栅极被正向偏置以排斥正离子，以使包含CCA冷凝层的基片被VUV光和从等离子体来的电子所激活，也可以选用并放置一个第二栅极，并加以负的偏压以排斥电子，以使只有VUV光激活CCA。
虽然我们已给出并叙述了按照本发明的几个实施方案，但显然这些实施方案可以作许多变化，这些变化对于本领域的技术人员来讲是显而易见的。因而我们不愿把本发明限止在我们所给出和叙述的范围内，而是包括在所附权利要求范围内的一切变化和修改。

Claims (44)

1、一种制造包括一层多孔或致密低k电介质并具有低通道接触电阻的BEOL互连结构的方法，包括下述步骤：
a)在一基片上形成一层多孔或致密的低k电介质层；
b)在所述低k电介质中形成单或双镶嵌腐蚀开口；
c)把所述基片放进一个处理室内，并放在-200℃到25℃温度的冷卡盘上；
d)对所述处理室加进一种可凝结的清洗剂，以在所述基片上的所述腐蚀开口内凝结一层可凝结的清洗剂；以及
e)当基片在-200℃到25℃的某个温度上仍保持着冷时进行激活步骤。
2、权利要求1的方法，其中所述可凝结清洗剂选自：
一种还原剂，氟的一种分子源，氢的一种源，兼有氢和硅的一种源。
3、权利要求2的方法，其中所述可凝结清洗剂选自：
金属基还原剂，金属氢化物，混合金属氢化物，金属氟化物，混合金属氟化物，无机氟化合物，有机氟化合物中的一种或它们的混合物。
4、权利要求3的方法，其中所述金属氟化物选自：
AlF3，TiF4，WF6，TaF6中的一种或它们的混合物。
5、权利要求3的方法，其中所述无机氟化合物选自：
AlF3，TiF4，WF6，TaF6，SF6，XeF2中的一种或它们的混合物。
6、权利要求3的方法，其中所述有机氟化合物选自：
六氟代氧化丙烯，六氟苯，氟化高硅烷中的一种或它们的混合物。
7、权利要求3的方法，其中所述金属基还原剂选自：
LiAlH，AlH3，LiH中的一种或它们的混合物。
8、权利要求1中的方法，其中所述激活步骤包括：
以He+离子或He+和H+/H2+轰击。
9、权利要求1的方法，其中所述激活步骤包括：以电子束或UV幅射照射。
10、权利要求1的方法，其中所述激活步骤包括：
用举针把所述基片从所述冷卡盘举起，之后再用加热灯对所述基片加热。
11、权利要求10的方法，其中所述被举起的基片被加热到350℃到400℃的温度。
12、权利要求11的方法，其中所述被举起的基片被加热到200℃到450℃的温度。
13、权利要求1的方法，其中所述多孔或致密的低k电介质为C，O，F和H中一个或多个元素与Si形成的含硅材料。
14、权利要求1的方法，其中所述多孔或致密的低k电介质为具有Si，C，O，和H组份的PE CVD材料。
15、权利要求1的方法，其中所述多孔或致密低k电介质选自：
Black Diamond，Coral，Aurora，Aurora ULK，Aurora ELK，BDII，BDIII，甲基硅倍半氧烷，硅氧烷，JSR制造产品号为5109，5117，5525，5530的材料，Dendriglass，Orion，Trikon，及其组合物。
16、一种制造包括一层多孔或致密低k电介质并具有低通道接触电阻的BEOL互连结构的方法，包括下述步骤：
a)在一基片上形成一层多孔或致密的低k电介质层；
b)在所述低k电介质中形成单或双镶嵌腐蚀开口；
c)把所述基片放进一个第一处理室内，并放在-200℃到25℃温度的冷卡盘上；
d)对所述第一处理室加进一种可凝结的清洗剂，以在所述基片上的所述腐蚀开口内凝结一层可凝结的清洗剂；
e)把所述基片移至一第二处理室，并放在一个簇工具上；以及
f)在所述第二处理室中进行激活步骤。
17.权利要求16的方法，其中所述可凝结清洗剂选自：
一种还原剂，氟的一种分子源，氢的一种源，兼有氢和硅的一种源。
18.权利要求17的方法，其中所述可凝结清洗剂选自：
金属基还原剂，金属氢化物，混合金属氢化物，金属氟化物，混合金属氟化物，无机氟化合物，有机氟化合物中的一种或它们的混合物。
19.权利要求18的方法，其中所述金属氟化物选自：
AlF3，TiF4，WF6，TaF6中的一种或它们的混合物。
20.权利要求18的方法，其中所述无机氟化合物选自：
AlF3，TiF4，WF6，TaF6，SF6，XeF2中的一种或它们的混合物。
21.权利要求18的方法，其中所述有机氟化合物选自：
六氟代氧化丙烯，六氟苯，氟化高硅烷中的一种或它们的混合物。
22.权利要求18的方法，其中所述金属基还原剂选自：
LiAlH，AlH3，LiH中的一种或它们的混合物。
23.权利要求16中的方法，其中所述激活步骤包括：
以He+离子或He+和H+/H2+轰击。
24.权利要求16的方法，其中所述激活步骤包括：以电子束或UV幅射照射。
25.权利要求16的方法，其中所述激活步骤包括：
用举针把所述基片从所述冷卡盘举起，之后再用加热灯对所述基片加热。
26.权利要求25的方法，其中所述被举起的基片被加热到350℃到400℃的温度。
27.权利要求26的方法，其中所述被举起的基片被加热到200℃到450℃的温度。
28、权利要求16的方法，其中所述多孔或致密的低k电介质为C，O，F和H中一个或多个元素与Si形成的含硅材料。
29、权利要求16的方法，其中所述多孔或致密的低k电介质为具有Si，C，O，和H组份的PE CVD材料。
30、权利要求16的方法，其中所述多孔或致密低k电介质选自：
Black Diamond，Coral，Aurora，Aurora ULK，Aurora ELK，BDII，BDIII，甲基硅倍半氧烷，硅氧烷，JSR制造产品号为5109，5117，5525，5530的材料，Dendriglass，Orion，Trikon，及其组合物。
31.一种包括一层多孔或致密低k电介质并具有低通道接触电阻的BEOL互连结构，由包括以下步骤的方法制备：
a)在一基片上形成一层多孔或致密的低k电介质层；
b)在所述低k电介质中形成单或双镶嵌腐蚀开口；
c)把所述基片放进一个处理室内，并放在-200℃到25℃温度的冷卡盘上；
d)对所述处理室加进一种可凝结的清洗剂，以在所述基片上的所述腐蚀开口内凝结一层可凝结的清洗剂；以及
e)当基片在-200℃到25℃的某个温度上仍保持着冷时进行激活步骤。
32.权利要求31的BEOL互连结构，还包括金属性的连线和通道。
33.权利要求32的BEOL互连结构，还包括一种衬垫材料。以衬垫金属性线和通道。
34.权利要求33的BEOL互连结构，其中所述衬垫材料选自：TiN，TaN，Ta，WN，W，TaSiN，TiSiN，WCN，Ru以中的一种或它们的混合物。
35、权利要求31的BEOL互连结构，其中所述多孔或致密的低k电介质为C，O，F和H中一个或多个元素与Si形成的含硅材料。
36、权利要求31的BEOL互连结构，其中所述多孔或致密的低k电介质为具有Si，C，O，和H组份的PE CVD材料。
37、权利要求31的BEOL互连结构，其中所述多孔或致密低k电介质选自：
Black Diamond，Coral，Aurora，Aurora ULK，Aurora ELK，BDII，BDIII，甲基硅倍半氧烷，硅氧烷，JSR制造产品号为5109，5117，5525，5530的材料，Dendriglass，Orion，Trikon，及其组合物。
38.一种包括一层多孔或致密低k电介质并具有低通道接触电阻的BEOL互连结构，由包括以下步骤的方法制备：
a)在一基片上形成一层多孔或致密的低k电介质层；
b)在所述低k电介质中形成单或双镶嵌腐蚀开口；
c)把所述基片放进一个第一处理室内，并放在-200℃到25℃温度的冷卡盘上；
d)对所述第一处理室加进一种可凝结的清洗剂，以在所述基片上的所述腐蚀开口内凝结一层可凝结的清洗剂；
e)把所述基片移至一第二处理室，并放在一个簇工具上；以及
f)在所述第二处理室中进行激活步骤。
39.权利要求38的BEOL互连结构，还包括金属性的连线和通道。
40.权利要求39的BEOL互连结构，还包括一种衬垫材料。以衬垫金属性线和通道。
41.权利要求38的BEOL互连结构，其中所述衬垫材料选自：TiN，TaN，Ta，WN，W，TaSiN，TiSiN，WCN，Ru中的一种或它们的混合物。
42、权利要求38的BEOL互连结构，其中所述多孔或致密的低k电介质为C，O，F和H中一个或多个元素与Si形成的含硅材料。
43、权利要求38的BEOL互连结构，其中所述多孔或致密的低k电介质为具有Si，C，O，和H组份的PE CVD材料。
44、权利要求38的BEOL互连结构，其中所述多孔或致密低k电介质选自：
Black Diamond，Coral，Aurora，Aurora ULK，Aurora ELK，BDII，BDIII，甲基硅倍半氧烷，硅氧烷，JSR制造产品号为5109，5117，5525，5530的材料，Dendriglass，Orion，Trikon，及其组合物。
CNB2004100771570A 2003-09-19 2004-09-10 在互连结构中低电阻通道接触的形成 Expired - Fee Related CN100345277C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/665,584 2003-09-19
US10/665,584 US20050064701A1 (en) 2003-09-19 2003-09-19 Formation of low resistance via contacts in interconnect structures

Publications (2)

Publication Number Publication Date
CN1624895A CN1624895A (zh) 2005-06-08
CN100345277C true CN100345277C (zh) 2007-10-24

Family

ID=34312894

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100771570A Expired - Fee Related CN100345277C (zh) 2003-09-19 2004-09-10 在互连结构中低电阻通道接触的形成

Country Status (4)

Country Link
US (2) US20050064701A1 (zh)
JP (1) JP2005094014A (zh)
CN (1) CN100345277C (zh)
TW (1) TWI339874B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US7282802B2 (en) * 2004-10-14 2007-10-16 International Business Machines Corporation Modified via bottom structure for reliability enhancement
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7309658B2 (en) * 2004-11-22 2007-12-18 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7309653B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Method of forming damascene filament wires and the structure so formed
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US20060251872A1 (en) * 2005-05-05 2006-11-09 Wang Jenn Y Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
US7192878B2 (en) * 2005-05-09 2007-03-20 United Microelectronics Corp. Method for removing post-etch residue from wafer surface
US7863183B2 (en) * 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
US7402883B2 (en) * 2006-04-25 2008-07-22 International Business Machines Corporation, Inc. Back end of the line structures with liner and noble metal layer
US7695897B2 (en) * 2006-05-08 2010-04-13 International Business Machines Corporation Structures and methods for low-k or ultra low-k interlayer dielectric pattern transfer
US10037905B2 (en) * 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US7745324B1 (en) 2009-01-09 2010-06-29 International Business Machines Corporation Interconnect with recessed dielectric adjacent a noble metal cap
TW201044462A (en) * 2009-01-22 2010-12-16 Tokyo Electron Ltd A method for manufacturing semiconductor devices
US8252699B2 (en) 2010-11-22 2012-08-28 Applied Materials, Inc. Composite removable hardmask
JP6040544B2 (ja) * 2012-03-22 2016-12-07 日本電気株式会社 銅配線の表面処理方法及びその上に搭載する機能素子の製造方法
CN104143523A (zh) * 2013-05-06 2014-11-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9502255B2 (en) 2014-10-17 2016-11-22 Lam Research Corporation Low-k damage repair and pore sealing agents with photosensitive end groups
CN104392959A (zh) * 2014-11-28 2015-03-04 上海集成电路研发中心有限公司 双大马士革结构的制造方法
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
TWI807195B (zh) 2019-06-28 2023-07-01 美商應用材料股份有限公司 用於改良高k可靠度之摻氟氮化物膜

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6358832B1 (en) * 1999-09-30 2002-03-19 International Business Machines Corporation Method of forming barrier layers for damascene interconnects
CN1404137A (zh) * 2001-07-16 2003-03-19 联华电子股份有限公司 一种无突出物形成的双镶嵌制程的湿式清洗方法
CN1428838A (zh) * 2001-12-24 2003-07-09 矽统科技股份有限公司 使用氧化线层作为介电阻挡层的双镶嵌制程

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6337277B1 (en) * 2000-06-28 2002-01-08 Lam Research Corporation Clean chemistry low-k organic polymer etch
US6441491B1 (en) * 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6848455B1 (en) * 2002-04-22 2005-02-01 Novellus Systems, Inc. Method and apparatus for removing photoresist and post-etch residue from semiconductor substrates by in-situ generation of oxidizing species

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358832B1 (en) * 1999-09-30 2002-03-19 International Business Machines Corporation Method of forming barrier layers for damascene interconnects
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
CN1404137A (zh) * 2001-07-16 2003-03-19 联华电子股份有限公司 一种无突出物形成的双镶嵌制程的湿式清洗方法
CN1428838A (zh) * 2001-12-24 2003-07-09 矽统科技股份有限公司 使用氧化线层作为介电阻挡层的双镶嵌制程

Also Published As

Publication number Publication date
US20050064701A1 (en) 2005-03-24
TW200512876A (en) 2005-04-01
US7378350B2 (en) 2008-05-27
JP2005094014A (ja) 2005-04-07
CN1624895A (zh) 2005-06-08
US20050266681A1 (en) 2005-12-01
TWI339874B (en) 2011-04-01

Similar Documents

Publication Publication Date Title
CN100345277C (zh) 在互连结构中低电阻通道接触的形成
TWI545689B (zh) 製程後端金屬互連層狀結構之形成方法與積體晶片
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
KR100702549B1 (ko) 반도체 인터커넥트 구조 상의 금속층 증착 방법
KR100497580B1 (ko) 응력 조정 캡층을 포함한 상호 접속 구조
US7193327B2 (en) Barrier structure for semiconductor devices
CN101051621A (zh) 半导体装置的制造方法和半导体装置
US20090026625A1 (en) Adhesion enhancement for metal/dielectric interface
CN1728358A (zh) 双金属镶嵌互连的制造方法
CN1672250A (zh) 改进的beol互连结构中的双层hdpcvd/pe cvd帽层及其方法
CN1783479A (zh) 互连结构及其形成方法
CN1783478A (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
CN101030566A (zh) 半导体结构及其形成方法
CN101079408A (zh) 双镶嵌结构及其制造方法
CN102646666A (zh) 作为化学-机械抛光停止层的介电保护层
CN101051632A (zh) 互连结构及其制造方法
US7675177B1 (en) Forming copper interconnects with Sn coatings
CN1199266C (zh) 半导体器件及其制造方法
CN1832117A (zh) 半导体元件的处理方法以及半导体元件的形成方法
CN1976020A (zh) 互连结构及其形成方法
US7101788B2 (en) Semiconductor devices and methods of manufacturing such semiconductor devices
CN102760685A (zh) 铜互连线的刻蚀后处理方法
US7425502B2 (en) Minimizing resist poisoning in the manufacture of semiconductor devices
JP2002353306A (ja) 金属障壁体の中にまたは銅／金属障壁体の界面にシリコンが取り込まれた銅相互接続体に対する金属障壁体
Chen et al. Interconnect Processing: Integration, Dielectrics, Metals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071024

Termination date: 20091012