CN1137510C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1137510C
CN1137510C CNB991223721A CN99122372A CN1137510C CN 1137510 C CN1137510 C CN 1137510C CN B991223721 A CNB991223721 A CN B991223721A CN 99122372 A CN99122372 A CN 99122372A CN 1137510 C CN1137510 C CN 1137510C
Authority
CN
China
Prior art keywords
film
copper base
metal film
producing
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991223721A
Other languages
English (en)
Other versions
CN1253376A (zh
Inventor
��ľ����
青木秀充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1253376A publication Critical patent/CN1253376A/zh
Application granted granted Critical
Publication of CN1137510C publication Critical patent/CN1137510C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造半导体器件的方法，在半导体衬底的背面形成一阻挡膜5，例如硅氧化膜或类似膜。然后在半导体衬底的主表面上形成一铜基金属膜。

Description

制造半导体器件的方法
技术领域
本发明涉及用于制造半导体器件的一种方法，具体地说，涉及一种制造半导体衬底上具有配线和接触插塞的半导体器件的方法。
背景技术
在下面参照图4至7描述用于制造具有铜配线的半导体器件的传统的方法。
首先，在硅衬底1的主表面上形成一个器件隔离区域21，其后形成栅电极3和一杂质扩散层2，用等离子CVD(化学气相淀积)形成一硅氧化物薄膜4，作为层间绝缘薄膜。接下来的，通过干蚀刻术，在该硅氧化物薄膜4中形成达到该杂质扩散层2的一接触孔。更进一步，按照这个顺序，形成一个Ti/TiN薄膜6和一个钨薄膜7；在接触孔之外的Ti/TiN薄膜6和一个钨薄膜7的不必要的部分用化学机械抛光(CMP)除去。然后，通过等离子体CVD处理产生的衬底的主要的表面上形成一个硅氮化物薄膜8[图4(b)]。
通过等离子体CVD在那上面形成一层硅氧化物薄膜9作为一层间的绝缘薄膜。然后，按照两阶段实施干蚀刻术以便形式一用于配线的凹槽。在该第一阶段，利用包含C4F8，Ar，O2和CO的混合气体实施硅氧化物薄膜9的蚀刻；在该第二阶段，硅氮化物薄膜8的蚀刻是利用CHF3基的气体实施的[图4(C)]。
在蚀刻完成之后，通过溅射形成一个Ti/TiN薄膜11。通过溅射在那上面形成一个籽金属(铜)薄膜(未示出)以便在那上面形成镀覆金属铜。该产生的衬底被沉浸在一大约25摄氏度的水的硫酸铜溶液中，并且实施镀覆金属的电解以便在该籽金属薄膜上选择性的形成一铜镀覆金属薄膜12。该铜镀覆金属薄膜12的厚度在平面部分被控制在大约1000nm。在该电解的镀覆金属中，大量的铜基的金属污染物30(例如，Cu和CuO)粘附到半导体衬底的背面。这个状态如图5(a)所示。
该铜基的金属污染物30被利用由稀氢氟酸和氢过氧化物水溶液组成的混合溶液除去[图5(b)]。然后，在400摄氏度实施大约30分钟的退火，因此构成铜镀覆金属薄膜的颗粒生长并且在那里出现减少的电阻和稳定性。
随后，通过CMP将在该孔外部的Ti/TiN薄膜11和铜镀覆金属薄膜12的不必要的部分除去以便形成一个铜配线。在CMP中，大量铜基的金属污染物30(例如Cu和CuO)粘附到半导体衬底的背面。这个状态如图6(a)所示。
该铜基的金属污染物30被利用由稀氢氟酸和氢过氧化物水溶液组成的混合溶液除去[图6(b)]。然后，在衬底的主表面上形成一层间隔离薄膜，在此之后一上部配线被形成以便完成一个半导体器件(图7)。
按照上述传统的技术，在铜基的金属薄膜的形成和它的处理过程中，金属污染物(例如铜和铜化合物)粘附到衬底的背面，正如图5(a)和图6(a)所示。特别是在铜基的金属薄膜的形成和它的CMP处理中，大量铜基的金属污染物被依附。在后续的热处理中，这些金属污染物散播进入衬底和达到器件区，使该器件的性能(使)恶化并引起电流泄漏。当热处理是在高温度实施时，例如300℃或者更高的温度，金属污染物的扩散是惊人的。
为了避免上面的问题，在制造包含形成铜基金属薄膜的步骤的半导体中，在形成铜基的金属薄膜之后和在铜基金属的处理之后必须清洁半导体衬底的背面。在如一个8层的铜配线形成中需进行上述清洁50至80次，使步骤复杂。
更进一步，不象钨、铁、镍、铝等那样，该铜基金属污染物是难以从硅衬底的表面除去并且通过清除是不可能完全地除去。这种理由如下。该铜基的金属污染物有一个高的氧化还原电势；因此，在铜离子和硅衬底之间发生氧化还原反应；结果，在硅衬底上发生铜的背吸附。
因此，甚至在相当多次的清除之后，存在着铜基的金属污染物仍保持着没有被除去的情况。正如图7所示，剩余铜基的金属污染物传播进入该衬底，并达到该杂质扩散层、栅极氧化物薄膜、器件隔离氧化物薄膜等等，使该器件的性能变差或者引起电流泄漏。
上述问题是因为铜以很高的速度扩散进入硅衬底引发的。因此，该问题是在形成铜基的金属薄膜时特有的。
上面的提到的传统的技术包括按照CMP的方法抛光钨的步骤。在这个步骤中，金属污染物粘附于衬底的背表面。然而，对于这些为钨粒子或铁粒子的金属污染物(后面的粒子是从在CMP中使用的磨料物中产生的)，很少发生上面所述的扩散入硅衬底的问题和对器件区的不利作用。钨粒子和铁粒子以一个非常低的速度扩散进入硅衬底；在CMP之后，在热处理中它们是很少到达器件区的；特别是，钨粒子容易从硅衬底上剥落。更进一步，这些粒子可以通过在最后的步骤中抛光衬底的背面被除去。
发明内容
考虑到上述情形，本发明的目的是在用于制造半导体器件的包含形成铜基的金属薄膜的步骤的方法中，防止由于金属污染物(例如粘附到半导体衬底的背面的铜和铜化合物)所造成的器件特性变差或者引起的电流泄漏。
根据本发明，提供了用于制造半导体器件的一种方法，它包含半导体衬底的背面形成一个障碍薄膜，然后在该半导体衬底的主表面上形成一铜基的金属薄膜。
在上面的用于制造半导体器件的方法中，在障碍金属的形成之后，形成一铜基的金属薄膜。  因此，起自铜基的金属薄膜的形成的铜基的污染物粘附于形成在半导体衬底的背面上的障碍薄膜的表面。  由于在阻挡层薄膜中铜基的污染物的扩散速度是非常低，所以该障碍充当一阻止扩散薄膜并能防止该铜基的污染物扩散进入半导体衬底。因此，当一个铜基的或者一凹槽已被形成在铜配线上时，不必每次都清洁衬底的背面；清除可以是仅仅为了阻止薄膜形成装置中的交叉污染等等而实施；结果，能够有效的减少生产步骤。更进一步，因为粘著到阻挡层薄膜的表面铜基的金属污染物能比粘著到硅衬底的表面的铜基的金属污染物更容易被除去，所以与此类污染物的扩散关联的问题可以有效地消除。
顺便提及，在本发明中，该“铜基的金属薄膜”是指由铜或者铜合金制成的金属薄膜。例如，该铜合金是指铜/铝合金。在该铜/铝合金中铜的含量可以为90％到100％。
根据本发明，更进一步提供了一种用于制造半导体器件的方法，其包括步骤：
在半导体衬底的背面形成一个阻挡膜，以及在该半导体衬底的主表面上形成一铜基的金属薄膜。
在上面的用于制造半导体器件的方法中，半导体衬底的主表面上形成一栅极以及一扩散层，执行一热处理；然后，一阻挡膜被形成。由于在该热处理时，在该衬底的背面没有形成阻挡膜，可以以高精度实施热处理的温度控制。
实施上面的热处理是为了激活包含在栅极以及扩散层中的杂质。作为用于热处理的方法，较好的是使用RTA(快速热退火)，比如可以在短时间内有效率地实施激活的灯退火等等。通常在采用RTA的热处理中，衬底表面的温度是保持在900到1100℃并且退火时间是大约10到60秒钟；因此需要非常精确的温度控制。在RTA时，如果在衬底的背面上有阻挡膜，那么由于在衬底材料和阻挡膜材料之间的热传导率或者比热的差异，使得非常精确的温度控制是难以做到的。然而，在用于制造半导体器件的本方法中，通过在热处理之后实施阻挡膜形成，避免了上面的问题。
根据本发明，还提供一种用于制造一半导体设备的方法，其包含步骤：
在半导体衬底的主表面上形成一栅极和一扩散层，然后应用一热处理，在该栅极和该扩散层上形成一隔离膜，然后在该隔离膜中形成达到该栅极以及/或者该扩散层的一接触插塞，在该半导体衬底的背面形成一阻挡膜，以及在该半导体衬底的主表面上形成一铜基的金属膜。
在制造一半导体器件的过程中，当该衬底被移动或者经受膜形成时，需要保持住半导体衬底。当该衬底在背面静态的充电时，不能满意地保持住该衬底。此外，从支架上取出该衬底可能是困难的；因此，成为需要一个用于从该支架取出该衬底的特殊的操作，或者，在取出该衬底时该衬底也许被损坏。因此，理想的是最小化利用静电的半导体衬底的背面的充电。
形成在半导体衬底(硅衬底)的背面的阻挡膜比如硅氧化物膜比硅衬底更容易地利用静电充电。因此，阻挡膜形成的时间较好的是正好在铜基的金属膜的形成步骤(这个步骤是在存在阻挡膜时必须执行的)之前。
该用于制造半导体器件的方法形成接触插塞的步骤。由于该接触插塞是被形成器件区的附近，所以通常在该插塞中填充的金属不是铜基的金属而是钨等。因此，在接触插塞形成的步骤中，在半导体衬底的背面不需要阻挡膜，并且优选的是在该步骤之后形成一个阻挡膜。从这样的一个观点出发，在本方法中，在接触插塞的形成之后在衬底的背面形成一个阻挡膜。从而，当该衬底是被移动或进行膜(钨膜)形成和后续的CMP时，在支架中衬底的保持或从支架上衬底的取出可以顺利地实施。
在本方法中，接触插塞的形成是按如下步骤实施的。首先，通过干蚀刻术在一隔离膜中形成达到栅极以及/或者扩散层的一接触孔。接下来的，按照顺序形成用Ti、TiN等制造的阻挡金属膜和用钨等制造的导电膜。然后，实施CMP以便除去该阻挡金属膜和导电膜的不必要的部分以形成接触插塞。
正如上面所描述，按照本发明，在铜基的金属膜的形成之前，在晶片的背面形成一个阻挡膜，从而，可以阻止铜基的污染物的扩散进入衬底。结果，当形成铜基的金属膜或者铜配线上的凹槽时，不需要每次都清洁衬底的背面。该清除可以仅仅在曝光装置或者膜形成装置在中实施以防止交叉污染；并且生产步骤可以明显的减少。此外，粘著到阻挡膜上的铜基的金属污染物比粘到硅衬底上的铜基的金属污染物更容易被除去，可以有效地消除与剩余污染物相关的问题。
附图说明
图1为示出本发明的用于制造半导体器件的的步骤的部分的视图。
图2为示出本发明的用于制造半导体器件的步骤的剖示图。
图3为示出本发明的用于制造半导体器件的步骤的剖示图。
图4为示出用于制造半导体器件传统的方法的步骤的剖示图。
图5为示出用于制造半导体器件的传统方法的步骤的剖示图。
图6为示出用于制造半导体器件的传统方法的步骤的剖示图。
图7为示出用于制造半导体器件的传统方法的步骤的剖示图。
图8为示出本发明的用于制造半导体器件的步骤的剖示图。
图9为示出本发明的用于制造半导体器件的方法的步骤的剖示图。
具体实施方式
在用于制造半导体器件的本方法中，铜基的金属膜的形成可以通过在半导体衬底的主面上形成铜基的金属膜实施，然后除去该膜不必要的部分。在膜形成和不必要部分去除两个步骤中，铜基的金属污染物粘附在该衬底的背面。在不必要部分去除的步骤中该附着是惊人的。根据本方法，由于一个阻挡膜被形成在该衬底的背面上，所以附着到该阻挡膜上的铜基金属污染物不会扩散进入该衬底，因此可以防止器件特性的恶化和电流泄漏。
铜基的金属膜的不必要的部分的除去较好的是采用化学机械抛光(CMP)实施。作为颗粒状花纹处理的部分采用的CMP易于用铜基的金属膜制造的配线的形成，但是招致到衬底背面的铜基的金属污染物的大量的附着并且引起高污染。因此，当在传统的技术中使用CMP时，需要非常精细的清除过程。此外，采用清除处理不能充分地除去由CMP产生的铜基的金属污染物，而部分铜基的金属污染物经常扩散进入该衬底。在对比中，在本生产方法中，由于在衬底的背面形成一阻挡膜，所以粘著到该阻挡膜上的铜基的金属污染物不扩散进入该衬底而上述问题可以被消除。
在本发明中铜金属的形成步骤可以是一个步骤，即利用铜基的金属材料施用一个镀覆金属处置，然后在300℃或者更高的的衬底温度施用一退火处理以形成一个铜基的金属膜。在铜基的金属膜的形成中，主要地使用了溅射、CVD或镀覆金属。就这些而言，镀覆金属，特别是电解电镀是有利的，即获得好的覆盖的范围而该处理过程相对地简单。当镀覆金属被使用时，后续的退火必须在一个高温度(300℃或是不比400℃高的较高温度)进行大约30到90分钟以便生长构成形成铜镀覆金属膜的颗粒。在此温度的引起粘著到衬底的背面的铜基的金属污染物扩散进入该衬底。然而，在本生产方法中，由于在衬底的背面形成一阻挡膜，所以粘著到该阻挡膜上的铜基的金属污染物不扩散进入该衬底并且上面的问题被消除。
在本发明中，该阻挡膜是用这样的一种材料制造的以致使在那里通过的铜基的金属污染物的扩散至少比通过硅衬底扩散更困难的。例如，该材料是在300到600℃具有单晶硅的1/3或更小的铜扩散系数的一种材料。具体地说，该阻挡膜首选的是一硅氧化物或一硅氮化物膜。这样一种一膜可以防止铜基金属污染物扩散进入半导体衬底并且通过清除处理能够容易地除去铜基金属污染物。该阻挡膜可以是由Ta、TaN、TiN、SiN或SiON构成的第一层膜和为硅氧化物膜的一第二层膜组成的复合膜，在其中第二层膜是设置在外面的。该第一层膜对铜基的金属污染物有比第二层膜(硅氧化物膜)的更高的阻挡特性，因此，能有效地防止污染物扩散进入衬底。第二层膜设置在复合膜的外层是必要的。原因是如果第一层膜设置在外面，一种金属比如被暴露的Ta、Ti等粘附在用于半导体器件生产的装置上并引起交叉污染；或者，一SiN膜或类似的膜被剥落引起灰尘污染。
当该阻挡膜是用硅氧化物膜做成时，该膜较好的是通过CVD形成。因为与热氧化比较，CVD有较高的步骤自由度。例如，当热氧化[它是一种高温度(800℃或者更高)处理]被使用用于阻挡膜的形成时，该阻挡膜必须在形成栅极和扩散层之前形成。然而按照这样一个这样一个操作顺序，在栅极和扩散层的形成之后实施热处理的情况中，正如前面提到的那样温度控制是困难的。这个问题当该热处理是采用RTA(例如灯退火)实施时是明显的。在该热处理之后，当用硅氧化物膜制造的该阻挡膜是采用CVD形成时这个问题可以被消除。
阻挡膜的厚度较好的是设置在30至500纳米，更好一些是设置在80至200纳米。30纳米或更大一些的厚度可以满意地防止铜基金属污染物扩散进入半导体衬底。500纳米或更小的厚度可以最小化静电对阻挡膜的充电，并能在衬底传送或膜的形成中使支架中衬底的保持平稳和从支架中流畅的取出衬底。当阻挡膜是由Ta、TaN、TiN、SiN或SiON构成的第一层膜和为硅氧化物膜的一第二层膜组成的复合膜时，总厚度较好的是在上述的范围之内，而且第一层膜的厚度较好的是10至200纳米，更好一些是20至100纳米。
在本方法中，当在用于形成膜的一个装置中在半导体衬底的主表面上形成铜基金属膜，然后将产生的衬底传送到用于铜基金属或其他金属的处理的其他设备中时，形成在衬底上的阻挡膜的表面可以在上述传送之前被清洁处理。这个清洁除理对防止由在该阻挡膜上的铜基的金属污染物的附着引发的交叉污染到达在那上面没有形成阻挡膜的其他晶片的背面来说是必需的。该阻挡膜表面的清洁除理较好的是使用一种清洁溶液进行。该清除可以是干清洁，但是使用一种清除溶液的湿的清除可以有效的实现铜基的金属污染物的去除。当采用铜基的金属膜的形成进行铜基的金属膜的形成和后续的该膜的不必要的部分的去除时，阻挡膜的清洁在除去该铜基金属膜的不必要的部分之后实施的。
使用的清洁溶液可以是例如，稀氢氟酸或者稀氢氟酸和氢过氧化物水溶液的一种混合溶液，而且清洁溶液较好的是包含能够与铜基的金属污染物形成一种合成物的一种络合试剂而且不包含氢氟酸的一种清洁溶液。当稀氢氟酸等被使用时，发生阻挡膜的变薄，当形成一种多层的配线时，可能需要阻挡膜的再形成。这是容易发生的，特别是当该阻挡膜是一硅氧化物薄膜时。在对比中，当使用包含能够与铜基的金属污染物形成络合物的络合试剂的一种清洁溶液作为该清洁溶液时，阻挡膜没有变薄，而且在阻挡膜上剩余的铜基金属污染物量的量可以被做的相当的小。这样的一种络合试剂的较好的例子是那些至少包含从三种化合物的分组中选择的一种化合物，所述的三种化合物是由(a)一种聚氨基羧酸，(b)一种聚氨基羧酸类以外的羧酸以及(C)铵盐基氟化物组成。采用这样的一种络合试剂，已经粘附到衬底的背面上形成的阻挡膜上的金属污染物在没有蚀刻该阻挡膜的情况下可以有效地除去，并且防止金属污染物的重新附着。
该聚氨基羧酸(a)是指在分子中具有多个氨基和多个羧基的一种羧酸，或者是一种它的盐。可以提到的一些化合物比如：乙二胺四乙酸(EDTA)，反式1，2环己二胺四乙酸(CyDTA)，次氮基三乙酸(NTA)，二亚乙基三胺五乙酸(DTPA)，N-(2-羟乙基)乙二胺-N，N’，N’-三乙酸(EDTA-OH)类的；以及它们的盐。当一种盐被使用时，该盐较好是不会不利地影响半导体器件的性质的一种，特别是一种无金属的盐比如铵盐。使用的聚氨基羧酸的量较好的是1到1,000ppm。当该量是太小的，没有获得足够的螯合作用。当该量是太大时，该化合物保持在衬底的表面上并且使该半导体器件的特性变差，或者为了处理使用络合试剂需要大的花费。
作为不包括聚氨基羧酸类的羧酸(b)，可以是例如：草酸、柠檬酸、苹果酸、马来酸、琥珀酸、酒石酸、丙二酸和它们的盐。当一种盐被使用时，该盐较好是不会不利地影响半导体器件的性质的一种，特别是一种无金属的盐比如铵盐。使用的羧酸的量较好的是该清除溶液的0.05-5％。当该量太小时，没有获得足够的螯合作用。当该量太大时，该化合物保持在衬底的表面上并使半导体器件的性能变差，或者需要用于处理使用的络合试剂的大的花费。
铵盐氟化物(c)可以使用。使用的成分(C)的量较好的是该清除溶液的1到1000ppm。
在本发明中，当使用包含聚氨基羧酸(a)和不包括聚氨基羧酸的羧酸(b)二者的络合试剂时，可以获得更高的除去金属污染物的效果。这种原因不清楚，仅仅假设为是由于聚氨基羧酸和不包括聚氨基羧酸的羧酸在他们起作用的金属污染物的种类上稍微不同。由于铜基的金属薄膜的形成或CMP或铜基的金属薄膜上绝缘膜的干蚀刻的结果产生的铜基的金属污染物被认为是多种化合物的混合。因此，当使用包含聚氨基羧酸和不包括聚氨基羧酸的羧酸二者的一种清除溶液时，因为他们对不同的污染物有效，所以两个成分补偿地起作用，并且包括多种的金属混合的污染物可以被除去。当该两个成分(a)和(b)被使用时，每一成分使用正如前面所提到的相同的量。
在用于制造半导体器件的本方法中，尤其是包括形成接触插塞的一个步骤的该方法，它能够形成一蚀刻阻挡膜(例如一硅氮化物膜)或在接触插塞形成的步骤和阻挡膜形成步骤之间的一层间隔离膜。例如，在接触插塞形成之后能够形成层间隔离膜，然后形成一个铜基的金属膜。
这个铜基金属膜可以是由一波纹处理或类似的处理形成。例如，在层间隔离膜的预先确定位置形成一凹痕；然后，一个铜基的金属膜被形成以致于填充该凹痕；  其后，铜基的金属膜的不必要的部分被除去以便完成最后的铜基的金属膜。铜基的金属膜的不必要的部分的除去是按照CMP或类似方法实施的。例子1
本发明是参照图1到图3描述的。
首先在硅衬底1的主表面上形成一器件隔离区21；然后，由多晶硅制成的一栅极被形成在相同的主表面上；其后，在该整个主表面离子植入BF3。顺便说，用于栅极的材料可以是除多晶硅之外的一种硅化物，一种多硅化物或类似硅化物。从而，形成一杂质扩散层2。相继的，在1000摄氏度下施加30秒钟的灯退火处理以便激活包含在栅极和扩散层2中的杂质[图1(b)]。然后，通过等离子体CVD，在所产生的衬底的整个主表面上形成一硅氧化物膜4，作为层间隔离膜[图1(C)]。
接下来的，通过干蚀刻在硅氧化物膜4中形成达到杂质扩散层2的一接触孔。更进一步，按照这个顺序，形成一个Ti/TiN薄膜6和一个钨薄膜7。随后，通过CMP将在该孔外部的Ti/TiN薄膜6和钨薄膜7的不必要的部分除去以便形成一个钨插塞。通过等离子体CVD在产生的衬底的整个主表面上形成一硅氮化物膜8[图2(a)]。
接下来的，通过等离子体CVD，在该衬底的背表面上形成由SiO2构成的一阻挡膜5(厚度50nm)，[图2(b)]。
相继的，通过等离子体CVD，在衬底的主表面上形成一硅氧化物膜9作为层间隔离膜。然后，按照两阶段实施干蚀刻术以便形式一用于配线的凹槽。在该第一阶段，利用包含C4F8，Ar，O2和CO的混合气体蚀刻硅氧化物薄膜9；在该第二阶段，使用一CHFa基的气体蚀刻该硅氮化物膜8。在该蚀刻完成之后，通过溅射在该产生的衬底的整个主表面上形成由Ti和TiN制成一阻挡金属膜11(厚度20nm)。通过溅射在那上面形成一个籽金属(铜)薄膜(未示出)以便在那上面形成铜镀膜。该产生的衬底被沉浸在大约25摄氏度的水的硫酸铜溶液中，并且实施电解电镀以形成铜镀膜12。该镀膜12在平面部分有大约900nm的厚度。然后，通过CMP将在该凹槽外部的Ti/TiN薄膜11和铜镀膜12的不必要的部分除去以便形成一个铜配线。在CMP中，大量铜基的金属污染物30(例如铜和铜化合物)粘附到半导体衬底的背面。这个状态如图2(c)所不。
相继的，在半导体衬底的背面的氧化物膜5被清理干净。为了防止在膜形成装置中的交叉污染，在这个阶段的清除处理是必需的，该交叉污染是该下一步的硅氧化物膜形成或硅氮化物膜形成中可以出现的。这里，“交叉污染”是指在晶片之间的污染，它是出现在例如当附着到一晶片上的部分金属污染物离开该晶片并且粘附到在其他晶片处理装置中的其他晶片上，或者当附着到晶片背面的部分金属污染物通过晶片持物粘附到其他晶片上。在该清除处理中，使用0.3％(按重量计算)水醋浆草的酸溶液和10ppm的乙二胺四乙酸(EDTA)的混合物作为该清除溶液。该清除是通过将该衬底浸入该清除溶液中5分钟实施的。然后，该衬底被沉浸在纯净的水中5分钟用于清水。从而，该铜基的金属污染物30大体上全部被除去[图3(a)]。
接下来的，在那里是形成一层硅氮化物膜13，一层硅氧化物膜14，一层硅氮化物膜15和一硅氧化物膜16。然后通过一所谓的双重的波纹处理工艺形成一通孔和一上部配线。即，利用掩膜的该孔和不同的蚀刻气体实施多阶段的蚀刻以形成具有一T形部分的凹槽；在这个凹槽里形成一Ti/TiN膜17和一铜镀覆金属膜18。然后，通过CMP将在该凹槽外部的Ti/TiN薄膜17和铜镀膜18的不必要的部分除去以便形成一个上层配线。在这个CMP，大量的金属污染物(例如铜和铜化合物)(未示出)附着在半导体衬底的背面。因此，与在图3(a)的步骤同样的方式，在该半导体衬底背面的该氧化物膜5被清除。即，使用0.3％(按重量计算)的草酸溶液和10ppm的乙二胺四乙酸(EDTA)的化合物作为该清除溶液。该衬底被沉浸在清除溶液中5分钟；然后，该衬底被沉浸在纯净的水中5分钟用于漂净，从而，金属污染物实质上全部被除去。这个状态如图3(b)所示。
然后，通过CMP或类似方法除去半导体衬底背面的阻挡膜5以完成半导体器件。在本例子中，阻挡膜5被除去；然而，能够合并具有阻挡膜的一器件到一封壳内。
在本例子中，该衬底背面的清除只有在铜配线形成中实施CMP之后实施。在传统的方法中，在用于在铜配线上凹槽形成的蚀刻步骤、后续抛光步骤(未示出)、铜镀敷步骤等之后，清除也是必要的，使该总步骤复杂。更进一步，甚至在清除之后，剩余的部分铜基的金属污染物仍保留而引起各种的问题。根据本例子的方法，能够减少制造步骤而且铜基的金属污染物扩散进入衬底的问题可以被消除。例子2
本例子是在接触孔的形成之前实施由SiO2制成的阻挡膜的形成。下面参照图8和9描述本例子。
首先，在硅衬底1的主表面上形成一器件隔离区21；然后，由多晶硅构成的一栅极被形成在相同的主表面上；其后，在该整个主表面离子植入BF3[图8(a)。从而，形成一杂质扩散层2。相继的，在1000摄氏度下施加30秒钟的灯退火处理以便激活包含在栅极和扩散层2中的杂质[图8(b)]。然后，通过等离子体CVD，在所产生的衬底的整个主表面上形成一硅氧化物膜4，作为层间隔离膜[图8(C)]。
接下来的，被等离子体CVD在该衬底的背面形成由SiO2构成的一阻挡膜5(厚度50nm)[图9(a)]。
相继的，通过干蚀刻在硅氧化物膜4中形成达到杂质扩散层2的一接触孔。更进一步，按照这个顺序，形成一个Ti/TiN薄膜6和一个钨薄膜7；随后，通过CMP将在该孔外部的Ti/TiN薄膜6和钨膜7的不必要的部分除去以便形成一个钨插塞。然后，通过等离子体CVD，在产生的衬底的主表面上形成一个硅氮化物薄膜8[图9(b)]。
稍后的步骤是以如图3(b)的和例子1的后面的步骤相同的方式实施，以完成一半导体器件。
在本例子中，同样能够减少制造步骤而且铜基的金属污染物扩散进入衬底的问题可以被消除。例子3
除了阻挡膜5的构成有变化之外，半导体器件按照例子1中一样的方式制造的。在本例子中，阻挡膜5是用图2(b)的步骤如下形成的。首先；通过溅射在衬底的背面形成一Ta膜(厚度：50nm)。然后，通过等离子体CVD形成一层SiO2膜(厚度50nm)。从而，形成由Ta/SiO2构成的一层阻挡膜5(厚度100nm)。
在本发明中，阻挡膜5是以具有比SiO2膜更高的阻挡特性的复合膜的形式形成的。因此，铜基的金属污染物进入衬底的扩散可以更有效的被防止。
本申请是基于日本的专利申请NO.平10-316324，它的内容合并在此用于参考。

Claims (24)

1.一种用于制造半导体器件的方法，其特征在于，包含如下步骤：
在半导体衬底背面形成一阻挡膜，然后在该半导体衬底的主面上形成一铜基的金属膜；并且
所述阻挡膜是硅氧化物膜。
2.根据权利要求1的用于制造半导体器件的方法，其特征在于，所述铜基的金属膜的形成是通过形成一铜基的金属膜，然后选择地除去铜基金属膜，形成由铜基金属膜制成的配线进行的；所述选择地除去铜基金属膜是采用化学机械抛光进行的。
3.根据权利要求1的用于制造半导体器件的方法，其特征在于，所述铜基的金属膜的形成是通过形成一铜基的金属膜，然后选择地除去铜基金属膜，形成由铜基金属膜制成的配线进行的；该铜基的金属膜的形成是应用采用铜基的金属材料的电镀处理进行的，然后利用保持等于或大于300℃的衬底温度实施退火处理。
4.根据权利要求1的用于制造半导体器件的方法，其特征在于，在已经形成铜基的金属膜之后，用清除溶液清理阻挡膜的表面；所述清除溶液包含能够与铜基的污染物形成络合物的络合试剂。
5.根据权利要求4的用于制造半导体器件的方法，其特征在于，所述络合试剂至少包含从三种化合物的一类中选择的一种化合物，该三种化合物包括(a)聚氨基羧酸，(b)不包括聚氨基羧酸类的羧酸以及(C)铵盐氟化物。
6.根据权利要求1的用于制造半导体器件的方法，其特征在于，该硅氧化物膜是采用CVD形成的。
7.一种用于制造半导体器件的方法，其特征在于，包含如下步骤：
在衬底的主表面上形成一栅极和一扩散层，然后实施热处理；
在该半导体衬底的背面形成一阻挡膜；
在该半导体衬底的主表面形成一铜基的金属膜；并且所述阻挡膜是硅氧化物膜。
8.根据权利要求7的用于制造半导体器件的方法，其特征在于，所述铜基的金属膜的形成是通过形成一铜基的金属膜，然后选择地除去铜基金属膜，形成由铜基金属膜制成的配线进行的；所述选择地除去铜基金属膜是使用化学机械抛光进行的。
9.根据权利要求7的用于制造半导体器件的方法，其特征在于，所述铜基的金属膜的形成是通过形成一铜基的金属膜，然后选择地除去铜基金属膜，形成由铜基金属膜制成的配线进行的；该铜基的金属膜的形成是应用采用铜基的金属材料的电镀处理进行的，然后利用保持等于或大于300℃的衬底温度实施退火处理。
10.根据权利要求7的用于制造半导体器件的方法，其特征在于，在已经形成铜基的金属膜之后，用清除溶液清理阻挡膜的表面；该清除溶液包含能够与铜基的污染物形成络合物的络合试剂。
11.根据权利要求10的用于制造半导体器件的方法，其特征在于，所述络合试剂至少包含从三种化合物的一类中选择的一种化合物，该三种化合物包括(a)聚氨基羧酸，(b)不包括聚氨基羧酸类的羧酸以及(c)铵盐氟化物。
12.根据权利要求7的用于制造半导体器件的方法，其特征在于该硅氧化物膜是采用CVD形成的。
13.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
在半导体衬底的主表面上形成一栅极和一扩散层，然后实施热处理，
在该栅极和该扩散层上形成一隔离膜，然后在该隔离膜中形成达到该栅极和/或该扩散层的一接触插塞，
在该半导体衬底的背面形成一阻挡膜，
在该半导体衬底的主表面上形成一铜基的金属膜；并且
该阻挡膜是一硅氧化物膜。
14.根据权利要求13的用于制造半导体器件的方法，其特征在于，所述铜基的金属膜的形成是通过形成一铜基的金属膜，然后选择地除去铜基金属膜，形成由铜基金属膜制成的配线进行的；所述选择地除去铜基金属膜是使用化学机械抛光进行的。
15.根据权利要求13的用于制造半导体器件的方法，其特征在于，所述铜基的金属膜的形成是通过形成一铜基的金属膜，然后选择地除去铜基金属膜，形成由铜基金属膜制成的配线进行的；铜基的金属膜的形成是应用采用铜基的金属材料的电镀处理进行的，然后利用保持等于或大于300℃的衬底温度实施退火处理。
16.根据权利要求13的用于制造半导体器件的方法，其特征在于，在已经形成铜基的金属膜之后，用清除溶液清理阻挡膜的表面；该清除溶液包含能够与铜基的污染物形成络合物的络合试剂。
17.根据权利要求16的用于制造半导体器件的方法，其特征在于，所述络合试剂至少包含从三种化合物的一类中选择的一种化合物，该三种化合物包括(a)聚氨基羧酸，(b)不包括聚氨基羧酸类的羧酸以及(c)铵盐氟化物。
18.根据权利要求13的用于制造半导体器件的方法，其特征在于该硅氧化物膜是采用CVD形成的。
19.一种用于制造半导体器件的方法，其特征在于，包含如下步骤：
在半导体衬底背面形成一阻挡膜，然后在该半导体衬底的主面上形成一铜基的金属膜；并且
所述阻挡膜是由Ta、TaN、TiN、SiN或SiON制成的第一层膜和是硅氧化物膜的第二层膜的一复合膜组成，第二层膜设置在复合膜的外面。
20.根据权利要求19的用于制造半导体器件的方法，其特征在于该硅氧化物膜是采用CVD形成的。
21.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
在衬底的主表面上形成一栅极和一扩散层，然后实施热处理；
在该半导体衬底的背面形成一阻挡膜；
在该半导体衬底的主表面上形成一铜基的金属膜；并且
所述阻挡膜是由Ta、TaN、TiN、SiN或SiON制成的第一层膜和是硅氧化物膜的第二层膜的一复合膜组成，第二层膜设置在复合膜的外面。
22.根据权利要求21的用于制造半导体器件的方法，其特征在于该硅氧化物膜是采用CVD形成的。
23.一种用于制造半导体器件的方法，其特征在于，包括如下步骤：
在半导体衬底的主表面上形成一栅极和一扩散层，然后实施热处理，
在该栅极和该扩散层上形成一隔离膜，然后在该隔离膜中形成达到该栅极以及/或者该扩散层的一接触插塞，
在该半导体衬底的背面形成一阻挡膜，
在该半导体衬底的主表面上形成一铜基的金属膜；并且
所述阻挡膜是由Ta、TaN、TiN、SiN或SiON制成的第一层膜和是硅氧化物膜的第二层膜的一复合膜组成，第二层膜设置在复合膜的外面。
24.根据权利要求23的用于制造半导体器件的方法，其特征在于该硅氧化物膜是采用CVD形成的。
CNB991223721A 1998-11-06 1999-11-04 制造半导体器件的方法 Expired - Fee Related CN1137510C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP316324/1998 1998-11-06
JP31632498A JP3279532B2 (ja) 1998-11-06 1998-11-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1253376A CN1253376A (zh) 2000-05-17
CN1137510C true CN1137510C (zh) 2004-02-04

Family

ID=18075871

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991223721A Expired - Fee Related CN1137510C (zh) 1998-11-06 1999-11-04 制造半导体器件的方法

Country Status (7)

Country Link
US (1) US6136708A (zh)
EP (1) EP0999584B1 (zh)
JP (1) JP3279532B2 (zh)
KR (1) KR20000035252A (zh)
CN (1) CN1137510C (zh)
DE (1) DE69922617T2 (zh)
TW (1) TW439209B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475100B2 (ja) * 1998-11-26 2003-12-08 シャープ株式会社 半導体装置の製造方法
DE19915078A1 (de) * 1999-04-01 2000-10-12 Siemens Ag Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe
TW490756B (en) * 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
JP3977578B2 (ja) 2000-09-14 2007-09-19 株式会社東芝 半導体装置および製造方法
KR100671610B1 (ko) * 2000-10-26 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
TW480619B (en) * 2001-04-17 2002-03-21 United Microelectronics Corp Cleaning method for dual damascene manufacture process
US6350689B1 (en) * 2001-04-23 2002-02-26 Chartered Semiconductor Manufacturing Ltd. Method to remove copper contamination by using downstream oxygen and chelating agent plasma
JP2002334927A (ja) 2001-05-11 2002-11-22 Hitachi Ltd 半導体装置の製造方法
JP2003297947A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2004087691A (ja) * 2002-08-26 2004-03-18 Fujitsu Ltd ゲート絶縁膜を除去する方法
US7319071B2 (en) * 2004-01-29 2008-01-15 Micron Technology, Inc. Methods for forming a metallic damascene structure
JP4987254B2 (ja) 2005-06-22 2012-07-25 株式会社東芝 半導体装置の製造方法
JP5286804B2 (ja) * 2008-01-30 2013-09-11 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5422962B2 (ja) * 2008-10-16 2014-02-19 富士電機株式会社 半導体装置の製造方法
TWI503878B (zh) * 2008-11-07 2015-10-11 Uwiz Technology Co Ltd 化學機械平坦化後用之酸性清潔組成物
JP2010212589A (ja) * 2009-03-12 2010-09-24 Renesas Electronics Corp 半導体装置の製造方法
US9136206B2 (en) * 2012-07-25 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Copper contact plugs with barrier layers
CN112582340B (zh) * 2020-12-15 2023-06-30 上海集成电路研发中心有限公司 金属钴互连层和接触孔层的形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3669734A (en) * 1970-08-05 1972-06-13 Rca Corp Method of making electrical connections to a glass-encapsulated semiconductor device
EP0115169B1 (en) * 1982-12-28 1987-03-11 Toshiaki Ikoma Voltage-control type semiconductor switching device
US4500394A (en) * 1984-05-16 1985-02-19 At&T Technologies, Inc. Contacting a surface for plating thereon
US4866505A (en) * 1986-03-19 1989-09-12 Analog Devices, Inc. Aluminum-backed wafer and chip
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
DE3782904T2 (de) * 1986-09-17 1993-04-08 Fujitsu Ltd Verfahren zur ausbildung einer kupfer enthaltenden metallisierungsschicht auf der oberflaeche eines halbleiterbauelementes.
JPH01304786A (ja) * 1988-06-01 1989-12-08 Mitsubishi Electric Corp 光発電素子
US5316974A (en) * 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
JP2839579B2 (ja) * 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
JPH0629621A (ja) * 1992-07-09 1994-02-04 Mitsubishi Electric Corp 半導体レーザ装置
US5654245A (en) * 1993-03-23 1997-08-05 Sharp Microelectronics Technology, Inc. Implantation of nucleating species for selective metallization and products thereof
US5476816A (en) * 1994-03-28 1995-12-19 Motorola, Inc. Process for etching an insulating layer after a metal etching step
KR0144821B1 (ko) * 1994-05-16 1998-07-01 양승택 저전원전압으로 작동가능한 갈륨비소 반도체 전력소자의 제조 방법
US5498293A (en) * 1994-06-23 1996-03-12 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
DE4432210A1 (de) * 1994-09-09 1996-03-14 Siemens Ag Verfahren zur Rückseitenätzung einer mit Siliziumdioxid beschichteten Halbleiterscheibe mit Fluorwasserstoffgas
JPH08227834A (ja) * 1995-02-21 1996-09-03 Sony Corp 半導体ウェーハ及びその製造方法
JPH09186235A (ja) * 1995-12-27 1997-07-15 Sony Corp 半導体装置の製造方法およびその製造装置
TW416987B (en) * 1996-06-05 2001-01-01 Wako Pure Chem Ind Ltd A composition for cleaning the semiconductor substrate surface
JP3219020B2 (ja) * 1996-06-05 2001-10-15 和光純薬工業株式会社 洗浄処理剤
JP2943728B2 (ja) * 1996-10-18 1999-08-30 日本電気株式会社 半導体装置の製造方法
US5801100A (en) * 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device

Also Published As

Publication number Publication date
EP0999584A3 (en) 2000-08-30
EP0999584A2 (en) 2000-05-10
US6136708A (en) 2000-10-24
JP3279532B2 (ja) 2002-04-30
DE69922617D1 (de) 2005-01-20
EP0999584B1 (en) 2004-12-15
JP2000150640A (ja) 2000-05-30
DE69922617T2 (de) 2005-12-08
KR20000035252A (ko) 2000-06-26
CN1253376A (zh) 2000-05-17
TW439209B (en) 2001-06-07

Similar Documents

Publication Publication Date Title
CN1137510C (zh) 制造半导体器件的方法
CN1181532C (zh) 制造半导体器件的方法
CN1044649C (zh) 难熔金属覆盖的低阻金属导体线和通路及其制造方法
US7378350B2 (en) Formation of low resistance via contacts in interconnect structures
CN1623228A (zh) 导电无电镀沉积刻蚀停止层、衬垫层及通孔插塞在互连结构中的使用
JP2001521285A (ja) 銅フィルムの研磨後に半導体基板を洗浄するための方法および装置
CN1783478A (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
CN1933124A (zh) 制造半导体器件的方法
CN1458689A (zh) 半导体器件
CN1129180C (zh) 半导体器件及其制造方法
KR20030014152A (ko) 반도체 집적 회로 장치
CA2309583A1 (en) Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
CN1773690A (zh) 半导体结构及其制造方法
CN1790666A (zh) 半导体装置及内连线的制造方法
CN1606148A (zh) 在基底上制作集成电路及形成均匀铜内联机的方法
EP1183725A1 (en) Semiconductor device and method of manufacturing same
CN1832117A (zh) 半导体元件的处理方法以及半导体元件的形成方法
CN1149654C (zh) 与半导体上绝缘通孔中的铜金属化层接触的方法和结构
US7101788B2 (en) Semiconductor devices and methods of manufacturing such semiconductor devices
CN1230876C (zh) 一种去除钝化层的方法
JP2006073569A (ja) 半導体装置とその製造方法
CN100345278C (zh) 形成金属镶嵌结构的方法
CN100336200C (zh) 半导体装置及其制造方法
CN1275313C (zh) 制造接触插塞的方法
TW424002B (en) A cleaning method after finishing polishing process of Cu interconnection

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20040302

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040302

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040204

Termination date: 20101104