JPH09186235A - 半導体装置の製造方法およびその製造装置 - Google Patents

半導体装置の製造方法およびその製造装置

Info

Publication number
JPH09186235A
JPH09186235A JP35431995A JP35431995A JPH09186235A JP H09186235 A JPH09186235 A JP H09186235A JP 35431995 A JP35431995 A JP 35431995A JP 35431995 A JP35431995 A JP 35431995A JP H09186235 A JPH09186235 A JP H09186235A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
film
manufacturing
forming
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35431995A
Other languages
English (en)
Inventor
Yoshihiro Amagasaki
義洋 尼崎
Isamu Hiyamizu
勇 冷水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35431995A priority Critical patent/JPH09186235A/ja
Publication of JPH09186235A publication Critical patent/JPH09186235A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 多層配線構造の形成に適したブランケットメ
タル技術をそのまま利用して、高い歩留りを維持しつつ
安定したエッチングを実現することのできる半導体装置
の製造方法およびその製造装置を提供する。 【解決手段】 半導体基板上に層間絶縁膜を形成する工
程S1と、前記層間絶縁膜にコンタクトホールを開口す
る工程S2と、前記コンタクトホール内面および層間絶
縁膜上に密着層を形成する工程S3と、前記密着層上に
金属膜を形成する工程S4と、前記金属膜と密着層とを
エッチバックして前記コンタクトホール内に金属プラグ
を形成する工程S5とからなる半導体装置の製造方法に
おいて、前記金属膜を半導体基板の両面に同時形成し
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法およびその製造装置に関し、特に金属膜形成時の膜応
力による半導体基板の反りを防止するための半導体装置
の製造方法およびその製造装置に関するものである。
【0002】
【従来の技術】半導体装置の高集積化および高性能化に
伴い、多層配線が必須の技術となっている。この多層配
線の形成方法として、コンタクトホールが開口された層
間絶縁膜の全面を金属膜で被覆した後、エッチバックを
行ってコンタクトホール内に金属プラグを形成するブラ
ンケットメタル法が知られる。
【0003】このブランケットメタル法における成膜装
置を図4に示し、エッチバックのためのエッチング装置
を図5と図6に夫々示す。
【0004】図4の成膜装置は、CVD装置であって、
側壁8と上壁9からなるチャンバー内にステージ11を
設け、このステージ11内に埋め込まれたヒーター12
によりステージ11上に載置された半導体基板1を加熱
しながら、チャンバーの上壁9のプレート10のシャワ
ーヘッドと呼ばれる小孔から反応ガス20を供給して基
板1上に成膜するCVD装置である。
【0005】図5のエッチング装置は、側壁13と上壁
14からなるチャンバー内に下部電極16を設け、この
下部電極16上に半導体基板1を静電吸着した状態で、
チャンバー上壁14に設けた上部電極15と半導体基板
1を載せた下部電極16との間に高周波電源18により
例えば13.56MHzの高周波バイアスを印加し、さ
らに上部電極15の小孔からエッチングガス21を供給
してエッチバックする静電吸着型のエッチング装置であ
る。
【0006】この装置では、チャンバーの側壁13、チ
ャンバーの上壁14、および上部電極15はアース線1
7により接地される。尚、この装置において、高周波バ
イアスを印加したのは、半導体基板1にイオンが直接当
りにくくして、ダメージを防止するためである。
【0007】図6のエッチング装置は、半導体基板1の
周縁をアルミニウム製のクランプリング19で押えた状
態で、図5のエッチング装置と同様に、上部電極15と
下部電極16との間に高周波電源18により13.56
MHzの高周波バイアスを印加し、さらに上部電極15
の小孔からエッチングガスを供給してエッチバックする
クランプ型のエッチング装置である。
【0008】図7は静電吸着型エッチング装置の静電容
量に対する吸着強度および残渣の関係を示すグラフであ
る。なお、残渣とはエッチングすべき膜がエッチングさ
れずに残ることをいう。グラフaは吸着強度を示し、グ
ラフbは残渣量を示す。図から分るように、静電容量を
大きくするとaで示すように吸着強度は高まるが、bで
示すように残渣量が多くなる。
【0009】図8はクランプ型エッチング装置と静電型
エッチング装置におけるダスト発生量を比較したグラフ
である。図から分るように、クランプ型エッチング装置
は静電型エッチング装置に比べ約5倍のダスト量を発生
する。これはクランプ型装置では、クランプリングによ
り基板表面を機械的に押えて基板を保持するため、基板
表面が擦れてダストを発生するためである。
【0010】前述の静電吸着型エッチング装置は、基板
裏面側からこの基板を吸着するため基板表面全体をエッ
チング処理することができる反面吸着力が弱く、この吸
着力を強くするために静電力を高めると、図7で示すよ
うに残渣が多くなる。
【0011】一方、基板を確実に保持するためにクラン
プ型エッチング装置を用いると図8に示すようにダスト
が多くなる。
【0012】このような、図5の静電型エッチング装置
と図6のクランプ型エッチング装置は、エッチング材料
や使用するガス、許容残渣量、その他の使用条件により
使い分けられる。
【0013】
【発明が解決しようとする課題】しかしながら、上記従
来のブランケットメタル法によれば、図4の成膜装置を
使用した成膜工程においては、半導体基板1は、ステー
ジ11上に載置され、その表面(半導体素子を形成する
面)のみに成膜されるため、特に金属膜が形成されたと
き、その膜応力により半導体基板1に反りを生じる。
【0014】したがって、図5の静電型エッチング装置
を使用した場合、次工程のエッチング工程においては、
反りのある半導体基板1を下部電極16上に載置し、吸
着・保持するため、静電容量を反りがない場合に比して
大きくしなければならない。ところが、静電容量を大き
くすると図7に示すように、吸着強度は強くなるが、残
渣(エッチング処理すべき膜のうちエッチングされない
で残る部分)が多くなる。
【0015】一方、図6のクランプ型エッチング装置を
使用した場合、次工程のエッチバック工程においては、
反りのある半導体基板1を下部電極16上に載置し、こ
れを安定して確実に押圧・保持することはできるが、ク
ランプリング19が半導体基板1と直接接触するため、
図8に示すように、静電吸着型エッチバック装置に比し
て、ダストが多量に発生し、歩留りを低下させる。
【0016】本発明は、上記従来技術の欠点に鑑みなさ
れたものであって、多層配線構造の形成に適したブラン
ケットメタル技術をそのまま利用して、高い歩留りを維
持しつつ安定したエッチバックを実現することのできる
半導体装置の製造方法およびその製造装置を提供するこ
とを目的とする。
【0017】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、半導体基板上に層間絶縁膜を形成する工
程と、前記層間絶縁膜にコンタクトホールを開口する工
程と、前記コンタクトホール内面および層間絶縁膜上に
密着層を形成する工程と、前記密着層上に金属膜を形成
する工程と、前記金属膜と密着層とをエッチバックして
前記コンタクトホール内に金属プラグを形成する工程と
からなる半導体装置の製造方法において、前記金属膜を
半導体基板の両面に同時形成することを特徴とする半導
体装置の製造方法を提供する。
【0018】さらに、本発明は、半導体基板成膜用の反
応容器と、半導体基板の把持手段と、前記半導体基板の
加熱手段と、成膜用の反応ガスを供給するガス供給手段
とを備える半導体基板の製造装置において、前記把持手
段は、前記反応容器内で半導体基板の両面を露出させる
ように把持することを特徴とする半導体装置の製造装置
を提供する。
【0019】好ましい実施例においては、前記把持手段
は、前記反応容器内で半導体基板を垂直に把持すること
を特徴としている。
【0020】さらに、別の好ましい実施例においては、
前記ガス供給手段のガス供給孔を前記半導体基板の両面
に夫々配置することを特徴としている。
【0021】さらに、別の好ましい実施例においては、
前記反応容器を石英ベルジャで構成し、前記加熱手段
は、石英ベルジャの外側から内部の半導体基板を加熱す
る構成のものとし、前記ガス供給手段の反応ガス供給部
を冷却する冷却手段を有することを特徴としている。
【0022】
【作用】半導体基板上に層間絶縁膜を形成し、コンタク
トホールを開口し、密着層を形成した後、金属膜を半導
体基板の両面に同時形成する。これによれば、金属膜に
よる膜応力が基板両面で相殺されるため、半導体基板に
反りを生じない。次いで、エッチバックして層間絶縁膜
のコンタクトホール内に金属プラグを形成する。このよ
うに、エッチバック工程前に半導体基板の反りを無くす
ことにより、従来使用されている静電吸着型のエッチバ
ック装置を静電容量を大きくすることなく使用でき、安
定したエッチング特性が得られる。
【0023】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施例を説明する。
【0024】図1は、本発明に係る半導体装置の製造方
法の成膜過程を順番に示す基板要部断面図である。ま
た、図2はこの過程のフロー図である。
【0025】図2のフロー図によれば、まず、ステップ
S1において、図1(a)に示すように、Siからなる
半導体基板1上に、CVD法により、SiO2 からなる
層間絶縁膜2を形成する。この層間絶縁膜2に、RIE
等のドライエッチングにより、図1(b)に示すよう
に、コンタクトホール3を開口する(ステップS2)。
次に、図1(c)に示すように、コンタクトホール3を
含み層間絶縁膜2の全面に、スパッタリングにより、例
えば、Ti/TiN層からなる密着層4を形成する(ス
テップS3)。なお、この密着層形成のスパッタリング
は、Ti用とTiN用で反応ガスを変えて2段階で行
う。さらに、熱処理した後、この密着層4の上に、ブラ
ンケットCVD法により、例えばタングステンからなる
金属膜5を形成する(ステップS4)。本発明において
は、このステップS4で、図1(d)に示すように、金
属膜5を半導体基板1の両面に同時に形成する。これに
より、半導体基板1の表面(半導体素子を形成する面)
と裏面の金属膜5による基板に対する膜応力が相殺さ
れ、半導体基板1は、反りのない平坦な板となる。
【0026】尚、ステップS1での層間絶縁膜2は、半
導体基板1の表面を酸化させるだけなので、半導体基板
1の表面側にのみ膜を形成しても、半導体基板1に反り
を生ずるような応力を発生せず、また、ステップS4で
の密着層4は、層の厚さが薄いので、同じく半導体基板
1の表面側にのみ膜を形成しても、半導体基板1に反り
を生ずるような大きな応力を発生しない。
【0027】続いて、ステップS5において、半導体基
板1の表面の金属膜5と密着層4をエッチバックして、
図1(e)に示すように、前記コンタクトホール3内に
金属プラグ6を形成する。
【0028】半導体基板1の裏面に設けたタングステン
膜は、ウエハ処理の最終工程における裏面研削工程にお
いて削り落とされる。
【0029】上記したような製造過程をたどれば、半導
体基板1に反りを生じないため、前述した静電吸着型の
エッチバック装置を用いて小さな静電力で確実に基板を
裏面から保持することができ、基板表面全面を有効に用
いることが可能になるとともに残渣を減らし配線構造の
信頼性を高めることができる。また、ダストの発生が少
ないため、安定した特性の品質の優れた配線構造が得ら
れ、歩留りが高められる。
【0030】図3は、本発明に係る半導体装置の製造装
置の実施の一例を示す構成説明図である。
【0031】この例は、前述のステップS4のタングス
テン膜を形成するためのCVD装置である。
【0032】反応室を構成する石英ベルジャ29の基台
26には、同じく石英からなる基板支持台28が設けら
れる。この基板支持台28は、前述のステップS4のタ
ングステン成膜工程において表面にTi/TiN層から
なる密着層が形成された半導体基板1をその両面が露出
するように垂直に支持する。
【0033】前記基台26には、半導体基板1の表面と
裏面とに夫々対応させて、SiH4およびN2ガスの供給
ノズル24と、WF6およびArガスの供給ノズル25
とが設けられる。
【0034】また、石英ベルジャ29の周囲には、加熱
コイル22が設けられる。この加熱コイル22は、前記
各ガスを熱分解させると共に、半導体基板1の両面を加
熱するために用いられる。
【0035】さらに、前記基台26の内部には、前記各
ガスを冷却するための冷媒を通す冷却配管27が施され
る。この冷却配管27は、特に高温で反応しやすいSi
4が半導体基板1に達するまでに他のガス等と反応し
ないように冷却するために用いられる。即ち、SiH4
は高温状態で反応して基板表面にWを成膜させるが、そ
れまでの反応を押えるためのものである。
【0036】上記構成の膜形成装置によれば、各ガスが
高温雰囲気中で半導体基板1の両面に均一に作用し、半
導体基板1の両面に同時に同じ膜厚の金属膜5が形成さ
れる。従って、金属膜5の基板に対する膜応力は両面で
同時に生じ、両応力は相殺されて、半導体基板1は反り
を生じない。このため、次工程のエッチバック工程で
は、静電吸着型のエッチバック装置を静電容量を大きく
することなく用いることができ、ガスや残渣を生じない
高品質の配線構造が得られる。尚、反応後のガスは、排
気ポート23から放出される。
【0037】尚、上記実施例では、金属膜5の成膜装置
の反応室として、石英ベルジャを用いたが、これは、加
熱コイルにより加熱し易い、入手し易い、準備し易い等
の利点があるからで、他の装置を用いても良い。
【0038】また、上記実施例では、金属膜5をタング
ステン膜としたが、タングステン合金膜等、用途に応じ
て変更可能である。
【0039】また、上記実施例では、半導体基板1を垂
直にしたが、斜めであっても、水平であっても両面が露
出される状態であれば良い。
【0040】
【発明の効果】以上説明したように、本発明において
は、半導体基板の両面に金属膜を形成したため、次工程
のエッチバック工程やそれ以降の工程では、半導体基板
に反りがなく、静電吸着型のエッチング装置等、多層配
線構造の形成に適したブランケットメタル技術をそのま
ま利用して、経済的で、歩留りの高い、安定した特性で
品質の優れた配線構造が得られる。
【図面の簡単な説明】
【図1】 本発明に係る半導体装置の製造方法の成膜過
程を順番に示す断面図である。
【図2】 本発明に係る半導体装置の製造方法の工程に
関するフロー図である。
【図3】 本発明に係る半導体装置の製造方法を実施す
るための装置の一例を示す説明図である。
【図4】 従来の成膜装置の概略構成図である。
【図5】 従来のエッチング装置の概略構成図である。
【図6】 従来の他のエッチング装置の概略構成図であ
る。
【図7】 静電吸着型エッチング装置における静電容量
と吸着強度および残渣との関係を示した図である。
【図8】 静電吸着型エッチング装置とクランプ型エッ
チング装置のダストレベルの差を示した図である。
【符号の説明】
1:半導体基板、2:層間絶縁膜、3:コンタクトホー
ル、4:密着層、5:金属膜、6:金属プラグ、22:
加熱コイル、24,25:ガス供給ノズル、26:基
台、27:冷却配管、28:基板支持台、29:石英ベ
ルジャ。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に層間絶縁膜を形成する工
    程と、 前記層間絶縁膜にコンタクトホールを開口する工程と、 前記コンタクトホール内面および層間絶縁膜上に密着層
    を形成する工程と、 前記密着層上に金属膜を形成する工程と、 前記金属膜と密着層とをエッチバックして前記コンタク
    トホール内に金属プラグを形成する工程とからなる半導
    体装置の製造方法において、 前記金属膜を半導体基板の両面に同時形成することを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 半導体基板成膜用の反応容器と、半導体
    基板の把持手段と、前記半導体基板の加熱手段と、成膜
    用の反応ガスを供給するガス供給手段とを備える半導体
    基板の製造装置において、前記把持手段は、前記反応容
    器内で半導体基板の両面を露出させるように把持するこ
    とを特徴とする半導体装置の製造装置。
  3. 【請求項3】 前記把持手段は、前記反応容器内で半導
    体基板を垂直に把持することを特徴とする請求項2に記
    載の半導体装置の製造装置。
  4. 【請求項4】 前記ガス供給手段のガス供給孔を前記半
    導体基板の両面に夫々配置することを特徴とする請求項
    2に記載の半導体装置の製造装置。
  5. 【請求項5】 前記反応容器を石英ベルジャで構成し、
    前記加熱手段は、石英ベルジャの外側から内部の半導体
    基板を加熱する構成のものとし、前記ガス供給手段の反
    応ガス供給部を冷却する冷却手段を有することを特徴と
    する請求項2に記載の半導体装置の製造装置。
JP35431995A 1995-12-27 1995-12-27 半導体装置の製造方法およびその製造装置 Pending JPH09186235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35431995A JPH09186235A (ja) 1995-12-27 1995-12-27 半導体装置の製造方法およびその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35431995A JPH09186235A (ja) 1995-12-27 1995-12-27 半導体装置の製造方法およびその製造装置

Publications (1)

Publication Number Publication Date
JPH09186235A true JPH09186235A (ja) 1997-07-15

Family

ID=18436757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35431995A Pending JPH09186235A (ja) 1995-12-27 1995-12-27 半導体装置の製造方法およびその製造装置

Country Status (1)

Country Link
JP (1) JPH09186235A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000035252A (ko) * 1998-11-06 2000-06-26 가네코 히사시 반도체 장치 제조 방법
JP2004095638A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 薄膜デカップリングキャパシタとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000035252A (ko) * 1998-11-06 2000-06-26 가네코 히사시 반도체 장치 제조 방법
JP2004095638A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 薄膜デカップリングキャパシタとその製造方法

Similar Documents

Publication Publication Date Title
US5326404A (en) Plasma processing apparatus
JP3942672B2 (ja) 基板処理方法および基板処理装置
US5942282A (en) Method for depositing a titanium film
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR100727205B1 (ko) 플라즈마 성막 방법 및 그 장치
JP3085364B2 (ja) Cvd装置のクリーニング方法
JPH05500436A (ja) シリコン板を処理する方法と装置
JP3381774B2 (ja) CVD−Ti膜の成膜方法
JP3257356B2 (ja) 気相成長装置及び気相成長方法並びに気相成長装置のクリーニング方法
JPH088232A (ja) プラズマ処理方法
JP3112880B2 (ja) Cvd装置のクリーニング方法
JPH11330047A (ja) エッチング装置及びエッチング方法
JPH09186235A (ja) 半導体装置の製造方法およびその製造装置
JP3437926B2 (ja) プラズマcvd装置及び成膜方法並びにクリーニング方法
JP3449736B2 (ja) メタルプラグの形成方法
JP3116904B2 (ja) 半導体装置の成膜処理装置、半導体装置の製造方法及び半導体の薄膜形成方法
JPH0639709B2 (ja) プラズマcvd装置
JPH11354503A (ja) エッチング装置およびその操作方法ならびに半導体装置の製造方法
JP4570186B2 (ja) プラズマクリーニング方法
JP2000150481A (ja) エッチング装置及びこれを用いた半導体装置の製造方法
JPH09306899A (ja) 気相反応装置
JPH11307521A (ja) プラズマcvd装置及びその使用方法
JPH05267220A (ja) 半導体装置の密着層及びメタルプラグ形成方法
JP2924303B2 (ja) プラズマ気相成長装置
JP3261795B2 (ja) プラズマ処理装置