JP3449736B2 - メタルプラグの形成方法 - Google Patents

メタルプラグの形成方法

Info

Publication number
JP3449736B2
JP3449736B2 JP09238892A JP9238892A JP3449736B2 JP 3449736 B2 JP3449736 B2 JP 3449736B2 JP 09238892 A JP09238892 A JP 09238892A JP 9238892 A JP9238892 A JP 9238892A JP 3449736 B2 JP3449736 B2 JP 3449736B2
Authority
JP
Japan
Prior art keywords
layer
forming
tin
gas
ticl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09238892A
Other languages
English (en)
Other versions
JPH05267219A (ja
Inventor
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09238892A priority Critical patent/JP3449736B2/ja
Publication of JPH05267219A publication Critical patent/JPH05267219A/ja
Application granted granted Critical
Publication of JP3449736B2 publication Critical patent/JP3449736B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造にお
けるメタルプラグの形成方法に関する。
【0002】
【従来の技術】半導体装置等の電子デバイスは年々微細
化してきている。特に、半導体集積回路の微細化に伴
い、コンタクトホール、ビアホールあるいはスルーホー
ル(以下、総称して接続孔ともいう)の寸法も益々小さ
くなりつつある。接続孔は、半導体基板上に形成された
開口部に配線材料を埋め込むことによって形成される。
配線材料としてアルミニウム又はアルミニウム合金を用
い、バイアススパッタ法等によってかかる配線材料で開
口部を埋め込む従来のスパッタ技術では、最早、微細な
接続孔の形成が困難になっている。
【0003】このような背景下、ステップカバレッジの
良い、所謂ブランケットCVD法が注目されている。こ
のブランケットCVD法においては、図4に示すよう
に、半導体基板100上に形成された層間絶縁層104
に開口部106を設け、CVD法にて例えばタングステ
ンから成る金属層114を層間絶縁層の上面上及び開口
部内に形成する。その後、層間絶縁層の上面上の金属層
114を選択的にエッチバックによって除去し、開口部
106内に金属から成るメタルプラグを形成し、これに
よって接続孔が完成する。
【0004】このタングステンを用いたブランケットC
VD法においては、タングステンは半導体基板100等
の下地と密着性が悪いため、金属層と半導体基板との間
に密着層を形成することが必須とされている。密着層と
しては、TiN層又はTiON層が多く用いられてい
る。ところが、図4に示すように、開口部に対する密着
層108のカバレッジが悪い場合、ブランケットCVD
法で層間絶縁層104上及び開口部106内に金属層を
堆積させたとき、開口部106中の金属層にボイド(中
空部)116が生じるという問題がある。
【0005】更に、通常、TiNから成る密着層をCV
D法で形成する場合、原料ガスとしてTiCl4を使用
するため、TiN層にClが取り込まれ易いという問題
がある。これについては、例えば、文献、「Photo Assi
sted LP-CVD TiN For Deep Submicron Contact Using O
rgano-titanium Compound」, Koichi Ikeda et al, 199
0 Symposium on VLSI Technology pp61-62 を参照のこ
と。TiN層にClが取り込まれると、TiN層(密着
層)の品質が低下し、バリヤ性が低下する。
【0006】そこで、TiN層を電子サイクロトロン共
鳴(ECR)プラズマCVD法で成膜する方法が提案さ
れている(例えば、1990年春 応用物理学会予稿集
591頁の赤堀他 29a−ZA−6参照)。この方
法によれば、カバレッジ良くTiN層を形成でき、しか
も650°C程度の温度でTiNを成膜することによ
り、TiN層中へのClの取り込み量が少なくなったと
されている。
【0007】
【発明が解決しようとする課題】TiN層(TiN層の
下にTi層を形成し、TiN層不純物拡散領域との間
の抵抗を減らしたTi/TiNの2層構造を含む)を上
述のようにブランケットCVD法における密着層として
用いる場合、TiN層のClの取り込み量を少なくする
ためには、650°C程度の温度で成膜する必要があ
る。しかしながら、このような温度でTiN層を形成す
ると、TiNの核成長が気相で生じ、それが大きくなっ
てパーティクルが発生するという問題がある。加えて、
半導体基板に出来るだけ熱履歴を加えないために、ある
いは省エネルギーという立場からも、出来るだけ低い温
度でTiN層を形成することが望ましい。また、形成さ
れたTiN層中のCl含有量を一層少なくすることが、
密着層としてのTiN層の機能を発揮する上でも好まし
い。
【0008】従って、本発明の目的は、従来のTiCl
4ガスを使用する方法と比較して、よりTiN層のCl
の取り込み量を少なくすることができ、しかも、より低
温でTiN層又はTiON層を形成することができるメ
タルプラグの方法を提供することにある。
【0009】
【課題を解決するための手段】上記の目的は、(イ)半
導体基板上に形成された層間絶縁層に開口部を形成する
工程と、(ロ)成膜原料ガスとしてTiCl3を用い、
電子サイクロトロン共鳴プラズマCVD法にて、TiN
層又はTiON層を層間絶縁層の上面及び開口部内に形
成する工程と、(ハ)金属材料を開口部内に形成する工
程、から成ることを特徴とする本発明のメタルプラグの
形成方法によって達成することができる。
【0010】電子サイクロトロン共鳴プラズマCVD法
にて、TiN層又はTiON層を層間絶縁層の上面及び
開口部内に形成する前に、層間絶縁層の上面及び開口部
内に電子サイクロトロン共鳴プラズマCVD法にて、T
i層を形成することが望ましい。
【0011】
【作用】本発明のメタルプラグの形成方法によれば、原
料ガスとしてTiCl3を用いてTiN層又はTiON
層を形成する。TiCl4が約650゜Cで分解するの
に比較して、TiCl3は比較的低い温度(約500゜
C以下)で分解し、しかもClの絶対量が少ない。それ
故、より低い温度でTiN層又はTiON層を形成する
ことができ、しかもTiN層を成膜した場合、TiN層
のClの取り込み量は少なくなる。また、TiN層ある
いはTiON層は、平均自由行程の長い電子サイクロト
ロン共鳴プラズマCVD法で形成されるので、開口部の
底部においても、膜厚が厚くしかもカバレッジのよい密
着層を形成することができる。
【0012】
【実施例】以下、図面を参照して、本発明を実施例に基
づき説明する。
【0013】(実施例1)実施例1は、本発明のメタル
プラグ形成方法を、ブランケットタングステンCVD法
でコンタクトホールを形成する場合に適用した例であ
り、半導体基板とタングステンとの間に形成すべき密着
層兼バリア層としてTi層及びTiN層を連続して形成
する。実施例1においては、原料ガスの平均自由行程を
長くとることができる、図2に示すECRプラズマプロ
セス装置を使用した。
【0014】先ず、図2に示すECRプラズマプロセス
装置の概要を説明する。プラズマプロセス装置1は、成
膜チャンバ10及びプラズマチャンバ20から成る。成
膜チャンバ10内には、半導体基板100を載置するた
めのサセプタ12が配置されている。サセプタ12の下
にはランプ加熱手段50が配置されている。半導体基板
100をランプ加熱手段50によって加熱することがで
きる。
【0015】プラズマチャンバ20は成膜チャンバ10
の上部と連通している。プラズマチャンバ20の上部に
はマイクロ波導入窓22が設けられ、マイクロ波導入窓
22の上部には、2.45MHzのマイクロ波を導入す
るためのレクタンギュラーウエイブガイド26が設けら
れている。プラズマチャンバ20の周囲には磁気コイル
24が配設されている。RFパワーがRF電源28から
マイクロ波導入窓22に加えられる。プラズマチャンバ
20には、アルゴンガス導入口30からアルゴンガスが
供給される。アルゴンガスはマイクロ波導入窓22のク
リーニングを行うために導入される(この技術について
は、1989年春の応用物理学会予稿集721頁の赤堀
ら3P−2F−1参照)。
【0016】成膜チャンバ10には、TiCl3供給部
からマスフローコントローラ及び第1のガス導入部40
を通してTiCl3ガスが供給される。尚、TiCl3
固体であり、TiCl3供給部には固体のTiCl3を昇
華してガスとするための手段が設けられているが、図示
は省略した。また、N2ガス及びH2ガスが、同様にマス
フローコントローラ及び第2のガス導入部42を通して
成膜チャンバ10に供給される。成膜チャンバ10内の
ガスはガス排気部16から系外に排気される。尚、図2
中、参照番号32はプラズマ流である。また、参照番号
100は図1に示す構造を有する半導体基板である。熱
電対(図示せず)で半導体基板100の温度をモニター
し、公知の温度制御手段(図示せず)によってランプ5
2への供給電力を制御し、半導体基板100の温度を一
定に保つ。
【0017】以下、図2に示したECRプラズマプロセ
ス装置を使用して、ブランケットタングステンCVD法
でコンタクトホールを形成する工程を、図1を参照して
説明する。尚、半導体基板とタングステン層との間に形
成すべき密着層兼バリア層としてTi層及びTiN層を
連続して形成した。
【0018】[工程−100]シリコン基板等の基板1
00の拡散層102上に、SiO2から成る層間絶縁層
104をCVD法で形成し、この層間絶縁層104にフ
ォトリソグラフィ法及びドライエッチング法を用いて、
開口部106を形成する(図1の(A)参照)。この工
程は、通常の各種の方法を適宜用いることができる。
【0019】[工程−110]次に、図2に示したEC
R−CVD装置1を用いて、Ti層及びTiN層を形成
する。先ず、第1のガス導入部40からTiCl3ガス
を成膜チャンバ10に供給し、厚さ30nmのTi層1
10を層間絶縁層104の上面上及び開口部106内に
形成する。Ti層110の成膜条件を以下のとおりとし
た。 ガス TiCl3/Ar/H2=10/40/5
0sccm 温度 約400°C 圧力 0.13Pa マイクロ波 2.8kW 半導体基板100はランプ加熱手段50によって約40
0゜Cに加熱される。
【0020】[工程−120]続いて、同じく、第1の
ガス導入部40からTiCl3ガスを、第2のガス導入
部42からN2ガス及びH2ガスを流し、厚さ50nmの
TiN層112をTi層110の上に形成する。TiN
層112の成膜条件を以下のとおりとした。 温度 約500°C マイクロ波 2.8kW 圧力 0.13Pa RFバイアス 300W ガス TiCl3/N2/H2/Ar =10/30/30/50sccm 尚、ガス流量の比は適宜に設定することができる。半導
体基板100はランプ加熱手段50によって約500゜
Cに加熱される。また、RFバイアスを印加するので、
TiNのカバレッジが向上し、一層緻密な膜となり、バ
リア性が向上する。TiN層112は低圧にて形成され
るため、開口部106の底部にも厚く形成され、図1の
(B)に示す構造が得られる。また、Clも揮発性の高
い化合物HClという形態でECR−CVD装置1から
排気され、Ti層及びTiN層のCl含有量が少なくな
り、膜質も向上する。又、これらの層を真空を破らず連
続して形成するので、膜質も安定し、スループットも向
上する。
【0021】尚、TiN層112の代わりに、TiON
層を形成する場合には、成膜条件を以下のとおりとすれ
ばよい。 温度 約500°C マイクロ波 2.8kW 圧力 0.13Pa RFバイアス 300W ガス TiCl3/N2O/H2/Ar =10/30/30/50sccm この場合、Clは揮発性の高い化合物TiClXYとい
う形態でECR−CVD装置1から排気され、Ti層及
びTiON層のCl含有量が少なくなり、膜質も向上す
る。
【0022】[工程−130]次に、ブランケットタン
グステンCVD法にてタングステン層をTiN層112
の上に形成する。形成条件を以下の2段階とした。 第1段階(核成長段階) WF6/SiH4=25/10sccm 圧力 1.06×104Pa 温度 475°C 第2段階(高速成長段階) WF6/H2 =60/360sccm 圧力 1.06×104Pa 温度 475°C これにより、開口部106内のTiN層112上にカバ
レッジ良くタングステン層114が形成された。こうし
て、図1の(C)に示す構造が得られた。この際、Ti
/TiN層にオーバーハングが生じることがなく、カバ
レッジも良いので、開口部106内のタングステン層に
ボイドが発生することがなかった。また、開口部106
において、このTi/TiN層は良好なバリア性を有す
る膜として機能した。次いで、層間絶縁層104の上面
上のタングステン層を選択的にエッチバックして、開口
部106内にタングステン層が形成されたメタルプラグ
を完成させる。
【0023】(実施例2)実施例2では、図3に示す、
ゲートバルブを介して連続的に接続された2つの成膜チ
ャンバを有するECRプラズマプロセス装置を使用し
た。そして、それぞれの成膜チャンバで、Ti層とTi
N層を独立して形成した。又、TiN層を形成するため
の原料ガスとしてN2及びH2ガスを用いた。
【0024】図3に、実施例2で使用したECRプラズ
マプロセス装置200の概要を示す。尚、図3及び図2
において、同一参照番号は同一の要素を示す。
【0025】図3に示すECRプラズマプロセス装置2
00は、Ti層を形成するための第1の成膜チャンバ2
10、及びTi系の酸窒化物や窒化物(例えば、TiO
N層やTiN層)を成膜するための第2の成膜チャンバ
220から成る。第1の成膜チャンバ210には、Ti
Cl3供給部からマスフローコントローラ及び第1のガ
ス導入部40を通してTiCl3ガスが供給される。ま
た、H2ガスが同様に、マスフローコントローラ及び第
2のガス導入部42を通して成膜チャンバ210に供給
される。第2の成膜チャンバ220には、TiCl3
給部からマスフローコントローラ及び第1のガス導入部
40Aを通してTiCl3ガスが供給され、N2ガス及び
2ガスが、同様にマスフローコントローラ及び第2の
ガス導入部42Aを通して供給される。第1の成膜チャ
ンバ210と第2の成膜チャンバ220とはゲートバル
ブ230を介して接続されている。また、ランプ加熱手
段50,50Aが、それぞれの成膜チャンバ210,2
20内のサセプタ12,12Aの下に設けられている。
【0026】図3に示すプラズマプロセス装置200を
使用して、ブランケットタングステンCVD法でコンタ
クトホールを形成する工程を、図1を参照して説明す
る。尚、半導体基板とタングステン層との間に形成すべ
き密着層兼バリア層としてTi層及びTiN層を連続し
て形成した。
【0027】[工程−200]先ず、図1の(A)に示
した構造の半導体素子を、実施例1と同様の方法で形成
した。
【0028】[工程−210]次に同じく図3に示した
2つの成膜チャンバを有するバイアス印加が可能なEC
R−CVD装置にて、先ず、成膜チャンバ210内で、
30nm厚さのTi層110を実施例1と同じ条件で形
成する。即ち、Ti層110の形成条件を以下のとおり
とした。 ガス TiCl3/Ar/H2=10/40/5
0sccm 温度 約400°C 圧力 0.13Pa マイクロ波 2.8kW 半導体基板100はランプ加熱手段50によって約40
0゜Cに加熱される。
【0029】[工程−220]Ti層の形成後、ゲート
バルブ230を介して搬送手段(図3には図示せず)に
よって、半導体基板100を第2の成膜チャンバ220
に搬入し、第1のガス導入40AからTiCl3を、
第2のガス導入42AからN2及びH2ガスを流し、T
iN層112を形成する。TiN層の具体的な形成条件
は以下のとおりとした。尚、半導体基板100をランプ
加熱手段50Aによって約500゜Cに加熱しておく。 温度 約500°C マイクロ波 2.8kW 圧力 0.13Pa RFバイアス 300W ガス TiCl3/N2/H2/Ar =10/30/30/50sccm 尚、ガス流量の比は適宜設定することができる。また、
RFバイアスを印加するので、TiNのカバレッジが向
上し、更に緻密な膜を得ることができ、TiN層のバリ
ア性が向上する。更に、TiN層は、低圧で形成される
ため、開口部106の底部にも厚く形成され、図1の
(B)に示す構造が得られる。又、実施例1と同様、C
lも揮発性の高い化合物であるHClという形態で排気
され、TiN層中のCl含有量は少なくなり、また、T
i層とTiN層を連続して形成するので、膜質の向上は
もとより、スループットも向上した。
【0030】尚、TiN層112の代わりにTiON層
を形成する場合には、実施例1で説明した条件でTiO
N層を形成すればよい。
【0031】[工程−230]次に、ブランケットタン
グステンCVD法にてタングステン層をTiN層112
の上に形成する。形成条件を以下のとおりとした。 WF6/H2 =60/360sccm 圧力 1.06×104Pa 温度 475°C あるいは又、実施例1と同様に2段階でタングステン層
を形成することもできる。 第1段階(核成長段階) WF6/SiH4=25/10sccm 圧力 1.06×104Pa 温度 475°C 第2段階(高速成長段階) WF6/H2 =60/360sccm 圧力 1.06×104Pa 温度 475°C これにより、開口部106内のTiN層112上にカバ
レッジ良くタングステン層114が形成された。こうし
て、図1の(C)に示す構造が得られた。この際、Ti
/TiN層にオーバーハングが生じることがなく、カバ
レッジも良いので、開口部106内のタングステン層に
ボイドが発生することがなかった。また、開口部106
において、このTi/TiN層は良好なバリア性を有す
る膜として機能した。次いで、層間絶縁層104の上面
上のタングステン層を選択的にエッチバックして、開口
部106内にタングステン層が形成されたメタルプラグ
を完成させる。
【0032】以上、実施例に基づき、本発明のメタルプ
ラグの形成方法を説明したが、本発明はこれらの実施例
に限定されるものではない。先に述べたように、TiN
層を形成する代わりにTiON層を形成することができ
る。また、タングステンを使用したブランケットCVD
法の代わりに、Mo、Ti、Ni、Co、Al、Cu
等、あるいは、W、Mo、Ti、Ni、Co等の各種シ
リサイドを使用したブランケットCVD法に本発明を適
用することができる。
【0033】更には、ブランケットCVD法の代わり
に、所謂、アルミニウム又はアルミニウム合金を使用し
て高温スパッタ法にてメタルプラグを形成することも可
能である。この高温スパッタ法においては、半導体基板
が高温に加熱されているため、開口部内に堆積した配線
材料も約400°C以上融点以下まで加熱される。その
結果、軟化した配線材料が流動状態となり開口部内を流
れることが可能となる。即ち、Ti層/TiN層又はT
i層/TiON層を形成した後、真空を破らずに連続し
て他のチャンバでAl−1%Siから成るアルミニウム
合金を、例えば、以下の条件の高温スパッタ法に従って
成膜することができる。 成膜パワー DC 10kW スパッタ圧力 0.4Pa 基板加熱温度 500°C プロセスガス Ar:100sccm 成膜速度 0.3〜0.9μm/分
【0034】層間絶縁層は、SiO2だけでなく、PS
G、BSG、BPSG、AsSG、シリコン窒化膜、S
iON、SOG等から構成することができ、従来のCV
D法で形成することができる。また、開口部の形成は、
通常、フォトリソグラフィ法及びリアクティブ・イオン
・エッチング法で形成することができる。
【0035】また、不純物拡散領域にコンタクトホール
を形成する実施例に基づいて本発明を説明したが、本発
明のメタルプラグ形成方法は、配線材料によって形成さ
れた下層配線層と上層配線層を電気的に接続するための
所謂ビヤホールの形成、あるいはスルーホールの形成に
も適用することができる。
【0036】
【発明の効果】以上述べたように、本発明のメタルプラ
グ形成方法によれば、原料ガスとしてTiCl3を使用
する。TiCl3は比較的低い温度で分解し、しかもC
lの絶対量が少ない。それ故、より低い温度でTiN層
又はTiON層を形成することができ、しかもTiN層
を成膜した場合、TiN層のClの取り込み量を少なく
することができる。
【0037】また、例えばTi層とTiN層とを連続し
て形成するECRプラズマプロセス装置を使用した場
合、成膜チャンバをTiNがパーティクルにならない温
度に加熱するので、半導体基板の処理枚数が増えてもパ
ーティクルの発生が抑えられる。従って、ECRプラズ
マプロセス装置のメンテナンス頻度も少なくて済み、ス
ループットも向上する。ひいては信頼性の高い電子デバ
イスを高い歩留まりで生産性良く製造することができ
る。
【図面の簡単な説明】
【図1】本発明のメタルプラグの形成方法の工程の一部
分を説明するための、半導体素子の模式的な一部断面図
である。
【図2】本発明のメタルプラグの形成方法において使用
するのに適したECRプラズマプロセス装置の一例の構
成図である。
【図3】本発明のメタルプラグの形成方法において使用
するのに適したECRプラズマプロセス装置の別の例の
構成図である。
【図4】従来のメタルプラグ形成技術における問題点を
示すための、半導体素子の模式的な一部断面図である。
【符号の説明】
100 半導体基板 102 不純物拡散領域 104 層間絶縁層 106 開口部 108 密着層 110 Ti層 112 TiN層 114 金属層 116 ボイド 1,200 プラズマプロセス装置 10,210,220 成膜チャンバ 20 プラズマチャンバ 12,12A サセプタ 16 ガス排気部 22 マイクロ波導入窓 24 磁気コイル 26 レクタンギュラーウエイブガイド 28 RF電源 30 Arガス導入口 32 プラズマ流 34 RFバイアス印加装置 40,40A,42,42A ガス導入部 50,50A ランプ加熱手段 52 ランプ 230 ゲートバルブ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−286527(JP,A) 特開 昭62−253770(JP,A) 特開 昭62−89876(JP,A) 特開 平3−110838(JP,A) 特開 昭60−149777(JP,A) 特開 昭62−22409(JP,A) 特開 昭62−206852(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】(イ)半導体基板上に形成された層間絶縁
    層に開口部を形成する工程と、 (ロ)成膜原料ガスとしてTiCl3を用い、電子サイ
    クロトロン共鳴プラズマCVD法にて、Ti層を、層間
    絶縁層の上面、並びに、開口部の底面及び側壁に形成す
    る工程と、 (ハ)成膜原料ガスとしてTiCl3を用い、電子サイ
    クロトロン共鳴プラズマCVD法にて、TiN層又はT
    iON層をTi層の上に形成する工程と、 (ニ)金属材料を開口部内に形成する工程、から成り、 前記工程(ロ)及び工程(ハ)を連続して実行する こと
    を特徴とするメタルプラグの形成方法。
  2. 【請求項2】 1つの成膜チャンバを備えた電子サイクロ
    トロン共鳴プラズマCVD装置を使用し、前記工程
    (ロ)及び工程(ハ)を該成膜チャンバ内で実行するこ
    とを特徴とする請求項1に記載のメタルプラグの形成方
    法。
JP09238892A 1992-03-19 1992-03-19 メタルプラグの形成方法 Expired - Fee Related JP3449736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09238892A JP3449736B2 (ja) 1992-03-19 1992-03-19 メタルプラグの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09238892A JP3449736B2 (ja) 1992-03-19 1992-03-19 メタルプラグの形成方法

Publications (2)

Publication Number Publication Date
JPH05267219A JPH05267219A (ja) 1993-10-15
JP3449736B2 true JP3449736B2 (ja) 2003-09-22

Family

ID=14053042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09238892A Expired - Fee Related JP3449736B2 (ja) 1992-03-19 1992-03-19 メタルプラグの形成方法

Country Status (1)

Country Link
JP (1) JP3449736B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585605A (en) * 1993-11-05 1996-12-17 Microfield Graphics, Inc. Optical-scanning system employing laser and laser safety control
US5980977A (en) * 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
JP2001156024A (ja) * 1999-09-13 2001-06-08 Tokyo Electron Ltd TiN系薄膜およびその成膜方法、成膜装置、TiN系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置
JP4595280B2 (ja) * 2002-12-18 2010-12-08 Jfeスチール株式会社 一方向性珪素鋼板の製造方法ならびにセラミック被膜の被覆装置
JP4983038B2 (ja) * 2006-02-16 2012-07-25 Jfeスチール株式会社 TiNの成膜方法

Also Published As

Publication number Publication date
JPH05267219A (ja) 1993-10-15

Similar Documents

Publication Publication Date Title
JP3221025B2 (ja) プラズマプロセス装置
US6255216B1 (en) Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition
US6274496B1 (en) Method for single chamber processing of PECVD-Ti and CVD-TiN films for integrated contact/barrier applications in IC manufacturing
KR100462097B1 (ko) 질화티탄막의 형성 방법 및 당해 방법으로 제조된 생성물
US20070000870A1 (en) Plasma processing method
US20010002326A1 (en) Metal and metal silicide nitridization in a high density, low pressure plasma reactor
US5364664A (en) Process for non-selectively forming deposition film on a non-electron-donative surface
US5227337A (en) Interconnection forming method
JP3085364B2 (ja) Cvd装置のクリーニング方法
JP3381774B2 (ja) CVD−Ti膜の成膜方法
KR100395171B1 (ko) 화학적증착법에의한티타늄막형성방법
JP3449736B2 (ja) メタルプラグの形成方法
US7033939B2 (en) Chemistry for chemical vapor deposition of titanium containing films
JP2000058650A (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP3225706B2 (ja) 半導体装置におけるバリアメタル層の形成方法
JPH11330047A (ja) エッチング装置及びエッチング方法
JPH05267220A (ja) 半導体装置の密着層及びメタルプラグ形成方法
JPH05343354A (ja) 半導体装置の密着層及びメタルプラグ形成方法
JP3211290B2 (ja) 半導体装置の形成方法
US11495454B2 (en) Deposition of low-stress boron-containing layers
KR0175011B1 (ko) 티타늄나이트라이드 박막의 제조방법
JPH06151410A (ja) 窒化チタン膜の形成方法
JP2000223441A (ja) 電子装置およびその製造方法
JP3127557B2 (ja) Ecrプラズマ処理方法
JPH11204457A (ja) CVD−Ti膜の成膜方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees