JPH11204457A - CVD−Ti膜の成膜方法 - Google Patents

CVD−Ti膜の成膜方法

Info

Publication number
JPH11204457A
JPH11204457A JP1348398A JP1348398A JPH11204457A JP H11204457 A JPH11204457 A JP H11204457A JP 1348398 A JP1348398 A JP 1348398A JP 1348398 A JP1348398 A JP 1348398A JP H11204457 A JPH11204457 A JP H11204457A
Authority
JP
Japan
Prior art keywords
film
gas
forming
cvd
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1348398A
Other languages
English (en)
Inventor
Taro Ikeda
太郎 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP1348398A priority Critical patent/JPH11204457A/ja
Priority to PCT/JP1999/000033 priority patent/WO1999035675A1/ja
Priority to TW88100264A priority patent/TW469300B/zh
Publication of JPH11204457A publication Critical patent/JPH11204457A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 コンタクト抵抗が安定し、下地のSiとの界
面のモホロジーが良好となるTi膜を成膜することがで
きるCVD−Ti膜の成膜方法を提供すること。 【解決手段】 コンタクトホール46の底に存在するS
i基板41上にTiCl4ガスを含む成膜ガスを用いて
CVDによりTi膜を成膜するにあたり、下地のSi上
に存在する自然酸化膜50が残存した状態で前記TiC
4ガスを含む成膜ガスを供給してTi膜を成膜し、S
i基板41の上にTiSi2層51を形成する。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、半導体装置におい
て例えばコンタクトメタルまたはアドヒージョンとして
用いられるCVD−Ti膜の成膜方法に関する。
【0002】
【従来の技術】半導体デバイスの製造においては、最近
の高密度化および高集積化の要請に対応して、回路構成
を多層配線構造にする傾向にあり、このため、下層の半
導体デバイスと上層の配線層との接続部であるコンタク
トホールや、上下の配線層同士の接続部であるビアホー
ルなどの層間の電気的接続のための埋め込み技術が重要
になっている。
【0003】このようなコンタクトホールやビアホール
の埋め込みには、一般的にAl(アルミニウム)やW
(タングステン)、あるいはこれらを主体とする合金が
用いられるが、このような金属や合金が下層のSi(シ
リコン)基板やAl配線と直接接触すると、これらの境
界部分においてAlの吸い上げ効果等に起因して両金属
の合金が形成されるおそれがある。このようにして形成
される合金は抵抗値が大きく、このような合金が形成さ
れることは近時デバイスに要求されている省電力化およ
び高速動作の観点から好ましくない。
【0004】また、WまたはW合金をコンタクトホール
の埋め込み層として用いる場合には、埋め込み層の形成
に用いるWF6ガスがSi基板に侵入して電気的特性等
を劣化させる傾向となり、やはり好ましくない結果をも
たらす。
【0005】そこで、これらの不都合を防止するため
に、コンタクトホールやビアホールに埋め込み層を形成
する前に、これらの内壁にバリア層を形成し、その上か
ら埋め込み層を形成することが行われている。この場合
のバリア層としては、Ti(チタン)膜およびTiN
(窒化チタン)膜の2層構造のものを用いるのが一般的
である。
【0006】従来、このようなバリア層は、物理的蒸着
(PVD)を用いて成膜されていたが、最近のようにデ
バイスの微細化および高集積化が特に要求され、デザイ
ンルールが特に厳しくなって、それにともなって線幅や
ホールの開口径が一層小さくなり、しかも高アスペクト
比化されるにつれ、PVD膜では電気抵抗が増加し、要
求に対応することが困難となってきた。
【0007】そこで、バリア層を構成するTi膜および
TiN膜を、より良質の膜を形成することが期待できる
化学的蒸着(CVD)で成膜することが行われている。
この場合に、まずコンタクトメタルであるTi膜をホー
ルの底のSi上に成膜する。この場合には、通常、コン
タクト抵抗を下げるために、前工程において下地のSi
上に形成された自然酸化膜を1%の希フッ酸による洗浄
処理によって除去している。
【0008】
【発明が解決しようとする課題】しかしながら、このよ
うに自然酸化膜を除去するための洗浄処理を行うと、洗
浄条件および洗浄後の時間管理により、コンタクト形成
時の電気特性が異なるという問題がある。
【0009】また、Ti膜の成膜においては、成膜ガス
としてTiCl4を使用し、成膜時には下地のSiとT
iが反応してTiSi2が形成されるが、その反応の際
に過程で下地のSiとの界面のモホロジーが悪化し、コ
ンタクトホール形成のプロセスに使用した場合には、ジ
ャンクションリークを起こしやすくなるし、ビアホール
の場合にも悪影響を及ぼす。
【0010】本発明は、かかる事情に鑑みてなされたも
のであって、コンタクト抵抗が安定し、下地のSiとの
界面のモホロジーが良好となるTi膜を成膜することが
できるCVD−Ti膜の成膜方法を提供することを目的
とする。
【0011】
【課題を解決するための手段】上記課題を解決するため
に、第1発明は、Si基板上またはその上のSi膜上に
TiCl4ガスを含む成膜ガスを用いてCVDによりT
i膜を成膜するにあたり、下地のSi上に存在する自然
酸化膜が残存した状態で前記TiCl4ガスを含む成膜
ガスを供給してTi膜を成膜することを特徴とするCV
D−Ti膜の成膜方法を提供する。
【0012】第2発明は、コンタクトホールまたはビア
ホールの底に存在するSi上にTiCl4ガスを含む成
膜ガスを用いてCVDによりTi膜を成膜するにあた
り、下地のSi上に存在する自然酸化膜が残存した状態
で前記TiCl4ガスを含む成膜ガスを供給してTi膜
を成膜することを特徴とするCVD−Ti膜の成膜方法
を提供する。
【0013】第3発明は、第1発明または第2発明にお
いて、成膜ガスのプラズマを励起させた状態でTi膜の
成膜を行うことを特徴とするCVD−Ti膜の成膜方法
を提供する。
【0014】本発明者は、TiCl4ガスを含む成膜ガ
スを用いてCVD−Ti膜を成膜するにあたり、コンタ
クト抵抗を安定化させるとともにTi膜と下地のSiと
の界面のモホロジーを良好にすべく検討を重ねた結果、
下地のSiの上に形成されている自然酸化膜を残存させ
た状態で成膜すればよいことを見出した。
【0015】従来、コンタクトメタルとしてのTi膜は
PVDで成膜されることが多く、その際に下地のSiに
自然酸化膜が残存しているとTi成膜後のコンタクト抵
抗が高くなるため、自然酸化膜を除去していた。そこで
CVD−Ti膜の成膜においても同様に自然酸化膜を除
去していた。
【0016】一方、Ti膜をCVDで成膜する場合に、
Ti膜と下地のSiとの界面のモホロジーが悪化する原
因について調査した結果、TiとSiとの界面ではこれ
らの相互拡散が大きくそれにともなって界面の凹凸が大
きくなること、TiCl4ガスにより下地のSiが等方
エッチングされることが原因であることを見出した。そ
して、これらは下地のSiが露出していることにより生
じるのであり、自然酸化膜を残存させることによりこの
ような不都合が解消されることを知見した。つまり、自
然酸化膜が残存していることにより、TiとSiとの相
互拡散を抑制し、またTiCl4ガスのエッチングのバ
リアとして作用するのである。
【0017】また、CVD成膜の場合には、自然酸化膜
が残存していても、化学反応によって酸化膜がSiとT
iとの間の界面から消失するため、Ti膜のコンタクト
抵抗が高いという問題も生じず、酸化膜を除去する必要
がないため、コンタクト抵抗の安定性も高い。
【0018】さらに、前工程での洗浄工程を省略するこ
とができるため、工程数が減少することにより製造効率
を極めて高いものとすることができる。
【0019】本発明は、Si上の自然酸化膜は除去する
ものであるという固定観念に抗してなされたものであ
り、しかもこれにより上述のように極めて大きな効果を
奏するものであって、その工業的価値は高い。
【0020】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について詳細に説明する。図1は、本発
明の実施に用いられるTi成膜装置の一例を示す断面図
である。この成膜装置は、気密に構成された略円筒状の
チャンバー1を有しており、その中には被処理体である
SiウエハWを水平に支持するためのサセプター2がそ
の中央を昇降可能な円筒状の支持部材3により支持され
た状態で配置されている。また、サセプター2にはヒー
ター4が埋め込まれており、このヒーター5は図示しな
い電源から給電されることにより被処理体であるSiウ
エハWを所定の温度に加熱する。
【0021】チャンバー1の上端部分には、シャワーヘ
ッド10がサセプター2に支持された半導体ウエハWと
対向するように設けられており、そのウエハWと対向す
る下面には多数のガス吐出孔10aが形成されている。
シャワーヘッド10の内部には空間11が形成されてお
り、その中に多数の孔が形成された分散板12が水平に
設けられている。シャワーヘッド10の上部には、その
中にガスを導入するガス導入口13が形成されており、
このガス導入口13にはガス供給管15が接続されてい
る。
【0022】ガス供給管15には、H2ガス源16、A
rガス源17、TiCl4ガス源18が接続されてお
り、これらガス源から各ガスがガス供給管15およびシ
ャワーヘッド10を通ってチャンバー1内に供給され、
SiウエハWにTi膜が成膜される。なお、各ガス源に
接続される配管には、いずれもバルブ19およびマスフ
ローコントローラー20が設けられている。
【0023】シャワーヘッド10にはマッチング回路2
2を介して高周波電源23が接続されており、この高周
波電源23からシャワーヘッド10に高周波電力が印加
され得るようになっている。この高周波電力により、チ
ャンバー1内に成膜ガスのプラズマが形成される。な
お、シャワーヘッド10とチャンバー1との間は、絶縁
部材14により電気的に絶縁されており、チャンバー1
は接地されている。
【0024】チャンバー1の底壁には、排気ポート8が
設けられており、この排気ポート8にはチャンバー1内
を排気するための排気系9が接続されている。また、チ
ャンバー1の側壁下部にはウエハWの搬入出口24が設
けられており、この搬入出口24はゲートバルブ25に
より開閉可能となっている。ウエハWの搬入出はサセプ
タ2を下降させた状態で行われる。
【0025】このような成膜装置により、Ti膜を成膜
するためには、ゲートバルブ25を開にしてチャンバー
1内にSiウエハWを装入してサセプタ2上に載置し、
ヒーター4によりSiウエハWを加熱しながら排気系9
の真空ポンプにより真空引きして高真空状態にし、引き
続き、TiCl4ガス、H2ガス、Arガスを導入すると
ともに、高周波電源23から高周波電力を印加すること
によりプラズマを生成させる。
【0026】ここで、Ti膜を形成する対象としては、
図2の(a)に示すように、Si基板41上に絶縁膜と
してSiO2膜42が形成され、そこにコンタクトホー
ル43が形成されたもの、および図2の(b)に示すよ
うに、Si基板41に形成されたポリSi膜44の上に
層間絶縁膜としてSiO2膜45が形成され、そこにビ
アホール46が形成されたものが例示される。
【0027】本実施の形態においては、下地Si上に形
成された自然酸化膜を予め除去することなく上述のよう
にTi膜を成膜する。この場合には、具体的には、図3
の(a)のようにホール43の底のSi基板41上に自
然酸化膜50が残存した状態で、TiCl4ガス、H2
ス、Arガスを導入するとともに、高周波電源23から
高周波電力を印加することによりプラズマを生成させて
Ti膜を形成する。この場合には、自然酸化膜50の存
在によりTiとSiとの相互拡散が抑制され、かつTi
Cl4ガスによるSiのエッチングも抑制される。した
がって図3(b)に示すように、TiとSiとの拡散に
よって生じたTiSi2膜51と下地のSi基板41と
の界面のモホロジーが良好になる。
【0028】それに対して、従来のように自然酸化膜を
除去すると、図4の(a)に示すように、TiCl4
下地のSi基板41を直接エッチングするとともに、S
iおよびTiの間に介在する層がないため、これらの相
互拡散が激しくなり、結果として、図4の(b)に示す
ように、TiSi2膜51と下地のSi基板41との界
面のモホロジーが悪くなる。この場合に、TiCl4
エッチングは等方的であるから、Si基板が深さ方向の
みならず横方向にもエッチングされ、ジャンクションリ
ークが生じやすくなる。
【0029】このように、Si上にTi膜をCVDで形
成する場合に、自然酸化膜を除去する工程を経ることな
く、自然酸化膜を残存させた状態で成膜することによ
り、従来の自然酸化膜を除去する場合のようなモホロジ
ーの悪化が生じず、ジャンクションリーク等が生じにく
くなる。また、洗浄工程が不要になることから工程数の
減少というプロセス上大きなメリットがあり、また洗浄
工程を経ることによる電気特性のばらつきも考慮する必
要がなくなる。なお、CVDの場合はPVDの場合と異
なり、自然酸化膜を除去しなくても最終的に酸素が界面
に残存することはなく、化学反応により除去される。
【0030】次に、本発明における好ましい条件につい
て説明する。良好な界面モホロジーを維持しつつ得る観
点からは、自然酸化膜の厚さは5〜20オングストロー
ム程度の範囲が好ましい。また、成膜ガスであるTiC
4ガス、H2ガス、Arガスの量は、それぞれ、3〜3
0SCCM、0.5〜3SLM、0.5〜3SLMの範
囲とすることが好ましい。さらに、基板温度:400〜
700℃、高周波電源への投入電力:100〜1000
W、チャンバー内圧力:0.5〜3.0Torrの範囲に設
定することが好ましい。
【0031】一例として、チャンバー内圧力:1.5To
rr、高周波電源(13.56MHz)への投入電力:3
00W、H2ガス流量:0.5SLM、Arガス流量:
1.0SLM、TiCl4ガス流量:7SCCM、基板
温度600℃の条件で、自然酸化膜を除去することな
く、SiO2膜に形成されたコンタクトホールにTi膜
の成膜を行った。比較のため、前工程で自然酸化膜を除
去したウエハについても同様のTi膜の成膜を行った。
【0032】その結果、自然酸化膜を除去した場合に
は、上述の図4に示すように、ホール部分のTiSi2
と下地Si基板との界面モホロジーが悪く、またその界
面がSiがTiCl4によりエッチングされることによ
り横方向に拡がっていることが確認された。一方、自然
酸化膜を残存させた本発明例では、上述の図3に示すよ
うに、TiSi2層は薄く均一であり、良好な界面モホ
ロジーが得られることが確認された。
【0033】なお、本発明は、上記実施の形態に限定さ
れることなく種々変形可能である。例えば、上記実施の
形態では、TiCl4ガス、H2ガス、Arガスを用いた
が、他のガスが含まれていてもよい。また、製造条件に
ついても上記条件に限るものではなく、所望のTi膜が
形成されるよう適宜設定すればよい。
【0034】
【発明の効果】以上説明したように、本発明によれば、
Si基板上またはその上のSi膜上に形成された絶縁膜
のホールにCVD−Ti膜を成膜するにあたり、下地の
自然酸化膜を除去せずに成膜するので、コンタクト抵抗
が安定し、下地のSiとの界面のモホロジーを良好にす
ることができる。
【図面の簡単な説明】
【図1】本発明に係るCVD−Ti膜の成膜方法を実施
するための成膜装置の一例を示す断面図。
【図2】本発明が適用されるSiウエハを示す断面図。
【図3】本発明におけるTi成膜を説明するための模式
図。
【図4】従来のTi成膜を説明するための模式図。
【符号の説明】
1……チャンバー 2……サセプタ 4……ヒーター 10……シャワーヘッド 16,17,18……成膜ガス源 23……高周波電源 41……Si基板 42,45……SiO2膜 44……ポリSi膜 43,46……ホール 50……自然酸化膜 51……TiSi2膜 W……Siウエハ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 Si基板上またはその上のSi膜上にT
    iCl4ガスを含む成膜ガスを用いてCVDによりTi
    膜を成膜するにあたり、下地のSi上に存在する自然酸
    化膜が残存した状態で前記TiCl4ガスを含む成膜ガ
    スを供給してTi膜を成膜することを特徴とするCVD
    −Ti膜の成膜方法。
  2. 【請求項2】 コンタクトホールまたはビアホールの底
    に存在するSi上にTiCl4ガスを含む成膜ガスを用
    いてCVDによりTi膜を成膜するにあたり、下地のS
    i上に存在する自然酸化膜が残存した状態で前記TiC
    4ガスを含む成膜ガスを供給してTi膜を成膜するこ
    とを特徴とするCVD−Ti膜の成膜方法。
  3. 【請求項3】 成膜ガスのプラズマを励起させた状態で
    Ti膜の成膜を行うことを特徴とする請求項1または請
    求項2に記載のCVD−Ti膜の成膜方法。
JP1348398A 1998-01-09 1998-01-09 CVD−Ti膜の成膜方法 Pending JPH11204457A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1348398A JPH11204457A (ja) 1998-01-09 1998-01-09 CVD−Ti膜の成膜方法
PCT/JP1999/000033 WO1999035675A1 (fr) 1998-01-09 1999-01-08 Procede pour former un film de titane par d.c.p.v.
TW88100264A TW469300B (en) 1998-01-09 1999-01-08 Method of forming a titanium film by a CVD process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1348398A JPH11204457A (ja) 1998-01-09 1998-01-09 CVD−Ti膜の成膜方法

Publications (1)

Publication Number Publication Date
JPH11204457A true JPH11204457A (ja) 1999-07-30

Family

ID=11834374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1348398A Pending JPH11204457A (ja) 1998-01-09 1998-01-09 CVD−Ti膜の成膜方法

Country Status (3)

Country Link
JP (1) JPH11204457A (ja)
TW (1) TW469300B (ja)
WO (1) WO1999035675A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5193494B2 (ja) * 2007-04-27 2013-05-08 東京エレクトロン株式会社 Ti膜の成膜方法および記憶媒体
US10714334B2 (en) 2017-11-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
CN115072770B (zh) * 2022-06-13 2023-12-12 重庆大学 一硫化钛纳米材料及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085745B2 (ja) * 1991-09-04 2000-09-11 沖電気工業株式会社 半導体装置の製造方法
JP3109687B2 (ja) * 1992-03-09 2000-11-20 三菱電機株式会社 半導体装置の導電層接続構造の製造方法
JPH0653165A (ja) * 1992-07-28 1994-02-25 Sony Corp メタルプラグの形成方法
JPH06349774A (ja) * 1993-06-08 1994-12-22 Sony Corp 埋込みプラグの形成方法

Also Published As

Publication number Publication date
WO1999035675A1 (fr) 1999-07-15
TW469300B (en) 2001-12-21

Similar Documents

Publication Publication Date Title
US6841203B2 (en) Method of forming titanium film by CVD
JP3221025B2 (ja) プラズマプロセス装置
US20090071404A1 (en) Method of forming titanium film by CVD
US20070000870A1 (en) Plasma processing method
US20100047472A1 (en) Film forming method
JP3374322B2 (ja) チタン膜及びチタンナイトライド膜の連続成膜方法
JPH11195621A (ja) バリアメタル、その形成方法、ゲート電極及びその形成方法
JP3636866B2 (ja) CVD−Ti膜の成膜方法
JP3381767B2 (ja) 成膜方法および半導体装置の製造方法
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP3635875B2 (ja) 成膜方法及び膜積層構造
JPWO2007125836A1 (ja) Ti膜の成膜方法
JPH11204457A (ja) CVD−Ti膜の成膜方法
JP3951976B2 (ja) プラズマ処理方法
KR101302819B1 (ko) Ti막의 성막 방법
JPH0766143A (ja) 半導体装置におけるバリアメタル層の形成方法
JP3449736B2 (ja) メタルプラグの形成方法
JP4198669B2 (ja) CVD−Ti膜の成膜方法
JP3211290B2 (ja) 半導体装置の形成方法
JP3767429B2 (ja) チタン膜及びチタンナイトライド膜の連続成膜方法及びクラスタツール装置
JPH07142479A (ja) 半導体装置の製造方法
JPH05343354A (ja) 半導体装置の密着層及びメタルプラグ形成方法
JPH06151410A (ja) 窒化チタン膜の形成方法
JP4650440B2 (ja) 成膜方法
JPWO2007123212A1 (ja) Ti膜の成膜方法