JP5193494B2 - Ｔｉ膜の成膜方法および記憶媒体 - Google Patents

Ｔｉ膜の成膜方法および記憶媒体 Download PDF

Info

Publication number
JP5193494B2
JP5193494B2 JP2007118301A JP2007118301A JP5193494B2 JP 5193494 B2 JP5193494 B2 JP 5193494B2 JP 2007118301 A JP2007118301 A JP 2007118301A JP 2007118301 A JP2007118301 A JP 2007118301A JP 5193494 B2 JP5193494 B2 JP 5193494B2
Authority
JP
Japan
Prior art keywords
gas
chamber
substrate
film
ticl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007118301A
Other languages
English (en)
Other versions
JP2008274343A (ja
Inventor
健索 成嶋
哲 若林
哲 善光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007118301A priority Critical patent/JP5193494B2/ja
Priority to KR1020097022392A priority patent/KR101302819B1/ko
Priority to CN200880013920A priority patent/CN101668878A/zh
Priority to PCT/JP2008/057315 priority patent/WO2008136260A1/ja
Priority to TW097115409A priority patent/TWI425113B/zh
Publication of JP2008274343A publication Critical patent/JP2008274343A/ja
Application granted granted Critical
Publication of JP5193494B2 publication Critical patent/JP5193494B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、チャンバ内においてＴｉＣｌ４ガスおよび還元ガスを含む処理ガスを供給して、チャンバ内の載置台上に載置された、Ｓｉ含有部分を有する被処理基板のＳｉ含有部分にＴｉ膜を成膜するＴｉ膜の成膜方法および記憶媒体に関する。
半導体デバイスの製造においては、最近の高密度化および高集積化の要請に対応して、回路構成を多層配線構造にする傾向にあり、このため、下層の半導体デバイスと上層の配線層との接続部であるコンタクトホールや、上下の配線層同士の接続部であるビアホールなどの層間の電気的接続のための埋め込み技術が重要になっている。
このようなコンタクトホールやビアホールの埋め込みには、一般的にＡｌ（アルミニウム）やＷ（タングステン）、あるいはこれらを主体とする合金が用いられるが、このような金属や合金と下層のＳｉ基板やｐｏｌｙ−Ｓｉ層とのコンタクトを形成するために、これらの埋め込みに先立って、Ｔｉ膜を形成することにより下地のＳｉと反応させてコンタクトホールの底のＳｉ拡散層上にＴｉＳｉ２を選択成長させ、良好なオーミック抵抗を得ている（例えば特許文献１）。
ＣＶＤ−Ｔｉ膜を成膜する場合には、原料ガスとしてＴｉＣｌ４
ガスが一般的に用いられ、還元ガスとしてＨ２ガス等が用いられるが、このＴｉＣｌ４ ガスの結合エネルギーはかなり高く、熱エネルギー単独では１２００℃程度の高温でなければ分解しないので、プラズマエネルギーを併用するプラズマＣＶＤによって、通常、プロセス温度６５０℃程度で成膜を行っている。また、反応を促進する観点から、比較的高い圧力および高周波電力パワーを採用してプラズマを形成している。
特開平５−６７５８５号公報
ところで、近時、ゲート電極のポリシリコン上のメタルとのコンタクト層としてＴｉ膜が用いられつつあり、従来の６５０℃付近の成膜温度では温度が高すぎることから、５５０℃付近の低温でのＴｉ膜の成膜が検討されている。
しかしながら、５５０℃付近で成膜を行う場合には、被処理基板である半導体ウエハの温度を均一にしても、ウエハ面内でのシリサイド化にバラツキが発生してしまい、面内の膜質均一性が悪化してしまう。また、プラズマにより、ウエハに対するチャージングダメージやチャンバに対する異常放電等のプラズマダメージが発生してしまう。
一方、現行のＴｉ膜成膜においては、プラズマ化の容易性の観点から先にＡｒガスおよび還元ガスであるＨ２ガスをチャンバ内に導入してプラズマ化してからＴｉＣｌ４ガスを導入しているが、後からＴｉＣｌ４ガスを導入することにより、一時的に放電状態が変化し、チャンバ内で異常放電が生じたり、ウエハへのプラズマダメージが生じたりしてしまう。
本発明はかかる事情に鑑みてなされたものであって、被処理基板の面内でのシリサイド化を均一に進行させることができるＴｉ膜の成膜方法を提供することを目的とする。
また、被処理基板やチャンバに対するプラズマダメージが生じ難いＴｉ膜の成膜方法を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点では、被処理基板を収容するチャンバと、チャンバ内で被処理基板を載置する載置台と、載置台上の基板を加熱する加熱手段と、チャンバ内にＴｉＣｌ４ガスおよび還元ガスを含む処理ガスを供給する処理ガス供給手段と、前記載置台上の被処理基板の上方の空間に高周波電界を形成する高周波電界形成手段と、前記チャンバ内を排気する排気手段とを有する成膜装置により、Ｓｉ部分を有する被処理基板のＳｉ含有部分にＴｉ膜を形成するＴｉ膜の成膜方法であって、前記載置台にＳｉ部分を有する被処理基板を配置し、被処理基板を加熱し、チャンバ内を所定の圧力にし、チャンバ内にＴｉＣｌ４ガスおよび還元ガスを含む処理ガスを導入しつつ、前記高周波電界形成手段により高周波電界を形成することにより前記処理ガスをプラズマ化し、被処理基板の表面でＴｉＣｌ４ガスおよび還元ガスによる反応を生じさせて被処理基板のＳｉ部分にＴｉ膜を成膜し、その際に、基板温度が５５０℃±２０℃であり、５５０℃近傍でプリカーサとしてＴｉＣｌ３が主体となる成膜反応が生じるように、チャンバ内圧力が２６６〜１３３３Ｐａの範囲、前記高周波電界形成手段の高周波電力パワーが２００〜１０００Ｗの範囲内において、チャンバ内圧力をｘ（Ｐａ）、高周波電力パワーをｙ（Ｗ）としたときに、（ｙ−３３３）＜１６０４００／（ｘ−２６６）を満たすことを特徴とするＴｉ膜の成膜方法を提供する。
本発明の第２の観点では、被処理基板を収容するチャンバと、チャンバ内で被処理基板を載置する載置台と、載置台上の基板を加熱する加熱手段と、チャンバ内にＴｉＣｌ ４ ガスおよび還元ガスを含む処理ガスを供給する処理ガス供給手段と、前記載置台上の被処理基板の上方の空間に高周波電界を形成する高周波電界形成手段と、前記チャンバ内を排気する排気手段とを有する成膜装置により、Ｓｉ部分を有する被処理基板のＳｉ含有部分にＴｉ膜を形成するＴｉ膜の成膜方法であって、前記載置台にＳｉ部分を有する被処理基板を配置し、被処理基板を加熱し、チャンバ内を所定の圧力にし、チャンバ内にＴｉＣｌ ４ ガスおよび還元ガスを含む処理ガスを導入しつつ、前記高周波電界形成手段により高周波電界を形成することにより前記処理ガスをプラズマ化し、被処理基板の表面でＴｉＣｌ ４ ガスおよび還元ガスによる反応を生じさせて被処理基板のＳｉ部分にＴｉ膜を成膜し、その際に、基板温度が５５０℃±２０℃であり、５５０℃近傍でプリカーサとしてＴｉＣｌ ３ が主体となる成膜反応が生じるように、チャンバ内圧力を３００〜８００Ｐａの範囲とし、前記高周波電界形成手段の高周波電力パワーを３００〜６００Ｗとすることを特徴とするＴｉ膜の成膜方法を提供する。
上記第１、第２の観点において、ＴｉＣｌ４ガスおよび還元ガスおよび不活性ガスを前記チャンバ内に導入した後に、高周波電界を形成してプラズマを生成することが好ましい。
上記第１、第２の観点において、被処理基板は、Ｓｉ部分の他にＳｉＯ２部分を有し、Ｓｉ部分とＳｉＯ２部分の両方にＴｉ膜を成膜することができる。
上記第１、第２の観点において、被処理基板のＳｉ部分にＴｉ膜が形成されることにより、その界面がシリサイド化することが好ましい。
本発明の第３の観点では、コンピュータ上で動作し、成膜装置を制御するプログラムが記憶された記憶媒体であって、前記制御プログラムは、実行時に、上記第１または第２の観点の方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。
現行のＴｉ膜成膜においては、反応を促進する観点からチャンバ内圧力を６６７Ｐａ程度、高周波電力パワーを８００Ｗ程度と比較的高く設定して成膜処理を行っているが、このような条件で成膜した場合、被処理基板の温度が５５０℃付近においてシリサイド化がばらつく原因を調査した結果、この温度付近でＳｉ上で反応により生成する相がＴｉからＴｉＳｉへ転移し、シリサイド化がばらつきやすいことが判明した。そして、ＴｉＳｉは高温で生成されるＴｉＳｉ２や低温でのＴｉよりも抵抗が高く、成膜挙動も異なるため、ＴｉからＴｉＳｉへの転移点付近では膜厚や膜質がばらつくのである。
そこで、５５０℃付近であってもこのようなばらつきが生じ難い条件を検討した結果、チャンバ内圧力および印加する高周波電力のパワーを制御することにより、ＴｉＳｉを生成し難くして、ＴｉとＴｉＳｉの転移点を実質的に消滅させることができるため、上述のような５５０℃付近でのばらつきを回避することができる。典型的には、チャンバ内圧力および印加する高周波電力のパワーを低下させることにより、ＴｉとＴｉＳｉの転移点を実質的に消滅させることができ、５５０℃付近での膜厚や膜質のばらつきを回避することができるとともに、パワー低下にともなってプラズマダメージを低減することができる。
また、先にＴｉＣｌ４ガスをチャンバ内へ導入してから高周波電界を形成することにより、異常放電の発生を抑制することができ、プラズマダメージを低減することができる。このため、圧力および高周波電力パワーを低下させることに加え、さらにプラズマの生成に先立ってＴｉＣｌ４ガスを導入するようにすることにより、低温から高温まで、プラズマダメージが生じず、かつ安定性および均一性の高いＴｉ膜成膜を実施することができる。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
図１は本発明の一実施形態に係るＴｉ膜の成膜方法の実施に用いるＴｉ膜成膜装置の一例を示す概略断面図である。このＴｉ膜成膜装置１００は平行平板電極に高周波電界を形成することによりプラズマを形成しつつＣＶＤ成膜を行うプラズマＣＶＤ成膜装置として構成される。
このＴｉ膜成膜装置１００は、略円筒状のチャンバ１を有している。チャンバ１の内部には、被処理基板であるウエハＷを水平に支持するためのＡｌＮで構成されたサセプタ２がその中央下部に設けられた円筒状の支持部材３により支持された状態で配置されている。サセプタ２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２にはセラミックスで構成されたヒーター５が埋め込まれており、このヒーター５はヒーター電源６から給電されることにより被処理基板であるウエハＷを所定の温度に加熱する。サセプタ２の表面近傍には平行平板電極の下部電極として機能する電極８が埋設されており、この電極８は接地されている。
チャンバ１の天壁１ａには、絶縁部材９を介して平行平板電極の上部電極としても機能するシャワーヘッド１０が設けられている。このシャワーヘッド１０は、上段ブロック体１０ａ、中段ブロック体１０ｂ、下段ブロック体１０ｃで構成されており、略円盤状をなしている。上段ブロック体１０ａは、中段ブロック体１０ｂおよび下段ブロック体１０ｃとともにシャワーヘッド本体部を構成する水平部１０ｄとこの水平部１０ｄの外周上方に連続する環状支持部１０ｅとを有し、凹状に形成されている。そして、この環状支持部１０ｅによりシャワーヘッド１０全体が支持されている。そして、下段ブロック体１０ｃにはガスを吐出する吐出孔１７と１８とが交互に形成されている。上段ブロック体１０ａの上面には、第１のガス導入口１１と、第２のガス導入口１２とが形成されている。上段ブロック体１０ａの中では、第１のガス導入口１１から多数のガス通路１３が分岐している。中段ブロック体１０ｂにはガス通路１５が形成されており、上記ガス通路１３が水平に延びる連通路１３ａを介してこれらガス通路１５に連通している。さらにこのガス通路１５が下段ブロック体１０ｃの吐出孔１７に連通している。また、上段ブロック体１０ａの中では、第２のガス導入口１２から多数のガス通路１４が分岐している。中段ブロック体１０ｂにはガス通路１６が形成されており、上記ガス通路１４がこれらガス通路１６に連通している。さらにこのガス通路１６が中段ブロック体１０ｂ内に水平に延びる連通路１６ａに接続されており、この連通路１６ａが下段ブロック体１０ｃの多数の吐出孔１８に連通している。そして、上記第１および第２のガス導入口１１，１２は、ガス供給機構２０のガスラインに接続されている。
ガス供給機構２０は、クリーニングガスであるＣｌＦ３ガスを供給するＣｌＦ３ガス供給源２１、Ｔｉ化合物ガスであるＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源２２、Ａｒガスを供給するＡｒガス供給源２３、還元ガスであるＨ２ガスを供給するＨ２ガス供給源２４、窒化ガスであるＮＨ３ガスを供給するＮＨ３ガス供給源２５、Ｎ２ガスを供給するＮ２ガス供給源２６を有している。そして、ＣｌＦ３ガス供給源２１にはＣｌＦ３ガス供給ライン２７および３０ｂが、ＴｉＣｌ４ガス供給源２２にはＴｉＣｌ４ガス供給ライン２８が、Ａｒガス供給源２３にはＡｒガス供給ライン２９が、Ｈ２ガス供給源２４にはＨ２ガス供給ライン３０が、ＮＨ３ガス供給源２５にはＮＨ３ガス供給ライン３０ａ、Ｎ２ガス供給源２６にはＮ２ガス供給ライン３０ｃが、それぞれ接続されている。そして、各ガスラインにはマスフローコントローラ３２およびマスフローコントローラ３２を挟んで２つのバルブ３１が設けられている。
前記第１のガス導入口１１にはＴｉＣｌ４ガス供給源２２から延びるＴｉＣｌ４ガス供給ライン２８が接続されており、このＴｉＣｌ４ガス供給ライン２８にはＣｌＦ３ガス供給源２１から延びるＣｌＦ３ガス供給ライン２７およびＡｒガス供給源２３から延びるＡｒガス供給ライン２９が接続されている。また、前記第２のガス導入口１２にはＨ２ガス供給源２４から延びるＨ２ガス供給ライン３０が接続されており、このＨ２ガス供給ライン３０には、ＮＨ３ガス供給源２５から延びるＮＨ３ガス供給ライン３０ａ、Ｎ２ガス供給源２６から延びるＮ２ガス供給ライン３０ｃおよびＣｌＦ３ガス供給源２１から延びるＣｌＦ３ガス供給ライン３０ｂが接続されている。したがって、プロセス時には、ＴｉＣｌ４ガス供給源２２からのＴｉＣｌ４ガスがＡｒガス供給源２３からのＡｒガスとともにＴｉＣｌ４ガス供給ライン２８を介してシャワーヘッド１０の第１のガス導入口１１からシャワーヘッド１０内に至り、ガス通路１３，１５を経て吐出孔１７からチャンバ１内へ吐出される一方、Ｈ２ガス供給源２４からのＨ２ガスがＨ２ガス供給ガスライン３０を介してシャワーヘッド１０の第２のガス導入口１２からシャワーヘッド１０内に至り、ガス通路１４，１６を経て吐出孔１８からチャンバ１内へ吐出される。すなわち、シャワーヘッド１０は、ＴｉＣｌ４ガスとＨ２ガスとが全く独立してチャンバ１内に供給されるポストミックスタイプとなっており、これらは吐出後に混合され反応が生じる。なお、これに限らずＴｉＣｌ４とＨ２とが混合された状態でこれらをチャンバ１内に供給するプリミックスタイプであってもよい。
シャワーヘッド１０には、整合器３３を介して高周波電源３４が接続されており、この高周波電源３４からシャワーヘッド１０に高周波電力が供給されるようになっている。高周波電源３４から高周波電力を供給することにより、シャワーヘッド１０を介してチャンバ１内に供給されたガスをプラズマ化して成膜処理を行う。
また、シャワーヘッド１０の上段ブロック体１０ａの水平部１０ｄには、シャワーヘッド１０を加熱するためのヒーター４５が設けられている。このヒーター４５にはヒーター電源４６が接続されており、ヒーター電源４６からヒーター４５に給電することによりシャワーヘッド１０が所望の温度に加熱される。上段ブロック体１０ａの凹部にはヒーター４５による加熱効率を上げるために断熱部材４７が設けられている。
チャンバ１の底壁１ｂの中央部には円形の穴３５が形成されており、底壁１ｂにはこの穴３５を覆うように下方に向けて突出する排気室３６が設けられている。排気室３６の側面には排気管３７が接続されており、この排気管３７には排気装置３８が接続されている。そしてこの排気装置３８を作動させることによりチャンバ１内を所定の真空度まで減圧することが可能となっている。
サセプタ２には、ウエハＷを支持して昇降させるための３本（２本のみ図示）のウエハ支持ピン３９がサセプタ２の表面に対して突没可能に設けられ、これらウエハ支持ピン３９は支持板４０に固定されている。そして、ウエハ支持ピン３９は、エアシリンダ等の駆動機構４１により支持板４０を介して昇降される。
チャンバ１の側壁には、チャンバ１と隣接して設けられた図示しないウエハ搬送室との間でウエハＷの搬入出を行うための搬入出口４２と、この搬入出口４２を開閉するゲートバルブ４３とが設けられている。
Ｔｉ膜成膜装置１００の構成部であるヒーター電源６および４６、バルブ３１、マスフローコントローラ３２、整合器３３、高周波電源３４等は、コンピュータからなる制御部５０に接続されて制御される構成となっている。また、制御部５０には、工程管理者がＴｉ膜成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、Ｔｉ膜成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。さらに、制御部５０には、Ｔｉ膜成膜装置１００で実行される各種処理を制御部５０の制御にて実現するための制御プログラムや、処理条件に応じてＴｉ膜成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部５２が接続されている。レシピは記憶部５２中の記憶媒体に記憶されている。記憶媒体はハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出して制御部５０に実行させることで、制御部５０の制御下で、Ｔｉ膜成膜装置１００での所望の処理が行われる。
次に、以上のようなＴｉ膜成膜装置１００における本実施形態に係るＴｉ膜成膜処理方法について説明する。
本実施形態において対象とするウエハＷは、Ｓｉ部分が露出しているものであり、Ｓｉ部分としてはＳｉ基板であってもよいし、その上に形成されたポリシリコン膜であってもよく、その上にＴｉ膜が形成される。通常は層間絶縁膜としてＳｉＯ２膜（またはＬｏｗ−ｋ膜）等のＳｉＯ２部分を含んでおり、Ｓｉ部分とＳｉＯ２部分の両方にＴｉ膜が形成される。
なお、以下の説明において、ガスの流量の単位はｍＬ／ｍｉｎを用いているが、ガスは温度および気圧により体積が大きく変化するため、本発明では標準状態に換算した値を用いている。なお、標準状態に換算した流量は通常ｓｃｃｍ（Ｓｔａｎｄｅｒｄ Ｃｕｂｉｃ Ｃｅｎｔｉｍｅｔｅｒ ｐｅｒ Ｍｉｎｕｔｅｓ）で標記されるためｓｃｃｍを併記している。ここにおける標準状態は、温度０℃（２７３．１５Ｋ）、気圧１ａｔｍ（１０１３２５Ｐａ）の状態である。
まず、チャンバ１内にウエハが搬入されていない状態で、プリコートを行う。プリコートにおいては、排気装置３８によりチャンバ１内を引き切り状態とし、チャンバ１内にＡｒガスとＮ２ガスを導入しつつ、ヒーター５によりサセプタ２を昇温し、サセプタ２の温度が所定温度に安定した時点で、ＴｉＣｌ４ガスを所定流量で導入しつつ、高周波電源３４から高周波電力を印加して、チャンバ１内に導入されたＡｒガス、Ｈ２ガス、ＴｉＣｌ４ガスをプラズマ化することにより、チャンバ１内壁、排気室３６内壁、シャワーヘッド１０、およびサセプタ２にＴｉ膜を形成し、引きつづきＴｉＣｌ４ガスのみを停止し、窒化ガスとしてのＮＨ３ガスを流すとともにシャワーヘッド１０に高周波電力を印加してこれらガスをプラズマ化してＴｉ膜を窒化する。これらを複数回繰り返すことによりプリコート膜を形成する。
このようにプリコートが終了した後、ウエハＷに対するＴｉ膜の堆積を行う。このＴｉ膜の堆積ではヒーター５によりサセプタ２を所定温度まで上昇させた後に、チャンバ１内をゲートバルブ４３を介して接続されている外部雰囲気と同様に調整し、その後に、ゲートバルブ４３を開にして、真空状態の図示しないウエハ搬送室から搬入出口４２を介してウエハＷをチャンバ１内へ搬入する。次いで、プリコート工程においてシャワーヘッド１０等にＴｉ膜を形成した手順と同様に、チャンバ１内に導入されたＡｒガス、Ｈ２ガス、ＴｉＣｌ４ガスをプラズマ化してこれらを反応させ、ウエハＷ上に所定の厚さのＴｉ膜を堆積する。
Ｔｉ膜の堆積の後、Ｔｉ膜の窒化処理が施される。この窒化処理では、上記Ｔｉ膜の成膜が終了後、ＴｉＣｌ４ガスを停止し、Ｈ２ガスおよびＡｒガスを流したままの状態とし、チャンバ１内（チャンバ壁やシャワーヘッド表面等）を適宜の温度に加熱しつつ、窒化ガスとしてＮＨ３ガスを流すとともに、高周波電源３４からシャワーヘッド１０に高周波電力を印加して処理ガスをプラズマ化し、プラズマ化した処理ガスによりウエハＷに成膜したＴｉ薄膜の表面を窒化し、Ｔｉ膜成膜処理が完了する。
ここで、上記Ｔｉ膜の堆積において、従来は、６５０℃付近と比較的高い成膜温度を使用していたが、ゲート電極のポリシリコン上のメタルとのコンタクト層として使用する場合等、より低温が求められる用途においては、５５０℃付近での成膜が求められる。
一方、従来はよりシリサイド化を促進する観点から、チャンバ１内の圧力を６６７Ｐａ程度、高周波電力パワーを８００Ｗ程度と、比較的高圧力・高パワーの条件が採用されていた。この条件でウエハＷのＳｉ含有部分、例えばポリシリコン膜上にＴｉ膜を成膜する場合には、５５０℃付近でシリサイド化がばらつき、膜質および膜厚にもばらつきが生じることが判明した。
その点について詳細に説明する。
図２は、横軸にウエハ温度をとり、縦軸に抵抗値Ｒｓの平均値（Ω／□）およびそのばらつき（１σ，％）をとって、Ｓｉ上とＳｉＯ２上にＴｉ膜を堆積した際における各膜上での抵抗値およびそのばらつきの温度変化を示す図である。また、各温度でシリコン上で生成する相を示す。
また、図３は、横軸にウエハ温度をとり、縦軸に膜厚（ｎｍ）およびそのばらつき（１σ，％）をとって、Ｓｉ上とＳｉＯ２上にＴｉ膜を堆積した際における各膜上での膜厚およびそのばらつきの温度変化を示す図である。
なお、図２、３の際の成膜条件は、チャンバ内の圧力を６６７Ｐａとし、Ｔｉ膜堆積は、ガス流量をＴｉＣｌ４／Ａｒ／Ｈ２：１２／１６００／４０００（ｍＬ／ｍｉｎ（ｓｃｃｍ））、高周波電力パワーを８００Ｗ、時間を３０ｓｅｃとし、窒化処理は、ガス流量をＮＨ３／Ａｒ／Ｈ２：１５００／１６００／２０００（ｍＬ／ｍｉｎ（ｓｃｃｍ））、高周波電力パワー：８００Ｗ、時間：３０ｓｅｃとした。
図２に示すように、シリコン酸化膜上の膜は、ウエハ温度が上昇するに従って膜の抵抗値が単調に減少する傾向にあるが、ポリシリコン上の膜は５５０℃付近で急激な抵抗値の上昇が見られる。また、５９０℃付近で抵抗値の変曲点が見られる。これは、シリコン上にＴｉ膜を成膜した際に温度によって生成される相が異なり、低温ではＴｉが、中温ではチタンモノシリサイド（ＴｉＳｉ）が、高温ではチタンジシリサイド（ＴｉＳｉ２）が生成し、５５０℃付近にＴｉ／ＴｉＳｉ転移点があり、５９０℃付近にＴｉＳｉ／ＴｉＳｉ２転移点があるからである。これら転移点に対応して抵抗値のばらつきも大きくなっていることがわかる。特に、Ｔｉ成膜温度のターゲットとなる５５０℃では、図示するように、大きな抵抗値のばらつきが見られる。
また、図３に示すように、シリコン酸化膜上での成膜速度は温度上昇にともなって単調に増加しているのに対し、ポリシリコン膜上での成膜速度はＴｉＳｉに転移する５５０℃付近で低下し、ＴｉＳｉ生成温度である５５０〜５９０℃付近で、シリコン酸化膜上での膜厚よりも成膜速度が低くなってしまう。すなわち、この温度範囲で、シリコン酸化膜上での成膜速度に対するポリシリコン上での成膜速度で表される選択比が１よりも小さくなってしまう。Ｔｉ生成領域では選択比がほぼ１であるから、転移点である５５０℃付近で選択比がばらつく。
すなわち、従来の条件ではウエハ温度が５５０℃でＳｉおよびＳｉＯ２上でＴｉ成膜を行うと、シリサイド化がばらつき、膜質および膜厚もばらついてしまう。
このようにばらつきが生じるのは、５５０℃におけるシリサイド化のメカニズムが以下のようになっているためと推定される。
まず、成膜原料であるＴｉＣｌ４がプラズマ中で（１）式の反応に従って活性化する。次に、活性化されたＴｉＣｌ４ ＊が（２）式の反応に従って還元され、ＴｉＣｌ３が形成され、反応に寄与するプリカーサとなる。また、（３）式に従ってＴｉＣｌ３ ＊同士が反応してＴｉＣｌ２が形成され、これも反応に寄与するプリカーサとなる。
ＴｉＣｌ４＋Ａｒ → ＴｉＣｌ４ ＊＋Ａｒ （１）
ＴｉＣｌ４ ＊＋Ｈ＋ → ＴｉＣｌ３＋ＨＣｌ （２）
ＴｉＣｌ３ ＊＋ＴｉＣｌ３ ＊ → ＴｉＣｌ２＋ＴｉＣｌ４ （３）
すなわち、反応に寄与するプリカーサがＴｉＣｌ３とＴｉＣｌ２の２種類存在することとなる。これらＴｉＣｌ３とＴｉＣｌ２はシリサイド化のメカニズムが異なっている。
プリカーサがＴｉＣｌ３の場合の推定メカニズムを図４に示す。まず、成膜初期には、図４の（ａ）に示すように、Ｓｉ基板上にＴｉＣｌ３が吸着し、Ｈ２により還元されてＳｉ基板上にＴｉ膜が成膜され、熱によりシリサイド化される。また、成膜後期には、図４の（ｂ）に示すように、シリサイド上にＴｉＣｌ３が吸着し、Ｈ２により還元されてシリサイド上にＴｉ膜が成膜され、熱によりシリサイド化される。すなわち、成膜初期も成膜後期もメカニズムは基本的に変化せず、図４の（ｃ）に示すように、膜厚は時間に対して直線的に変化する。すなわち、成膜速度は一定である。なお、このようなメカニズムは、上記Ｔｉ生成領域に相当する。
次に、プリカーサがＴｉＣｌ２の場合の推定メカニズムを図５に示す。まず成膜初期には、図５の（ａ）に示すように、Ｓｉ基板上にＴｉＣｌ２が吸着し、Ｓｉ基板上で直接Ｓｉと反応してシリサイドとなり（Ｓｉ還元）、Ｓｉがエッチングされる（ＳｉＣｌ２となって揮発）。そして、シリサイド中のＴｉはＳｉ基板中へ拡散する。また、成膜後期には、図５の（ｂ）に示すように、シリサイド上にＴｉＣｌ２が吸着し、シリサイド中のＴｉがシリサイド化したＳｉ基板中に拡散するとともに、ＴｉＣｌ２が基板中のＳｉと直接反応してシリサイドとなり（Ｓｉ還元）、Ｓｉがエッチングされる（ＳｉＣｌ２となって揮発）。ＴｉＣｌ２がＨ２還元されないのは、Ｔｉ−Ｓｉ−Ｃｌ結合のほうがＨＣｌ結合よりも大きいからである。このようにシリサイド化にＴｉの拡散が寄与する場合には、成膜後期にはＴｉの拡散速度が低下するため、図５の（ｃ）に示すように、成膜後期には成膜速度が低下する傾向がある。なお、このようなメカニズムは、上記ＴｉＳｉ生成領域に相当する。
５５０℃での成膜の場合には、このように２種類のプリカーサの反応により成膜されるが、ＴｉＣｌ４はプラズマ中を通り分解が進みながら排気されるため、ＴｉＣｌ４はウエハのエッジ部では分解が進み、より多くＴｉＣｌ２が生成される。そのため、ウエハエッジ部ではＴｉＣｌ２をプリカーサとする上記図５のメカニズムの成膜過程が支配的となる。一方、ウエハ中心部では、ＴｉＣｌ４の分解が十分には進行せず、プリカーサがＴｉＣｌ３止まりとなり、上記図４のメカニズムの成膜過程が支配的となる。
このように、温度以外の条件を従来のままとして５５０℃で成膜を行う場合には、ウエハ面内でシリサイド化がばらつき、膜質や膜厚がばらつくのである。このようなばらつきを解消するためには、高周波電力パワーを低下させること、およびチャンバ１内の圧力を低下させることの少なくとも一方を行うことが有効である。
すなわち、高周波電力のパワーを低下させることにより、ＴｉＣｌ４の分解を弱め、ウエハエッジでのプリカーサをＴｉＣｌ３止まりにすることにより、ウエハ中心部とエッジ部でいずれも図４のメカニズムによる成膜が行われ、シリサイド化のばらつきが抑制されて膜質および膜厚のばらつきを抑制することができる。また、圧力を低下させることでチャンバ内の排気流速が速くなり、分解が進む前にＴｉＣｌ４がプラズマを脱出するために分解が抑制され、エッジ部のプリカーサがＴｉＣｌ３を主体としたものとなり、やはりウエハ中心部とエッジ部でいずれも図４のメカニズムによる成膜が行われ、シリサイド化のばらつきが抑制されて膜質および膜厚のばらつきを抑制することができる。
このばらつき改善のメカニズムのイメージを図示すると図６に示すようになる。図６は、横軸にチャンバ内圧力をとり、縦軸に高周波電力パワーをとった座標において、５５０℃におけるＴｉＣｌ３をプリカーサとする反応を主体とする領域とＴｉＣｌ２をプリカーサとする反応を主体とする領域の境界を示すものである。ウエハのエッジ部では上述したようにＴｉＣｌ２が生じやすいため、境界線がシフトする。従来の条件はセンター部の境界線とエッジ部の境界線の間にプロットされる。この図から明らかなように、高周波電力パワーおよび／または圧力を低下させることによりセンター部およびエッジ部もいずれもＴｉＣｌ３をプリカーサとする反応を主体とするようにすることができる。
３００ｍｍウエハのような大型のウエハであっても、ウエハエッジまで安定してＴｉＣｌ３をプリカーサとする反応を主体とする成膜処理を実現するためには、チャンバ内圧力をｘ（Ｐａ）とし、高周波電力パワーをｙ（Ｗ）とした場合に、以下の（４）式を満たすことが好ましい。
（ｙ−３３３）＜１６０４００／（ｘ−２６６）……（４）
ただし、他の条件を、ＴｉＣｌ４流量：３〜２０ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ａｒ流量：１００〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｈ２流量：１０００〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、ウエハ温度：５００〜６００℃の範囲内とする。
次に、このような点に基づいて高周波電力パワーおよびチャンバ内圧力を低下させた条件でＴｉ膜を成膜した結果について説明する。
図７は、従来よりも高周波電力パワーおよびチャンバ内圧力を低下させた場合のＳｉ上とＳｉＯ２上にＴｉ膜を堆積した際における各膜上での抵抗値およびそのばらつきの温度変化を示す図である。また、各温度でシリコン上で生成する相を示す。
また、図８は、従来よりも高周波電力パワーおよびチャンバ内圧力を低下させた場合のＳｉ上とＳｉＯ２上にＴｉ膜を堆積した際における各膜上での膜厚およびそのばらつきの温度変化を示す図である。
なお、図７、８の際の成膜条件は、チャンバ内の圧力を５００Ｐａとし、Ｔｉ膜堆積は、ガス流量をＴｉＣｌ４／Ａｒ／Ｈ２：１２／１６００／４０００（ｍＬ／ｍｉｎ（ｓｃｃｍ））、高周波電力パワーを５００Ｗ、時間を２９ｓｅｃとし、窒化処理は、ガス流量をＮＨ３／Ａｒ／Ｈ２：１５００／１６００／２０００（ｍＬ／ｍｉｎ（ｓｃｃｍ））、高周波電力パワー：８００Ｗ、時間：２９ｓｅｃとした。
図７に示すように、ＴｉＳｉが生成される領域が消失しており、５５０℃付近での急激な抵抗値の上昇は見られない。また、図８に示すように、５５０〜５９０℃付近での選択比の逆転は見られず、安定した膜厚を示している。以上の結果から、高周波電力パワーを低下すること、およびチャンバ内の圧力を低下することが有効であることが確認された。
次に、ウエハ温度を５５０℃とし、チャンバ内圧力および高周波電力パワーを変化させて成膜した場合の特性変化について調査した結果について説明する。なお、ここでは他の条件として、Ｔｉ膜堆積は、ガス流量をＴｉＣｌ４／Ａｒ／Ｈ２：１２／１６００／４０００（ｍＬ／ｍｉｎ（ｓｃｃｍ））、時間を３０ｓｅｃとし、窒化処理は、ガス流量をＮＨ３／Ａｒ／Ｈ２：１５００／１６００／２０００（ｍＬ／ｍｉｎ（ｓｃｃｍ））、高周波電力パワー：８００Ｗ、時間：３０ｓｅｃとした。
図９〜１２は、横軸にチャンバ内圧力をとり、縦軸に高周波電力パワーをとったウエハ温度５５０℃での座標を示すものであり、図９は膜厚の選択比（Ｓｉ上の膜厚／ＳｉＯ２上の膜厚）の等高線を示す図、図１０は平均膜厚の等高線を示す図、図１１は抵抗値のばらつきの等高線を示す図、図１２は抵抗値の平均値の等高線を示す図である。
これらの図から、チャンバ内圧力および／または高周波電力パワーを従来（６６７Ｐａ、８００Ｗ）よりも低下させることにより、膜厚の選択比１以上を確保でき、膜厚自体も厚くなり、さらに、抵抗値Ｒｓも従来よりも低くかつ抵抗値のばらつきも小さいことが確認された。
これらの図から、上記（４）式を満たした上で、チャンバ内圧力が２６６〜１３３３Ｐａの範囲、高周波電力パワーが２００〜１０００Ｗの範囲が好ましい。特に、ウエハＷやチャンバ１に対するプラズマダメージを生じ難くする観点を加味すれば、チャンバ内圧力が３００〜８００Ｐａの範囲、高周波電力パワーが３００〜６００Ｗの範囲が好ましい。
ウエハ温度については、上記条件は５５０℃付近、より具体的には５５０±２０℃の場合に特に有効であるが、３００〜６７０℃に対して適用可能であり、上記の条件を採用することにより、ウエハ温度が３００〜６７０℃の広い範囲で安定したシリサイド化を行うことができる。
次に、Ｔｉ膜を堆積する際のプラズマ形成タイミングについて説明する。 従来は、プラズマ化の容易性の観点から先にＡｒガスおよび還元ガスであるＨ２ガスをチャンバ内に導入してプラズマ化してからＴｉＣｌ４ガスを導入しているが（プリプラズマ）、後からＴｉＣｌ４ガスを導入することにより、一時的に放電状態が変化し、温度が６４０℃と高くかつ高周波電力パワーも８００Ｗと比較的高いことと相俟って、チャンバ内で異常放電が生じたり、ウエハへのプラズマダメージが生じたりする不都合が生じていた。
このことを防止するためには、図１３の（ａ）に示すように、プラズマの生成に先立ってＴｉＣｌ４を導入すること（プリＴｉＣｌ４）が好ましい。具体的には、図１３の（ｂ）に示すように、Ａｒガス＋Ｈ２ガスを導入した後、ＴｉＣｌ４を導入し、その後、プラズマを着火することが好ましい。
これは、プラズマを形成した後にＴｉＣｌ４ガスを供給することによるプラズマの乱れのほうが、ＴｉＣｌ４ガスを導入した後にプラズマを着火するときの乱れよりも大きいからである。また、このようにプラズマ着火に先立ってＴｉＣｌ４ガスを供給することにより、膜の抵抗をより小さくすることができる。ＴｉＣｌ４ガスはプラズマ着火よりも２秒以上前に供給することが好ましい。
このような、ＴｉＣｌ４ガスをプラズマよりも先に導入するシーケンスを採用した上で、上述したような高周波電力パワーおよび／またはチャンバ内圧力が低い条件でＴｉ成膜を行うことにより、プラズマによる放電を一層安定化することができ、異常放電やウエハへのダメージをより効果的に抑制することができる。このＴｉＣｌ４ガスをプラズマよりも先に導入するシーケンスについても、ウエハ温度が３００〜６７０℃の広い範囲で適用することが可能である。
また、ＴｉＣｌ４ガスをプラズマよりも先に導入するシーケンスを採用した場合には、成膜温度が６２０〜６５０℃付近において、プラズマを先に着火するシーケンスを採用するよりも、温度による膜厚の選択比の変化が大きい傾向にあるが、ＴｉＣｌ４ガスをプラズマよりも先に導入するシーケンスを採用した上で、高周波電力パワーおよび／またはチャンバ内圧力が低い条件でＴｉ成膜を行うことにより選択比の変化を小さくすることができる。このことを図１４に示す。この図は、横軸にウエハ温度をとり、縦軸に膜厚の選択比をとって、従来の８００Ｗ、６６７Ｐａの条件でプリプラズマを行った場合、同じ条件でプリＴｉＣｌ４を行った場合、５００Ｗ、５００Ｐａの条件でプリＴｉＣｌ４を行った場合における、温度により選択比の変化を示す図である。この図に示すように、従来の８００Ｗ、６６７Ｐａの条件でプリＴｉＣｌ４を行った場合には、成膜温度が６２０〜６５０℃付近において選択比の変化が大きいが、５００Ｗ、５００Ｐａの条件でプリＴｉＣｌ４を行った場合には、プリプラズマと同様、選択比がほとんど変化しないことが確認された。
なお、Ｔｉ膜を堆積する際の他の条件の好ましい範囲は以下の通りである。
ｉ）高周波電源３４からの高周波電力の周波数：３００ｋＨｚ〜２７ＭＨｚ

ii）ＴｉＣｌ４ガス流量：３〜２０ｍＬ／ｍｉｎ（ｓｃｃｍ）
iii）Ａｒガス流量：５００〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
iv）Ｈ２ガス流量：１０００〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
また、窒化処理の際の好ましい条件は、以下の通りである。
ｉ）高周波電源３４からの高周波電力
周波数：３００ｋＨｚ〜２７ＭＨｚ
パワー：５００〜１５００Ｗ
ii）ヒーター５によるサセプタ２の温度：３００〜６７０℃
iii）Ａｒガス流量：８００〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
iv）Ｈ２ガス流量：１５００〜４５００ｍＬ／ｍｉｎ（ｓｃｃｍ）
ｖ）ＮＨ３ガス流量：５００〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
vi）チャンバ内圧力：１３３〜１３３３Ｐａ（１〜１０Ｔｏｒｒ）
なお、窒化処理は必須ではないが、Ｔｉ膜の酸化防止等の観点から実施することが好ましい。
このようなＴｉ膜の堆積処理および窒化処理を所定枚のウエハに対して行った後、チャンバ１内のクリーニングが実施される。クリーニング処理は、チャンバ１内にウエハが存在しない状態で、チャンバ１内にＣｌＦ３ガスを導入し、ドライクリーニングを行う。ドライクリーニングはヒーター５によりサセプタ２を加熱しながら行うが、その際の温度は１７０〜２５０℃とすることが好ましい。
なお、本発明は、上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態ではシャワーヘッドに高周波電力を印加することにより高周波電界を形成するようにしたが、これに限らず高周波電界により本発明を形成することができればよい。また、被処理基板としては、半導体ウエハに限らず例えば液晶表示装置（ＬＣＤ）用基板等の他の基板であってもよい。
本発明の一実施形態に係るＴｉ膜の成膜方法の実施に用いるＴｉ膜成膜装置の一例を示す概略断面図。 高周波電力パワー８００Ｗ、チャンバ内圧力６６７Ｐａにて、Ｓｉ上とＳｉＯ２上にＴｉ膜を堆積した際における、各膜上での抵抗値およびそのばらつきの温度変化および各温度でシリコン上で生成する相を示す図。 高周波電力パワー８００Ｗ、チャンバ内圧力６６７Ｐａにて、Ｓｉ上とＳｉＯ２上にＴｉ膜を堆積した際における、各膜上での膜厚およびそのばらつきの温度変化を示す図。 プリカーサがＴｉＣｌ３の場合のシリサイド化の推定メカニズムを示す図。 プリカーサがＴｉＣｌ２の場合のシリサイド化の推定メカニズムを示す図。 横軸にチャンバ内圧力をとり、縦軸に高周波電力パワーをとった座標において、５５０℃におけるＴｉＣｌ３をプリカーサとする反応を主体とする領域とＴｉＣｌ２をプリカーサとする反応を主体とする領域の境界を示す図。 高周波電力パワー５００Ｗ、チャンバ内圧力５００Ｐａにて、Ｓｉ上とＳｉＯ２上にＴｉ膜を堆積した際における、各膜上での抵抗値およびそのばらつきの温度変化および各温度でシリコン上で生成する相を示す図。 高周波電力パワー５００Ｗ、チャンバ内圧力５００Ｐａにて、Ｓｉ上とＳｉＯ２上にＴｉ膜を堆積した際における、各膜上での膜厚およびそのばらつきの温度変化を示す図。 横軸にチャンバ内圧力をとり、縦軸に高周波電力パワーをとったウエハ温度５５０℃での座標における、膜厚の選択比（Ｓｉ上の膜厚／ＳｉＯ２上の膜厚）の等高線を示す図。 横軸にチャンバ内圧力をとり、縦軸に高周波電力パワーをとったウエハ温度５５０℃での座標における、平均膜厚の等高線を示す図。 横軸にチャンバ内圧力をとり、縦軸に高周波電力パワーをとったウエハ温度５５０℃での座標における、抵抗値のばらつきの等高線を示す図。 横軸にチャンバ内圧力をとり、縦軸に高周波電力パワーをとったウエハ温度５５０℃での座標における、抵抗値の平均値の等高線を示す図。 プラズマの生成に先立ってＴｉＣｌ４を導入する手順を示す図。 従来の８００Ｗ、６６７Ｐａの条件でプリプラズマを行った場合、同じ条件でプリＴｉＣｌ４を行った場合、５００Ｗ、５００Ｐａの条件でプリＴｉＣｌ４を行った場合における、温度により選択比の変化を示す図。
符号の説明
１…チャンバ
２…サセプタ
５…ヒーター
１０…シャワーヘッド
２０…ガス供給機構
２１…ＣｌＦ３ガス供給源
２２…ＴｉＣｌ４ガス供給源
２３…Ａｒガス供給源
２４…Ｈ２ガス供給源
２５…ＮＨ３ガス供給源
２６…Ｎ２ガス供給源
３４…高周波電源
Ｗ……半導体ウエハ

Claims (6)

  1. 被処理基板を収容するチャンバと、チャンバ内で被処理基板を載置する載置台と、載置台上の基板を加熱する加熱手段と、チャンバ内にＴｉＣｌ ４ ガスおよび還元ガスを含む処理ガスを供給する処理ガス供給手段と、前記載置台上の被処理基板の上方の空間に高周波電界を形成する高周波電界形成手段と、前記チャンバ内を排気する排気手段とを有する成膜装置により、Ｓｉ部分を有する被処理基板のＳｉ含有部分にＴｉ膜を形成するＴｉ膜の成膜方法であって、
    前記載置台にＳｉ部分を有する被処理基板を配置し、被処理基板を加熱し、チャンバ内を所定の圧力にし、チャンバ内にＴｉＣｌ ４ ガスおよび還元ガスを含む処理ガスを導入しつつ、前記高周波電界形成手段により高周波電界を形成することにより前記処理ガスをプラズマ化し、被処理基板の表面でＴｉＣｌ ４ ガスおよび還元ガスによる反応を生じさせて被処理基板のＳｉ部分にＴｉ膜を成膜し、
    その際に、基板温度が５５０℃±２０℃であり、５５０℃近傍でプリカーサとしてＴｉＣｌ ３ が主体となる成膜反応が生じるように、チャンバ内圧力が２６６〜１３３３Ｐａの範囲、前記高周波電界形成手段の高周波電力パワーが２００〜１０００Ｗの範囲内において、チャンバ内圧力をｘ（Ｐａ）、高周波電力パワーをｙ（Ｗ）としたときに、
    （ｙ−３３３）＜１６０４００／（ｘ−２６６）
    を満たすことを特徴とするＴｉ膜の成膜方法。
  2. 被処理基板を収容するチャンバと、チャンバ内で被処理基板を載置する載置台と、載置台上の基板を加熱する加熱手段と、チャンバ内にＴｉＣｌ ４ ガスおよび還元ガスを含む処理ガスを供給する処理ガス供給手段と、前記載置台上の被処理基板の上方の空間に高周波電界を形成する高周波電界形成手段と、前記チャンバ内を排気する排気手段とを有する成膜装置により、Ｓｉ部分を有する被処理基板のＳｉ含有部分にＴｉ膜を形成するＴｉ膜の成膜方法であって、
    前記載置台にＳｉ部分を有する被処理基板を配置し、被処理基板を加熱し、チャンバ内を所定の圧力にし、チャンバ内にＴｉＣｌ ４ ガスおよび還元ガスを含む処理ガスを導入しつつ、前記高周波電界形成手段により高周波電界を形成することにより前記処理ガスをプラズマ化し、被処理基板の表面でＴｉＣｌ ４ ガスおよび還元ガスによる反応を生じさせて被処理基板のＳｉ部分にＴｉ膜を成膜し、
    その際に、基板温度が５５０℃±２０℃であり、５５０℃近傍でプリカーサとしてＴｉＣｌ ３ が主体となる成膜反応が生じるように、チャンバ内圧力を３００〜８００Ｐａの範囲とし、前記高周波電界形成手段の高周波電力パワーを３００〜６００Ｗとすることを特徴とするＴｉ膜の成膜方法。
  3. ＴｉＣｌ４ガスおよび還元ガスおよび不活性ガスを前記チャンバ内に導入した後に、高周波電界を形成してプラズマを生成することを特徴とする請求項１または請求項２に記載のＴｉ膜の成膜方法。
  4. 被処理基板は、Ｓｉ部分の他にＳｉＯ２部分を有し、Ｓｉ部分とＳｉＯ２部分の両方にＴｉ膜を成膜することを特徴とする請求項１から請求項３のいずれか１項に記載のＴｉ膜の成膜方法。
  5. 被処理基板のＳｉ部分にＴｉ膜が形成されることにより、その界面がシリサイド化することを特徴とする請求項１から請求項４のいずれか１項に記載のＴｉ膜の成膜方法。
  6. コンピュータ上で動作し、成膜装置を制御するプログラムが記憶された記憶媒体であって、前記制御プログラムは、実行時に、上記請求項１から請求項５のいずれかの方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
JP2007118301A 2007-04-27 2007-04-27 Ｔｉ膜の成膜方法および記憶媒体 Active JP5193494B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007118301A JP5193494B2 (ja) 2007-04-27 2007-04-27 Ｔｉ膜の成膜方法および記憶媒体
KR1020097022392A KR101302819B1 (ko) 2007-04-27 2008-04-15 Ｔｉ막의 성막 방법
CN200880013920A CN101668878A (zh) 2007-04-27 2008-04-15 Ti膜的成膜方法
PCT/JP2008/057315 WO2008136260A1 (ja) 2007-04-27 2008-04-15 Ｔｉ膜の成膜方法
TW097115409A TWI425113B (zh) 2007-04-27 2008-04-25 Method of film formation of titanium film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007118301A JP5193494B2 (ja) 2007-04-27 2007-04-27 Ｔｉ膜の成膜方法および記憶媒体

Publications (2)

Publication Number Publication Date
JP2008274343A JP2008274343A (ja) 2008-11-13
JP5193494B2 true JP5193494B2 (ja) 2013-05-08

Family

ID=39943377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118301A Active JP5193494B2 (ja) 2007-04-27 2007-04-27 Ｔｉ膜の成膜方法および記憶媒体

Country Status (5)

Country Link
JP (1) JP5193494B2 (ja)
KR (1) KR101302819B1 (ja)
CN (1) CN101668878A (ja)
TW (1) TWI425113B (ja)
WO (1) WO2008136260A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102245802A (zh) * 2008-12-12 2011-11-16 东京毅力科创株式会社 成膜方法、成膜装置和存储介质
JP2010180434A (ja) * 2009-02-03 2010-08-19 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP6796431B2 (ja) * 2016-08-12 2020-12-09 東京エレクトロン株式会社 成膜装置、およびそれに用いるガス吐出部材

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167692A (ja) * 1997-08-12 1999-03-09 Nippon Steel Corp 半導体装置の製造方法
JPH11204457A (ja) * 1998-01-09 1999-07-30 Tokyo Electron Ltd ＣＶＤ−Ｔｉ膜の成膜方法
JP4319269B2 (ja) * 1998-07-31 2009-08-26 キヤノンアネルバ株式会社 プラズマｃｖｄによる薄膜形成方法
JP4483795B2 (ja) * 2001-12-25 2010-06-16 東京エレクトロン株式会社 受け渡し機構及び処理装置

Also Published As

Publication number Publication date
TW200907101A (en) 2009-02-16
KR101302819B1 (ko) 2013-09-02
WO2008136260A1 (ja) 2008-11-13
CN101668878A (zh) 2010-03-10
TWI425113B (zh) 2014-02-01
JP2008274343A (ja) 2008-11-13
KR20100015932A (ko) 2010-02-12

Similar Documents

Publication Publication Date Title
US9396930B2 (en) Substrate processing apparatus
US20050136660A1 (en) Method of forming titanium film by CVD
WO2015080058A1 (ja) タングステン膜の成膜方法
JP6426893B2 (ja) コンタクト層の形成方法
US20090071404A1 (en) Method of forming titanium film by CVD
JP5208756B2 (ja) Ｔｉ系膜の成膜方法および記憶媒体
JP5872028B2 (ja) 基板処理装置および半導体装置の製造方法
TWI726837B (zh) Ｔｉ膜之成膜方法
JP2010065309A (ja) Ｔｉ系膜の成膜方法および記憶媒体
JP4947922B2 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP5492789B2 (ja) 成膜方法および成膜装置
WO2010001931A1 (ja) 薄膜の成膜方法及び成膜装置
JP5193494B2 (ja) Ｔｉ膜の成膜方法および記憶媒体
JPWO2007125836A1 (ja) Ｔｉ膜の成膜方法
JP4810281B2 (ja) プラズマ処理装置
WO2022080153A1 (ja) 基板処理方法および基板処理装置
JP2010111888A (ja) Ｔｉ膜の成膜方法および成膜装置、ならびに記憶媒体
JP2005064017A (ja) プラズマ処理方法及び成膜方法
JPWO2007123211A1 (ja) Ｔｉ膜の成膜方法
JPWO2007123212A1 (ja) Ｔｉ膜の成膜方法
WO1999035675A1 (fr) Procede pour former un film de titane par d.c.p.v.
TW201301397A (zh) 基板處理方法
JPWO2007125837A1 (ja) Ｔｉ膜の成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Ref document number: 5193494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250