JP2000150640A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000150640A
JP2000150640A JP10316324A JP31632498A JP2000150640A JP 2000150640 A JP2000150640 A JP 2000150640A JP 10316324 A JP10316324 A JP 10316324A JP 31632498 A JP31632498 A JP 31632498A JP 2000150640 A JP2000150640 A JP 2000150640A
Authority
JP
Japan
Prior art keywords
film
copper
forming
based metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10316324A
Other languages
English (en)
Other versions
JP3279532B2 (ja
Inventor
Hidemitsu Aoki
秀充 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31632498A priority Critical patent/JP3279532B2/ja
Priority to TW088119133A priority patent/TW439209B/zh
Priority to CNB991223721A priority patent/CN1137510C/zh
Priority to US09/433,970 priority patent/US6136708A/en
Priority to KR1019990048753A priority patent/KR20000035252A/ko
Priority to EP99121911A priority patent/EP0999584B1/en
Priority to DE69922617T priority patent/DE69922617T2/de
Publication of JP2000150640A publication Critical patent/JP2000150640A/ja
Application granted granted Critical
Publication of JP3279532B2 publication Critical patent/JP3279532B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 銅系金属膜の形成工程を含む半導体装置の製
造方法において、半導体基板の裏面に付着した銅や銅化
合物等の金属汚染物による素子の特性劣化や電流リーク
を防止すること。 【解決手段】 半導体基板の裏面にシリコン酸化膜等の
バリア膜５を形成する。その後、半導体基板の主面に銅
系金属膜を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板上に銅
系金属膜からなる配線や接続プラグを備えた半導体装置
の製造方法に関する。
【０００２】
【従来の技術】銅配線を備えた半導体装置の従来の製造
方法について、図４〜７を参照して説明する。
【０００３】まず、シリコン基板１の表面に素子分離領
域２１を形成した後、ゲート電極３および不純物拡散層
２を形成し、層間絶縁膜としてシリコン酸化膜４をプラ
ズマＣＶＤ法にて形成する（図４（ａ））。
【０００４】ついでシリコン酸化膜４中に不純物拡散層
２に達するコンタクトホールをドライエッチングにより
形成する。さらに、Ｔｉ／ＴｉＮ膜６、タングステン膜
７をこの順で形成し、ホール外部のＴｉ／ＴｉＮ膜６、
タングステン膜７の不要箇所を化学的機械的研磨（Chem
ical Mechanical Polishing ;CMP）により除去してタ
ングステンプラグを形成する。ついでこの上に全面にシ
リコン窒化膜８をプラズマＣＶＤ法にて形成する（図４
（ｂ））。
【０００５】つづいてその上に層間絶縁膜としてシリコ
ン酸化膜９をプラズマＣＶＤ法にて形成する。次に配線
溝を形成するため、２段階のドライエッチングを行う。
まずＣ4Ｆ8、Ａｒ、Ｏ2、ＣＯを含む混合ガスを用いて
シリコン酸化膜９をエッチングし、ついでＣＨＦ3系の
ガスを用いてシリコン窒化膜８をエッチングする（図４
（ｃ））。
【０００６】エッチング終了後、Ｔｉ／ＴｉＮ膜１１を
スパッタリング法により堆積する。つづいてこの上に、
銅めっきを成長させるための銅からなるシード金属膜を
スパッタリング法により堆積する（不図示）。さらに、
基板を液温約２５℃の硫酸銅水溶液に浸漬し、銅めっき
膜１２を電解めっき法により、シード金属膜上に選択的
に形成する。膜厚は平坦部で１０００ｎｍ程度とする。
めっきの際、半導体基板の裏面には銅や銅化合物（Ｃ
ｕ、ＣｕＯ等）等の銅系金属汚染物質３０が多数付着す
る。この状態を図５（ａ）に示す。
【０００７】この銅系金属汚染物質３０を希フッ酸と過
酸化水素水の混合液を用いて除去した後（図５
（ｂ））、４００℃で３０分程度、アニールを行う。こ
れにより、銅めっき膜を構成するグレインが成長し、抵
抗値が低下するとともに安定化する。
【０００８】つづいてホール外部のＴｉ／ＴｉＮ膜１
１、銅めっき膜１２の不要箇所をＣＭＰにより除去して
銅配線を形成する。ＣＭＰを行った際、半導体基板の裏
面には銅や銅化合物等の銅系金属汚染物質３０が多数付
着する。この状態を図６（ａ）に示す。
【０００９】この銅系金属汚染物質３０を希フッ酸と過
酸化水素水の混合液を用いて除去した後（図６
（ｂ））、さらに上部に層間絶縁膜を成膜し、上層配線
を形成して半導体装置を完成する（図７）。
【００１０】
【発明が解決しようとする課題】上記従来技術では、図
５（ａ）や図６（ａ）に示すように、銅系金属の成膜や
加工（ＣＭＰや銅配線上のホール形成等）を行う工程に
おいて、銅や銅化合物等の金属汚染物が基板裏面に付着
する。特に銅系金属の成膜工程や銅系金属のＣＭＰ工程
において、このような銅系金属汚染物質が多数付着す
る。このような金属汚染物は、その後の熱処理工程で基
板中を拡散して素子領域に到達し、素子の特性を劣化さ
せるとともに電流リークを引き起こす原因となる。金属
汚染物の拡散の問題は、たとえば３００℃以上の高温で
の熱処理を行ったときに顕著に発生する。
【００１１】上記の問題を回避するため、銅系金属膜の
形成工程を含む半導体装置を製造する場合、銅系金属の
成膜工程や銅系金属の加工工程の後、その都度、基板裏
面を洗浄する必要があった。例えば８層からなる銅配線
を作製する場合、上記の目的の洗浄をおよそ５０〜８０
回程度行う必要があり、工程の煩雑化を招いていた。
【００１２】また、銅系金属汚染物質は、タングステ
ン、鉄、ニッケル、アルミニウム等と異なりシリコン基
板表面からの除去が困難なため、洗浄により完全に除去
することが難しい。銅系金属汚染物質は高い酸化還元電
位を有するため、銅イオンとシリコン基板との間で酸化
還元反応が起こりシリコン基板上に銅が逆吸着するから
である。
【００１３】このため、相当回数の洗浄を行っても銅系
金属汚染物質が残存することがあった。残存した銅系金
属汚染物質は、図７のように基板中を拡散し、不純物拡
散層やゲート酸化膜、素子分離酸化膜等に到達して素子
の特性劣化や電流リークを引き起こす原因となる。
【００１４】上述した問題は、銅がシリコン基板中を非
常に大きい速度で拡散することに起因して生じる。すな
わち上記課題は銅系金属膜を形成した場合に特有の課題
である。
【００１５】なお上記従来技術において、タングステン
をＣＭＰにより研磨する工程があり、この工程でも金属
汚染物が基板裏面に付着する。しかしながらこの金属汚
染物はタングステン粒子やＣＭＰの研磨剤由来の鉄粒子
等であるため、シリコン基板中へ拡散して素子領域に悪
影響を及ぼすといった上述の問題はほとんど生じない。
タングステンや鉄の粒子はシリコン基板中への拡散速度
が非常に小さく、その後の熱処理工程で基板裏面から素
子領域に到達することは稀であり、また、特にタングス
テン粒子はシリコン基板から剥離しやすいからである。
また、最終工程で基板の裏面を研磨することで除去する
こともできる。
【００１６】
【課題を解決するための手段】上記の点に鑑み、本発明
は、銅系金属膜の形成工程を含む半導体装置の製造方法
において、半導体基板の裏面に付着した銅や銅化合物等
の金属汚染物による素子の特性劣化や電流リークを防止
することを目的とする。
【００１７】本発明によれば、半導体基板の裏面にバリ
ア膜を形成した後、半導体基板の主面に銅系金属膜を形
成することを特徴とする半導体装置の製造方法が提供さ
れる。
【００１８】上記半導体装置の製造方法は、バリア膜形
成後に銅系金属膜を形成している。このため銅系金属膜
の形成により生じる銅系汚染物質は、半導体基板裏面に
形成されたバリア膜の表面に付着する。バリア膜中の銅
系汚染物質の拡散速度はきわめて遅いため、拡散防止膜
としての機能を果たし、銅系汚染物質が半導体基板中へ
拡散することを防止できる。このため、銅系金属の成膜
や銅配線上の溝の形成等を行った後、その都度基板裏面
を洗浄する必要がなく、成膜装置等に対するクロス汚染
を防止するための洗浄のみで済み、工程を大幅に短縮す
ることができる。またバリア膜に付着した銅系金属汚染
物質は、シリコン基板表面に付着した場合と比べはるか
に容易に除去でき、かかる汚染物質の拡散に伴う問題を
効果的に解消することができる。
【００１９】なお、本発明において銅系金属膜とは、銅
または銅合金から金属膜をいう。銅合金とは、たとえば
銅／アルミニウム合金等をいう。
【００２０】また本発明によれば、半導体基板の主面に
ゲート電極および拡散層を形成した後、熱処理を行う工
程と、半導体基板の裏面にバリア膜を形成する工程と、
半導体基板の主面に銅系金属膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法が提供され
る。
【００２１】この半導体装置の製造方法では、半導体基
板の主面にゲート電極および拡散層を形成し、熱処理を
行う工程の後にバリア膜を形成する。このため熱処理時
においては基板の裏面にバリア膜が形成されておらず、
熱処理の温度制御を高精度に行うことができる。
【００２２】上記熱処理はゲート電極や拡散層に含まれ
る不純物を活性化するために行われるものであり、熱処
理の方法として、短時間で効率的に活性化を行うことの
できるランプアニール等のＲＴＡ（Rapid Thermal Anne
aling ）が好ましく用いられる。ここでＲＴＡによる熱
処理は、通常、基板表面温度９００〜１１００℃とし、
アニール時間１０〜６０秒程度とする処理条件がとられ
るため、高精度の温度制御性が要求される。ところがＲ
ＴＡを行う際、基板裏面にバリア膜が形成されている
と、基板材料とバリア膜材料の熱伝導率や比熱の相違に
より、高精度の温度制御が困難となる。本発明は、この
ような熱処理を行った後にバリア膜を形成することによ
り上記問題を回避している。
【００２３】また本発明によれば、半導体基板の主面に
ゲート電極および拡散層を形成した後、熱処理を行う工
程と、前記ゲート電極および拡散層の上に絶縁膜を形成
した後、該絶縁膜中に、前記ゲート電極および／または
前記拡散層に達するコンタクトプラグを形成する工程
と、半導体基板の裏面にバリア膜を形成する工程と、半
導体基板の主面に銅系金属膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法が提供される。
【００２４】半導体装置の製造において、基板の搬送や
成膜処理の際、半導体基板をホルダーに保持する必要が
ある。ところが基板裏面に静電気が帯電していると、充
分に基板を保持できないことがある。また、いったんホ
ルダーに保持した基板を取り外すことが困難となり、取
り外しの為の操作が必要となったり、取り外しの際、基
板が損傷することがある。したがって半導体基板の裏面
の静電気の帯電は、極力避けることが望ましい。
【００２５】ところが、半導体基板の裏面に形成される
バリア膜（シリコン酸化膜等）は、シリコン基板と比較
して静電気を帯電しやすい。このためバリア膜を形成す
る時期は、バリア膜を必要とする銅系金属膜の形成工程
の直前とすることが好ましい。
【００２６】本発明は、コンタクトプラグを形成する工
程を含むものである。コンタクトプラグは素子領域に近
接した位置に設けられることから、プラグ内の埋め込み
金属としては、通常、銅系金属は使用されず、タングス
テン等が用いられる。したがってコンタクトプラグ形成
工程においては裏面のバリア膜は必要でなく、この工程
の後にバリア膜を形成することが好ましい。本発明で
は、このような観点からコンタクトプラグ形成後に裏面
のバリア膜を形成することとしている。これにより、タ
ングステン等の成膜やその後のＣＭＰを行う際、あるい
は基板を搬送する際に、基板の保持および取り外しを円
滑に行うことができる。
【００２７】本発明においてコンタクトプラグはたとえ
ば以下のようにして形成する。まず絶縁膜中にゲート電
極および／または拡散層に達するコンタクトホールをド
ライエッチングにより形成する。次にＴｉ、ＴｉＮ等か
らなるバリアメタル膜、およびタングステン等の導電膜
をこの順で形成する。その後、ＣＭＰによりバリアメタ
ル膜および導電膜の不要部分を除去することによりコン
タクトプラグを形成する。
【００２８】
【発明の実施の形態】本発明において、銅系金属膜の形
成は、銅系金属膜を成膜した後、該銅系金属膜の不要部
分を除去することにより行うことができる。この場合、
成膜および不要部分の除去の両工程において銅系金属汚
染物質が基板裏面に付着するが、特に不要部分の除去工
程での付着が激しくなる。本発明の製造方法によれば、
基板裏面にバリア膜を設けているため、銅系金属汚染物
質が付着しても基板中に拡散することがなく、素子の特
性劣化や電流リークを防止することができる。
【００２９】除去工程における銅系金属膜の不要部分の
除去は、化学的機械的研磨（Chemical Mechanical Poli
shing ;CMP）によることが好ましい。ＣＭＰを採用し
た場合、ダマシンプロセスによりエッチングの困難な銅
系金属膜の配線等を容易に形成できるという利点を有す
る反面、基板裏面への銅系金属汚染物質の付着が特に激
しくなり、汚染の問題がより顕著となる。このため従来
技術においてＣＭＰを用いる場合、より入念に洗浄する
ことが必要とされていた。また、ＣＭＰにより生じた銅
系金属汚染物質が洗浄により除去しきれず、これらが基
板中に拡散するという問題も頻発していた。この点、本
発明の製造方法では基板裏面にバリア膜を設けているた
め、銅系金属汚染物質が付着しても基板中に拡散するこ
とがなく、上記問題が解消される。
【００３０】本発明における成膜工程は、銅系金属材料
を用いてめっき処理した後、基板温度を３００℃以上と
してアニール処理することにより銅系金属膜を成膜する
工程とすることができる。銅系金属膜の形成方法として
は、スパッタ法、ＣＶＤ法およびめっき法が主として用
いられる。このうち、めっき法、特に電解めっき法は、
良好なカバレッジが得られるとともに、プロセスが比較
的簡便であるという利点を有する。めっき法を用いる場
合は、３００℃以上の高温（通常、４００℃以下）で３
０〜９０分程度、アニールを行うことが必要となる。銅
めっき膜を構成するグレインを成長させ、抵抗値を低下
し安定化するためである。ところがこのような高温での
処理を行うと基板裏面に残存した銅系金属汚染物質が基
板中を拡散するという問題が生じる。この点、本発明の
製造方法では基板裏面にバリア膜を設けているため、銅
系金属汚染物質が付着しても基板中に拡散することがな
く、上記問題が解消される。
【００３１】本発明におけるバリア膜の材料は、少なく
ともシリコン基板よりも銅系金属汚染物質が拡散しにく
い材料とする。たとえば、３００〜６００℃の高温にお
ける銅の拡散定数が、単結晶シリコンと比較して１／３
以下の材料とする。具体的には、シリコン酸化膜やシリ
コン窒化膜が好ましく用いられる。このような膜とすれ
ば、銅系金属汚染物質の半導体基板中への拡散を防止で
きるとともに、銅系金属汚染物質を洗浄により容易に除
去することができる。また、バリア膜を、Ｔａ、Ｔａ
Ｎ、ＴｉＮ、ＳｉＮまたはＳｉＯＮからなる第一の膜と
シリコン酸化膜からなる第二の膜からなる複合膜であっ
て、最表面に上記第二の膜を配置した膜とすることもで
きる。上記第一の膜は、複合膜銅系金属汚染物質に対
し、シリコン酸化膜よりもさらに高いバリア性を有する
ため、汚染物質の基板への拡散をより効果的に防止する
ことができる。この場合、第二の膜を最表面に配置する
ことが必要となる。ＴａやＴｉなどの金属がむき出しに
なり、これらの金属が半導体製造装置に付着する等して
クロス汚染の原因になったり、ＳｉＮ膜などが剥がれて
塵汚染の原因になるからである。
【００３２】バリア膜の材料にシリコン酸化膜を用いる
場合、ＣＶＤ法により形成されたシリコン酸化膜とする
ことが好ましい。ＣＶＤ法を用いれば、熱酸化法を用い
た場合と異なり工程の自由度が大きいからである。たと
えば、バリア膜形成方法として熱酸化法を採用する場合
は、８００℃以上の高温プロセスであるためゲート電極
や拡散層の形成前にバリア膜を形成する必要がある。と
ころがこのようにすると、ゲート電極および拡散層を形
成した後、熱処理を行う際、前述のように温度制御が困
難になる場合がある。特にランプアニール等のＲＴＡに
より熱処理する場合、かかる問題が顕著となる。この
点、上記熱処理後にＣＶＤ法により形成されたシリコン
酸化膜をバリア膜とすれば、このような問題を解消でき
る。
【００３３】バリア膜の膜厚は、好ましくは３０〜５０
０ｎｍ、さらに好ましくは８０〜２００ｎｍとする。３
０ｎｍ以上とすれば銅系金属汚染物質の基板への拡散を
充分に防止できる。また５００ｎｍ以下とすればバリア
膜の静電気の帯電を最小限にし、搬送や成膜処理の際の
基板の保持および取り外しを円滑に行うことができる。
なおバリア膜を、Ｔａ、ＴａＮ、ＴｉＮ、ＳｉＮまたは
ＳｉＯＮからなる第一の膜とシリコン酸化膜からなる第
二の膜からなる複合膜とする場合は、合計の膜厚を上記
範囲内とすることが好ましく、さらに第一の膜を、好ま
しくは１０〜２００ｎｍ、さらに好ましくは２０〜１０
０ｎｍとする。
【００３４】本発明において銅系金属膜形成工程の後、
銅系金属膜形成の専用装置から銅系金属以外も扱う装置
に移して処理をするときには、少なくとも、バリア膜の
表面を洗浄する必要がある。これは、バリア膜を有して
いない一般のウエハ裏面に、銅系金属汚染物質が付着し
てクロス汚染することを防止するためである。ここで、
バリア膜の表面は洗浄液により洗浄することが好まし
い。洗浄液を使用しないドライ洗浄とすることもできる
が、洗浄液を用いたウエット洗浄とすることにより銅系
金属汚染物質を効果的に除去することができる。なお、
銅系金属膜の形成は、銅系金属膜を成膜した後、該銅系
金属膜の不要部分を除去することにより行うこととする
ことができるが、この場合は、銅系金属膜の不要部分除
去後にバリア膜表面を洗浄する。
【００３５】洗浄液としては、希フッ酸や希フッ酸と過
酸化水素水の混合液等を用いることもできるが、銅系汚
染物との錯体形成能力を有する錯化剤を含む洗浄液と
し、フッ酸を含まない洗浄液とすることが好ましい。希
フッ酸等を用いるとバリア膜が膜減りし、多層配線を作
製する場合、バリア膜を再度形成する必要が生じること
がある。特にバリア膜としてシリコン酸化膜を用いる
と、上記のようなことが起こりやすくなる。一方、銅系
汚染物との錯体形成能力を有する錯化剤を含む洗浄液に
より洗浄する場合、膜減りの問題が無い上、銅系金属汚
染物質の残存量を著しく低減できる。このような錯化剤
の例としては、（ａ）ポリアミノカルボン酸類、（ｂ）
ポリアミノカルボン酸類を除くカルボン酸類、および
（ｃ）フッ化アンモニウムからなる三種の化合物群から
選択された一種または二種以上の化合物を含むことが好
ましい。このような錯化剤を用いれば、基板裏面のバリ
ア膜をエッチングすることなくバリア膜に付着した金属
汚染物を効果的に除去することができ、金属汚染の再付
着を防止することができる。
【００３６】（ａ）ポリアミノカルボン酸類とは、分子
内に複数のアミノ基と複数のカルボキシル基を有するカ
ルボン酸およびその塩をいう。例えば、エチレンジアミ
ン四酢酸（ＥＤＴＡ）、トランス−１，２−シクロヘキ
サンジアミン四酢酸（ＣｙＤＴＡ）、ニトリロトリ酢酸
（ＮＴＡ）、ジエチレントリアミンペンタ酢酸（ＤＴＰ
Ａ）、Ｎ−（２−ヒドロキシエチル）エチレンジアミン
−Ｎ，Ｎ’，Ｎ’−トリ酢酸（ＥＤＴＡ−ＯＨ）等の化
合物、またはこれらの塩が挙げられる。塩を用いる場合
は、半導体装置の特性に悪影響を及ぼさない塩が好まし
く、特にアンモニウム塩のように金属を含まない塩が好
ましい。ポリアミノカルボン酸類の添加量は、洗浄液に
対し１〜１，０００ｐｐｍとすることが好ましい。この
濃度が薄すぎると充分なキレート効果が得られず、逆に
濃すぎると基板表面に有機物が残存して半導体素子の性
能を劣化させる要因になったり、廃液の処理に費用がか
かることとなる。
【００３７】（ｂ）ポリアミノカルボン酸類を除くカル
ボン酸類としては、たとえば、シュウ酸、クエン酸、リ
ンゴ酸、マレイン酸、コハク酸、酒石酸、マロン酸、ま
たはこれらの塩が挙げられる。塩を用いる場合は、半導
体装置の特性に悪影響を及ぼさない塩が好ましく、特に
アンモニウム塩のように金属を含まない塩が好ましい。
カルボン酸類の添加量は、洗浄液に対し０．０５〜５％
とすることが好ましい。この濃度が薄すぎると充分なキ
レート効果が得られず、逆に濃すぎると基板表面に有機
物が残存して半導体素子の性能を劣化させる要因になっ
たり、廃液の処理に費用がかかることとなる。
【００３８】以上の成分の他、（ｃ）フッ化アンモニウ
ムを用いることもできる。添加量は、洗浄液に対し１〜
１，０００ｐｐｍとすることが好ましい。
【００３９】本発明において、上記（ａ）ポリアミノカ
ルボン酸類と、（ｂ）ポリアミノカルボン酸類を除くカ
ルボン酸類の両方を含む錯化剤を用いれば、さらに優れ
た金属汚染物除去効果を得ることができる。この理由は
明らかではないが、ポリアミノカルボン酸類とポリアミ
ノカルボン酸類以外のカルボン酸類とでは、有効に作用
する金属汚染物の種類が若干異なっていることによるも
のと推察される。銅系金属膜の成膜やＣＭＰ、あるい
は、銅系金属膜上の絶縁膜のドライエッチングにより生
じた銅系金属汚染物質は、複数の化合物が混在している
ものと考えられる。したがって、適用範囲の異なるポリ
アミノカルボン酸類とポリアミノカルボン酸類以外のカ
ルボン酸類の両方を含む洗浄液を用いれば、これらが補
完的に作用し、広範囲の金属化合物からなる汚染物の除
去が可能となる。なお、この場合の（ａ）ポリアミノカ
ルボン酸類、（ｂ）ポリアミノカルボン酸類を除くカル
ボン酸類の好ましい添加量は、上述した添加量と同様で
ある。
【００４０】本発明の半導体装置の製造方法のうち、コ
ンタクトプラグを形成する工程を含むものについては、
コンタクトプラグの形成工程とバリア膜の形成工程との
間に、シリコン窒化膜等のエッチングストッパー膜や層
間絶縁膜を形成してもよい。たとえば、コンタクトプラ
グ形成後、層間絶縁膜を形成し、その後、銅系金属膜形
成工程を行っても良い。
【００４１】銅系金属膜の形成はダマシン法等を用いる
ことができる。たとえば、層間絶縁膜の所定箇所に凹部
を形成した後、凹部を埋め込むように銅系金属膜を成膜
し、さらに銅系金属膜の不要部分を除去することにより
銅系金属膜を形成することができる。銅系金属膜の不要
部分の除去は、ＣＭＰ等により行う。
【００４２】
【実施例】（実施例１）本実施例について図１〜３を参
照して説明する。
【００４３】まず、シリコン基板１の表面に素子分離領
域２１を形成した後、シリコン基板１上に多結晶シリコ
ンからなるゲート電極３を形成し、全面にＢＦ2をイオ
ン注入した（図１（ａ））。なおゲート電極の構成材料
は、多結晶シリコンのほか、シリサイド、ポリシリサイ
ド等を用いることができる。これにより不純物拡散層２
が形成された。つづいて１０００℃で３０秒間ランプア
ニール処理し、ゲート電極内および拡散層２の不純物を
活性化した（図１（ｂ））。ついで全面に層間絶縁膜と
してシリコン酸化膜４をプラズマＣＶＤ法にて形成した
（図１（ｃ））。
【００４４】ついでシリコン酸化膜４中に不純物拡散層
２に達するコンタクトホールをドライエッチングにより
形成した。さらに、Ｔｉ／ＴｉＮ膜６、タングステン膜
７をこの順で形成し、ホール外部のＴｉ／ＴｉＮ膜６、
タングステン膜７不要箇所をＣＭＰにより除去してタン
グステンプラグを形成した。ついでこの上に全面にシリ
コン窒化膜８をプラズマＣＶＤ法にて形成した（図２
（ａ））。
【００４５】次に基板の裏面にプラズマＣＶＤ法にてＳ
ｉＯ2からなるバリア膜５（膜厚５０ｎｍ）を形成した
（図２（ｂ））。
【００４６】つづいて基板の素子形成面に、層間絶縁膜
としてシリコン酸化膜９をプラズマＣＶＤ法にて形成し
た。次に配線溝を形成するため、２段階のドライエッチ
ングを行った。まずＣ4Ｆ8、Ａｒ、Ｏ2、ＣＯを含む混
合ガスを用いてシリコン酸化膜９をエッチングし、つい
でＣＨＦ3系のガスを用いてシリコン窒化膜８をエッチ
ングした。エッチング終了後、全面にＴｉおよびＴｉＮ
からなるバリアメタル膜１１（膜厚２０ｎｍ）をスパッ
タリング法により堆積した。つづいてこの上に、銅めっ
きを成長させるための銅からなるシード金属膜をスパッ
タリング法により堆積した（不図示）。つづいて基板を
液温約２５℃の硫酸銅水溶液に浸漬し、銅めっき膜１２
を電解めっき法により形成した。銅めっき膜１２の膜厚
は平坦部で９００ｎｍ程度とした。ついで溝外部のＴｉ
／ＴｉＮ膜１１、銅めっき膜１２の不要箇所をＣＭＰに
より除去して銅配線を形成した。ＣＭＰの際、半導体基
板の裏面には銅や銅化合物等の銅系金属汚染物質３０が
多数付着する。この状態を図２（ｃ）に示す。
【００４７】つづいて半導体基板裏面の酸化膜５の洗浄
を行った。この段階で洗浄を行う理由は、次の工程でシ
リコン酸化膜やシリコン酸化膜の成膜工程を行うため、
成膜装置に対するクロス汚染を防止するためである。こ
こでクロス汚染とは、ウエハに付着した金属汚染物が他
のウエハ処理装置内で飛散して他のウエハに付着した
り、ウエハ裏面に付着した金属汚染物がウエハのハンド
ラを介して他のウエハに付着するなどして、ウエハ間で
汚染物が感染することをいう。洗浄に際し、洗浄液とし
て０．３重量％のシュウ酸水溶液にエチレンジアミン四
酢酸（ＥＤＴＡ）１０ｐｐｍを添加したものを用いた。
洗浄は、基板を洗浄液に５分間浸漬することにより行っ
た。この後、純水に５分間浸漬してリンスを行った。こ
れにより銅系金属汚染物質３０が実質的に完全に除去さ
れる（図３（ａ））。
【００４８】次にシリコン窒化膜１３、シリコン酸化膜
１４、シリコン窒化膜１５、およびシリコン酸化膜１６
を形成した。その後、いわゆるデュアルダマシン法によ
りスルーホールおよび上層配線を形成した。すなわち、
マスクの開口幅およびエッチングガスを変えて多段階の
エッチングを行い、断面Ｔ字状の溝を形成し、この溝に
Ｔｉ／ＴｉＮ膜１７、銅めっき膜１８を成膜した。この
後、ホール外部のＴｉ／ＴｉＮ膜１７、銅めっき膜１８
の不要箇所をＣＭＰにより除去して上層配線を形成し
た。ＣＭＰを行った際、半導体基板の裏面には銅や銅化
合物等の金属汚染物が多数付着する（不図示）。そこ
で、図３（ａ）の工程と同様にして、半導体基板裏面の
酸化膜５の洗浄を行った。すなわち、洗浄液として０．
３重量％のシュウ酸水溶液にエチレンジアミン四酢酸
（ＥＤＴＡ）１０ｐｐｍを添加したものを用い、基板を
洗浄液に５分間浸漬した。この後、純水に５分間浸漬し
てリンスを行った。これにより金属汚染物が実質的に完
全に除去される。この状態を図３（ｂ）に示す。
【００４９】その後、半導体基板裏面のバリア膜５をＣ
ＭＰなどで除去し、半導体装置を完成した。なお、本実
施例ではバリア膜５を除去したが、バリア膜を残したま
まパッケージに組み込むこともできる。
【００５０】本実施例では、銅配線形成の際のＣＭＰ工
程の後にのみ、基板裏面の洗浄を行っている。従来の方
法では、この他に銅配線上の溝形成のためのエッチング
工程やその後のアッシング工程（不図示）、あるいは銅
めっき工程の後等においても洗浄が必要となり、煩雑な
工程を要していた。また洗浄を行った場合であっても銅
系金属汚染物質が残存することがあり、種々の問題を引
き起こす原因となっていた。本実施例の方法によれば、
工程短縮を図るとともに、銅系金属汚染物質の基板への
拡散の問題を解消できる。
【００５１】（実施例２）本実施例は、ＳｉＯ2からな
るバリア膜の形成をコンタクトホール形成前に行った例
である。以下、図８〜９を参照して説明する。
【００５２】まず図８（ａ）のように、シリコン基板１
の表面に素子分離領域を形成した後、シリコン基板１上
に多結晶シリコンからなるゲート電極３を形成し、全面
にＢＦ2をイオン注入した（図８（ａ））。これにより
不純物拡散層２が形成された。つづいて１０００℃で３
０秒間ランプアニール処理し、ゲート電極内および拡散
層２の不純物を活性化した（図８（ｂ））。ついで全面
に層間絶縁膜としてシリコン酸化膜４をプラズマＣＶＤ
法にて形成した（図８（ｃ））。
【００５３】次に基板の裏面にプラズマＣＶＤ法にてＳ
ｉＯ2からなるバリア膜５（膜厚５０ｎｍ）を形成した
（図８（ａ））。
【００５４】ついでシリコン酸化膜４中に不純物拡散層
２に達するコンタクトホールをドライエッチングにより
形成した。さらに、Ｔｉ／ＴｉＮ膜６、タングステン膜
７をこの順で形成し、ホール外部のＴｉ／ＴｉＮ膜６、
タングステン膜７不要箇所をＣＭＰにより除去してタン
グステンプラグを形成した。ついでこの上に全面にシリ
コン窒化膜８をプラズマＣＶＤ法にて形成した（図２
（ｂ））。
【００５５】その後は、実施例１における図３（ｂ）以
降の工程と同様にして半導体装置を完成した。
【００５６】本実施例の方法でも、工程の短縮化を図
り、銅系金属汚染物質の基板への拡散の問題を解消する
ことができる。
【００５７】（実施例３）バリア膜５の構成を変えたこ
と以外は実施例１と同様にして半導体装置を作製した。
本実施例では、図２（ｂ）の工程において以下のように
してバリア膜５を形成した。まず基板の裏面にスパッタ
リング法によりＴａ膜（膜厚５０ｎｍ）を成膜した。次
いでプラズマＣＶＤ法にてＳｉＯ2膜（膜厚５０ｎｍ）
を形成した。これにより膜厚１００ｎｍのＴａＮ／Ｓｉ
Ｏ2からなるバリア膜５を形成した。
【００５８】本実施例では、銅系金属汚染物質に対して
ＳｉＯ2膜よりもバリア性の高い複合膜をバリア膜５と
しているため、銅系金属汚染物質の基板への拡散をより
一層効果的に防止することができる。
【００５９】
【発明の効果】以上説明したように本発明によれば、銅
系金属膜の形成の前にウエハ裏面のバリア膜を形成して
いるため、銅系汚染物質の基板中への拡散を防止するこ
とができる。このため、銅系金属の成膜や銅配線上の溝
の形成等を行った後、その都度基板裏面を洗浄する必要
がなく、露光装置や成膜装置等に対するクロス汚染を防
止するための洗浄のみで済み、工程を大幅に短縮するこ
とができる。またバリア膜に付着した銅系金属汚染物質
は、シリコン基板表面に付着した場合と比べはるかに容
易に除去でき、残存汚染物質の拡散に伴う問題を効果的
に解消することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の工程断面であ
る。
【図２】本発明の半導体装置の製造方法の工程断面であ
る。
【図３】本発明の半導体装置の製造方法の工程断面であ
る。
【図４】従来の半導体装置の製造方法の工程断面であ
る。
【図５】従来の半導体装置の製造方法の工程断面であ
る。
【図６】従来の半導体装置の製造方法の工程断面であ
る。
【図７】従来の半導体装置の製造方法の工程断面であ
る。
【図８】本発明の半導体装置の製造方法の工程断面であ
る。
【図９】本発明の半導体装置の製造方法の工程断面であ
る。
【符号の説明】
１ シリコン基板 ２ 不純物拡散層 ３ ゲート電極 ４ シリコン酸化膜 ５ バリア膜 ６ Ｔｉ／ＴｉＮ膜 ７ タングステン膜 ８ シリコン窒化膜 ９ シリコン酸化膜 １１ Ｔｉ／ＴｉＮ膜 １２ 銅めっき膜 １３ シリコン窒化膜 １４ シリコン酸化膜 １５ シリコン窒化膜 １６ シリコン酸化膜 １７ Ｔｉ／ＴｉＮ膜 １８ 銅めっき膜 ２１ 素子分離領域 ３０ 銅系金属汚染物質

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の裏面にバリア膜を形成した
    後、半導体基板の主面に銅系金属膜を形成することを特
    徴とする半導体装置の製造方法。
  2. 【請求項２】 半導体基板の主面にゲート電極および拡
    散層を形成した後、熱処理を行う工程と、半導体基板の
    裏面にバリア膜を形成する工程と、半導体基板の主面に
    銅系金属膜を形成する工程とを有することを特徴とする
    半導体装置の製造方法。
  3. 【請求項３】 半導体基板の主面にゲート電極および拡
    散層を形成した後、熱処理を行う工程と、前記ゲート電
    極および拡散層の上に絶縁膜を形成した後、該絶縁膜中
    に、前記ゲート電極および／または前記拡散層に達する
    コンタクトプラグを形成する工程と、半導体基板の裏面
    にバリア膜を形成する工程と、半導体基板の主面に銅系
    金属膜を形成する工程とを有することを特徴とする半導
    体装置の製造方法。
  4. 【請求項４】 前記銅系金属膜の形成は、銅系金属膜を
    成膜した後、該銅系金属膜の不要部分を除去することに
    より行うことを特徴とする請求項１乃至３いずれかに記
    載の半導体装置の製造方法。
  5. 【請求項５】 前記銅系金属膜の不要部分の除去を化学
    的機械的研磨により行うことを特徴とする請求項４に記
    載の半導体装置の製造方法。
  6. 【請求項６】 前記銅系金属膜の成膜は、銅系金属材料
    を用いてめっき処理した後、基板温度を３００℃以上と
    してアニール処理することにより行うことを特徴とする
    請求項４または５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記バリア膜は、シリコン酸化膜である
    ことを特徴とする請求項１乃至６いずれかに記載の半導
    体装置の製造方法。
  8. 【請求項８】 前記バリア膜は、Ｔａ、ＴａＮ、Ｔｉ
    Ｎ、ＳｉＮまたはＳｉＯＮからなる第一の膜とシリコン
    酸化膜からなる第二の膜からなる複合膜であって、最表
    面に前記第二の膜を配置した膜であることを特徴とする
    請求項１乃至６いずれかに記載の半導体装置の製造方
    法。
  9. 【請求項９】 前記シリコン酸化膜を、ＣＶＤ法により
    形成することを特徴とする請求項７または８に記載の半
    導体装置の製造方法。
  10. 【請求項１０】 前記銅系金属膜を形成した後、前記バ
    リア膜の表面を洗浄液により洗浄することを特徴とする
    請求項１乃至９いずれかに記載の半導体装置の製造方
    法。
  11. 【請求項１１】 前記洗浄液は、銅系汚染物との錯体形
    成能力を有する錯化剤を含むことを特徴とする請求項１
    ０に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記錯化剤は、（ａ）ポリアミノカル
    ボン酸類、（ｂ）ポリアミノカルボン酸類を除くカルボ
    ン酸類、および（ｃ）フッ化アンモニウムからなる三種
    の化合物群から選択された一種または二種以上の化合物
    を含むことを特徴とする請求項１１に記載の半導体装置
    の製造方法。
JP31632498A 1998-11-06 1998-11-06 半導体装置の製造方法 Expired - Fee Related JP3279532B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP31632498A JP3279532B2 (ja) 1998-11-06 1998-11-06 半導体装置の製造方法
TW088119133A TW439209B (en) 1998-11-06 1999-11-03 Method for manufacturing semiconductor device
US09/433,970 US6136708A (en) 1998-11-06 1999-11-04 Method for manufacturing semiconductor device
CNB991223721A CN1137510C (zh) 1998-11-06 1999-11-04 制造半导体器件的方法
KR1019990048753A KR20000035252A (ko) 1998-11-06 1999-11-05 반도체 장치 제조 방법
EP99121911A EP0999584B1 (en) 1998-11-06 1999-11-05 Method for manufacturing semiconductor device
DE69922617T DE69922617T2 (de) 1998-11-06 1999-11-05 Verfahren zur Herstellung einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31632498A JP3279532B2 (ja) 1998-11-06 1998-11-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000150640A true JP2000150640A (ja) 2000-05-30
JP3279532B2 JP3279532B2 (ja) 2002-04-30

Family

ID=18075871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31632498A Expired - Fee Related JP3279532B2 (ja) 1998-11-06 1998-11-06 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US6136708A (ja)
EP (1) EP0999584B1 (ja)
JP (1) JP3279532B2 (ja)
KR (1) KR20000035252A (ja)
CN (1) CN1137510C (ja)
DE (1) DE69922617T2 (ja)
TW (1) TW439209B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297947A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2004087691A (ja) * 2002-08-26 2004-03-18 Fujitsu Ltd ゲート絶縁膜を除去する方法
US6767782B2 (en) 2001-05-11 2004-07-27 Renesas Technology Corp. Manufacturing method of semiconductor device
US7268068B2 (en) 2000-09-14 2007-09-11 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2009182133A (ja) * 2008-01-30 2009-08-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US7682975B2 (en) 2005-06-22 2010-03-23 Kabushiki Kaisha Toshiba Semiconductor device fabrication method
JP2010098139A (ja) * 2008-10-16 2010-04-30 Fuji Electric Systems Co Ltd 半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475100B2 (ja) * 1998-11-26 2003-12-08 シャープ株式会社 半導体装置の製造方法
DE19915078A1 (de) * 1999-04-01 2000-10-12 Siemens Ag Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe
TW490756B (en) 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
KR100671610B1 (ko) * 2000-10-26 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
TW480619B (en) * 2001-04-17 2002-03-21 United Microelectronics Corp Cleaning method for dual damascene manufacture process
US6350689B1 (en) * 2001-04-23 2002-02-26 Chartered Semiconductor Manufacturing Ltd. Method to remove copper contamination by using downstream oxygen and chelating agent plasma
US7319071B2 (en) * 2004-01-29 2008-01-15 Micron Technology, Inc. Methods for forming a metallic damascene structure
TWI503878B (zh) * 2008-11-07 2015-10-11 Uwiz Technology Co Ltd 化學機械平坦化後用之酸性清潔組成物
JP2010212589A (ja) * 2009-03-12 2010-09-24 Renesas Electronics Corp 半導体装置の製造方法
US9136206B2 (en) * 2012-07-25 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Copper contact plugs with barrier layers
CN112582340B (zh) * 2020-12-15 2023-06-30 上海集成电路研发中心有限公司 金属钴互连层和接触孔层的形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3669734A (en) * 1970-08-05 1972-06-13 Rca Corp Method of making electrical connections to a glass-encapsulated semiconductor device
DE3370252D1 (en) * 1982-12-28 1987-04-16 Toshiaki Ikoma Voltage-control type semiconductor switching device
US4500394A (en) * 1984-05-16 1985-02-19 At&T Technologies, Inc. Contacting a surface for plating thereon
US4866505A (en) * 1986-03-19 1989-09-12 Analog Devices, Inc. Aluminum-backed wafer and chip
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
EP0261846B1 (en) * 1986-09-17 1992-12-02 Fujitsu Limited Method of forming a metallization film containing copper on the surface of a semiconductor device
JPH01304786A (ja) * 1988-06-01 1989-12-08 Mitsubishi Electric Corp 光発電素子
US5316974A (en) * 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
JP2839579B2 (ja) * 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
JPH0629621A (ja) * 1992-07-09 1994-02-04 Mitsubishi Electric Corp 半導体レーザ装置
US5654245A (en) * 1993-03-23 1997-08-05 Sharp Microelectronics Technology, Inc. Implantation of nucleating species for selective metallization and products thereof
US5476816A (en) * 1994-03-28 1995-12-19 Motorola, Inc. Process for etching an insulating layer after a metal etching step
KR0144821B1 (ko) * 1994-05-16 1998-07-01 양승택 저전원전압으로 작동가능한 갈륨비소 반도체 전력소자의 제조 방법
US5498293A (en) * 1994-06-23 1996-03-12 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
DE4432210A1 (de) * 1994-09-09 1996-03-14 Siemens Ag Verfahren zur Rückseitenätzung einer mit Siliziumdioxid beschichteten Halbleiterscheibe mit Fluorwasserstoffgas
JPH08227834A (ja) * 1995-02-21 1996-09-03 Sony Corp 半導体ウェーハ及びその製造方法
JPH09186235A (ja) * 1995-12-27 1997-07-15 Sony Corp 半導体装置の製造方法およびその製造装置
TW416987B (en) * 1996-06-05 2001-01-01 Wako Pure Chem Ind Ltd A composition for cleaning the semiconductor substrate surface
JP3219020B2 (ja) * 1996-06-05 2001-10-15 和光純薬工業株式会社 洗浄処理剤
JP2943728B2 (ja) * 1996-10-18 1999-08-30 日本電気株式会社 半導体装置の製造方法
US5801100A (en) * 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268068B2 (en) 2000-09-14 2007-09-11 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6767782B2 (en) 2001-05-11 2004-07-27 Renesas Technology Corp. Manufacturing method of semiconductor device
JP2003297947A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2004087691A (ja) * 2002-08-26 2004-03-18 Fujitsu Ltd ゲート絶縁膜を除去する方法
US7682975B2 (en) 2005-06-22 2010-03-23 Kabushiki Kaisha Toshiba Semiconductor device fabrication method
JP2009182133A (ja) * 2008-01-30 2009-08-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010098139A (ja) * 2008-10-16 2010-04-30 Fuji Electric Systems Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20000035252A (ko) 2000-06-26
DE69922617D1 (de) 2005-01-20
EP0999584B1 (en) 2004-12-15
TW439209B (en) 2001-06-07
EP0999584A3 (en) 2000-08-30
US6136708A (en) 2000-10-24
JP3279532B2 (ja) 2002-04-30
DE69922617T2 (de) 2005-12-08
CN1137510C (zh) 2004-02-04
EP0999584A2 (en) 2000-05-10
CN1253376A (zh) 2000-05-17

Similar Documents

Publication Publication Date Title
JP3279532B2 (ja) 半導体装置の製造方法
JP3180779B2 (ja) 半導体装置の製造方法
JP3003684B1 (ja) 基板洗浄方法および基板洗浄液
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
US6890853B2 (en) Method of depositing metal film and metal deposition cluster tool including supercritical drying/cleaning module
JP3434750B2 (ja) 洗浄装置のライン構成及びその設計方法
KR100381355B1 (ko) 기판의세정방법
US7915170B2 (en) Reducing contamination of semiconductor substrates during beol processing by providing a protection layer at the substrate edge
JP2001053076A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US20070026670A1 (en) Method of reducing contamination by removing an interlayer dielectric from the substrate edge
US20100248463A1 (en) Enhancing adhesion of interlayer dielectric materials of semiconductor devices by suppressing silicide formation at the substrate edge
US8426312B2 (en) Method of reducing contamination by providing an etch stop layer at the substrate edge
US6733597B2 (en) Method of cleaning a dual damascene structure
US20010039116A1 (en) Fabrication method for semiconductor device
US20060091110A1 (en) Cleaning solution and method for cleaning semiconductor device by using the same
US6635565B2 (en) Method of cleaning a dual damascene structure
US6423147B1 (en) Method of cleaning a wafer
US6638365B2 (en) Method for obtaining clean silicon surfaces for semiconductor manufacturing
TW460965B (en) Cleaning method and device for silicon substrate
JP2001308054A (ja) 半導体装置の製造方法
US20080236617A1 (en) Use of dilute hydrochloric acid in advanced interconnect contact clean in nickel semiconductor technologies
JP2002217158A (ja) 半導体装置の製造方法
JP2002176022A (ja) 基板の洗浄方法および洗浄液
US20020176996A1 (en) Method of electroplating
JP2004095899A (ja) 洗浄方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees