KR100381355B1 - 기판의세정방법 - Google Patents

기판의세정방법 Download PDF

Info

Publication number
KR100381355B1
KR100381355B1 KR10-1998-0051608A KR19980051608A KR100381355B1 KR 100381355 B1 KR100381355 B1 KR 100381355B1 KR 19980051608 A KR19980051608 A KR 19980051608A KR 100381355 B1 KR100381355 B1 KR 100381355B1
Authority
KR
South Korea
Prior art keywords
cleaning
substrate
metal
acid
oxide film
Prior art date
Application number
KR10-1998-0051608A
Other languages
English (en)
Other versions
KR19990045685A (ko
Inventor
도모꼬 와께
히데미쯔 아오끼
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR19990045685A publication Critical patent/KR19990045685A/ko
Application granted granted Critical
Publication of KR100381355B1 publication Critical patent/KR100381355B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/26—Organic compounds containing oxygen
    • C11D7/265—Carboxylic acids or salts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • C11D2111/22—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Abstract

패턴된 금속층이 형성된 기판을 세정하는 방법은 킬레이트 작용(chelating action)을 하는 카르복시산의 수용액을 사용하여 기판으로부터 오염 금속을 제거하는 단계를 포함한다. 이 수용액은 수용성 카르복시산, 카르복시산 암모늄염, 및 아미노기를 가진 카르복시산 중 하나를 포함하고 상기 수용성 카르복시산은 아세트산(acetic acid), 포름산(formic acid), 시트르산(citric acid), 및 옥살산(oxalic acid) 중 하나이다. 패턴된 금속층은 전이 금속과, 이 전이 금속과 Si, N 및 O 중 하나와의 화합물 중 하나로 이루어진다.

Description

기판의 세정 방법{METHOD FOR CLEANING A SUBSTRATE}
본 발명은 일반적으로 패턴된 금속층이 형성된 기판의 세정 방법에 관한 것으로 특히 패터닝을 고밀도로 미세하게 행함으로써 금속층이 형성된 기판에 부착되는 오염 금속을 제거하기 위한 세정 방법 및 세정 용액에 관한 것이다.
최근, 디바이스들이 고밀도화됨에 따라, 반도체 기판, 액정 기판, 전자 디바이스용 인쇄 기판 및 자성 재료를 가진 기판과 같은 박막 다층 구조를 가진 기판들에 다층막들의 미세 처리가 행해지고 있다.
특히, 반도체 디바이스들이 고집적화되어 게이트 전극들은 미세화 된다. 이로 인해, 저저항 실리사이드 재료들(WSix, TiSix) 또는 텅스텐(W) 등과 같은 금속 재료들, 또는 W 또는 WSix막 또는 TiSix막 간에 삽입된 TiN, WN을 가지는 다층 구조가 게이트 전극 재료로서 사용되게 된다
도 1은 박막 트랜지스터의 개략적인 구조를 나타낸다. Si(실리콘) 기판(1) 상에 게이트 산화막(SiO2)(2)이 형성된 후, 이 게이트 산화막(2) 상에 금속막이 피착된다. 이 금속막을 건식 에칭함으로써 미세하게 패터닝되어 게이트 전극(3)이 형성된다. 이후, 소오스 영역(4)와 드레인 영역(5)이 이온 주입에 의해 기판(1) 내에 형성된다.
이들 단계에서, Fe, Al 등의 오염 금속들(6)은 건식 에칭 장치 및 이온 주입기로 부터 발생되어 게이트 산화막(2)의 표면에 부착된다. 게이트 산화막(2) 상의 오염 금속(6)은 후속 열처리 단계에서 게이트 산화막(2)을 통하여 Si 기판(1)으로 확산한다. 이는 게이트 전극(3) 하부의 채널 영역에 누설 전류를 쉽게 발생시키거나, 소오스 영역과 드레인 영역 간의 최대 허용 전압을 감소시켜서, 디바이스의 신뢰도의 저하를 유발한다.
따라서, 게이트 산화막(2)의 표면으로부터 오염 금속(6)을 제거할 필요가 있으며, 게이트 산화막(2) 상의 금속막을 건식 에칭한 후와 이온 주입 후에, 이들 단계들 동안 생성된 오염 금속을 게이트 산화막(2)의 표면으로부터 제거할 목적으로 산성 세정 용액을 이용한 세정 처리를 행하고 있다.
통상적으로, Si 기판을 사용하는 반도체 공정에서 SPM(sulfuric acid- hydrogen peroxide mixture) 또는 HPM(hydrochloric acid-hydrogen peroxide-water mixture)가 오염 금속을 제거하기 위한 세정 용액으로서 주로 사용된다.
액정과 인쇄 기판은 산성 세정 용액에 의해 거의 세정되지 않고 IPA(isopropyl alcohol)과 같은 유기 용액을 이용하여 세정되고 있다.
그러나, 오염 금속의 제거용으로 사용된 종래의 산성 세정 용액(SPM, HPM)은 게이트 전극(3)을 구성하는 재료들을 에칭할 가능성이 있다는 문제점을 가지고 있다.
특히, 저저항 게이트로서 사용된 금속 배선 재료들 중에서 TiN과 W은 이들 산성 용액에 의해 용이하게 에칭되기 때문에, 이들은 세정 처리용으로 사용될 수 없다.
도 2a에 나타난 바와 같이, 예를 들면, 게이트 전극(3)은 게이트 산화막(2) 상에 폴리 실리콘층(7)이 형성되고 이 폴리 실리콘층(7) 상에 질화막(TiN)(8)과 실리사이드막(TiSix)(9)이 순차적으로 피착되는 다층막들로 구성된 DRAM 게이트 전극이다. 세척 용액 SPM 또는 HPM이 건식 에칭후 또는 이온 주입 후에 생성된 오염 금속의 제거용으로 사용되는 경우, 질화막(TiN)(8)의 측벽이 도 2b에 나타난 바와 같이 에칭되어, 다층 구조를 유지할 수 없게 되고 게이트 전극과 배선은 제거될 수도 있다.
더욱이, 금속의 제거에 효과적인 DHF(fluoric acid-aqueous system-water mixture)가 세정 용액으로서 사용되는 경우, 실리사이드층(TiSix)(9)이 크게 에칭되고 게이트 산화막(SiO2)(2) 또한 에칭되기 때문에 DHF는 사용될 수 없다.
전술된 바와 같이, 반도체 디바이스의 집적화가 진전됨에 따라, 게이트 전극의 폭 또한 미세하게 되기 때문에, 종래의 산성 세척 용액을 이용한 처리에 의해 에칭되는 재료의 양을 무시할 수 없으며, 저저항 금속 재료의 에칭없이 오염 금속을 제거할 수 있는 세정 용액이 요구된다.
본 발명은 이러한 배경하에서 이루어졌으며, 본 발명의 목적은 기판의 세정 처리시 기판 상에 형성된 임의의 패턴된 금속 재료의 에칭없이도 기판 표면으로부터 오염 금속을 제거하기 위한 세정 방법 및 이 방법에 사용된 세정 용액을 제공함에 있다.
본 발명에 따르면, 철(Fe), 알루미늄(Al) 등과 같은 금속과 킬레이트 작용(chelating action)을 하는 수용액은 오염 금속의 제거용 세정 용액으로서 사용된다. 특히, 킬레이트 작용을 하는 카르복시산(carboxylic acid)이 세정 용액으로서 사용될 수도 있다. 즉, 이 세정 용액은 아세트산(acetic acid), 포름산(formic acid), 시트르산(citric acid), 옥살산(oxalic acid) 등과 같은 수용성 카르복시산, 카르복시산 암모늄염(ammonium carboxylate), 및 아미노기를 가진 카르복시산 중 하나를 포함하는 수용액으로 구성될 수도 있다. 금속과의 킬레이트 작용을 향상시키기 위하여 킬레이트 작용을 하는 카르복시산에 킬레이트제가 첨가될 수도 있다.
본 발명에 따른 세정 방법은 패턴된 금속층이 상부에 형성된 기판의 표면으로부터 오염 금속을 세정 용액으로 제거하는 단계를 포함한다.
패턴된 금속층을 구성하는 재료로는 Ti(titanium), W(tungsten), Co(cobalt), Ni(nickel) 또는 Ta(tantalum), 또는 이들 각각의 전이 금속과 Si(silicon), N(nitrogen) 또는 O(oxygen)로 구성된 화합물이고, 금속 오염은 이 패턴된 금속층의 에칭 없이 확실하게 제거될 수 있다.
예를 들면, 반도체 기판 상에 게이트 산화막이 형성되고 나서 이 게이트 산화막 상에 게이트 전극이 형성되는 경우에, 세정 용액에 첨가된 카르복시산과 아미노기는 Fe, Al 등과 같은 금속과의 킬레이트 작용에 의한 복합체를 형성하여, 게이트 산화막에 부착된 오염 금속이 제거될 수 있게 한다.
이 경우에 오염 금속은 종종 금속 산화물 또는 금속 원자의 형태로 표면 산화막 상에 화학적 또는 물리적으로 흡착된다. 본 발명에 따르면, 이 흡착된 오염 금속은 킬레이트 작용에 의해 쉽게 포착되어 제거될 수 있다.
한편, 게이트 전극의 금속 재료는 강한 금속간 결합을 이루고 있기 때문에, 세정 용액의 킬레이트 작용에 의해 이 결합이 분열되어 제거될 가능성은 거의 없다. 따라서, 본 발명에 따른 세정 용액이 세정 처리용으로 사용된다고 할지라도, 게이트 전극 부분은 거의 에칭되지 않는다.
도 1은 박막 전계 효과 트랜지스터의 일례를 나타낸 도면.
도 2a는 종래의 세정 용액으로 세정 처리하기 전의 게이트 산화막 상에 형성된 다층 게이트 전극을 가진 박막 전계 효과 트랜지스터의 다른 예를 나타낸 도면.
도 2b는 종래의 세정 용액으로 세정 처리를 한 후의 도 2a의 박막 전계 효과 트랜지스터를 나타낸 도면.
도 3은 본 발명의 실시예에 따른 SPM, HPM 및 세정 용액을 이용한 각 경우의 TiN막의 에칭 레이트를 나타낸 그래프.
도 4는 Fe 오염을 제거하는 효과에 대해 본 발명의 일 실시예에 따른 세정 용액, SPM과 HPM의 비교를 나타낸 그래프.
도 5a는 본 발명의 실시예에 따른 세정 용액으로 세정 처리하기 전의 게이트 산화막 상에 형성된 다층 게이트 전극을 가지는 박막 전계 효과 트랜지스터의 일례를 나타낸 도면.
도 5b는 본 실시예에 따른 세정 용액으로 세정 처리한 후의 도 5a의 박막 전계 효과 트랜지스터를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 실리콘 기판
2 : 게이트 산화막
3 : 게이트 전극
4 : 소오스 영역
5 : 드레인 영역
본 발명에 따른 세정 용액과 이 세정 용액의 사용에 의한 세정 방법의 일례가 이하에 기술될 것이다.
발명자들은 킬레이트제가 첨가된 옥살산(1％)의 수용액(이하, 1％ 옥살산 수용액이라 칭함)이 기판 상에 형성된 금속층의 에칭없이 기판 표면으로부터 오염 금속을 제거하는 데 적합하다는 것을 발견하였다.
구체적으로, 다음 킬레이트제들 중 하나가 1％의 옥살산 농도를 가진 수용액에 첨가된다: 에틸렌다이아민테트라아세트산(ethylenediaminetetraacetic acid (EDTA))와 트랜스-1,2-다이아미노사이클로헥산테트라아세트산(trans-1,2- diamino cyclohexanetetraacetic acid(CyDTA))와 같은 아미노폴리카르복시산(aminopolycarboxylic acid); 에틸렌다이아민테트라(메틸렌포스포네이트)(ethylene diamine tetra(methylenephosphonate)(EDTPO)), 에틸렌다이아민다이(메틸렌포스포네이트)(ethylenediaminedi(methylene phosphonate)(EDDPO), 나이트릴로트리스(메틸렌포스포네이트)(nitrilo tris(methylenephosphonate)(NTPO)) 및 1-하이드록시에틸리덴-1,1'-다이포스포닉산(1-hydroxyethyrlidene-1,1'diphosphonic acid)(HEDPO)과 같은 인산(phosphonic acid); 트리포스포릭산(triphosphoric acid)과 헥사메타포스페이트산(hexametaphosphatic acid)과 같은 축합 인산염(phosphate); 아세틸아세톤(acetylacetone)과 헥사플루오르아세틸아세톤(hexa fluoroacetylacetone)과 같은 다이케톤(diketone); 에틸렌다이아민(ethylene diamine)과 트리에탄올아민(triethanolamine)과 같은 아민(amine); 할로겐 이온(F-, Cl-, Br-, I-), 시안화물 이온(cyanide ion), 티오시아네이트 이온(thiocyanate ion), 티오설페이트 이온(thiosulfate ion) 및 암모늄 이온과 같은 무기 이온의 화합물; 및 그 암모늄염(amonium salt). 특히, EDTA, CyDTA, EDTPO, EDDPO, NTPO 및 HEDPO를 사용하는 것이 바람직하다.
세정 용액은 옥살산과 같이 킬레이트 작용을 하는 카르복시산만을 사용함으로써 생성될 수 있다. 본 실시예에 있어서, 킬레이트 작용을 향상시키기 위하여, 전술된 킬레이트제들로부터 선택된 킬레이트제가 옥살산 용액(1％)에 첨가된다. 보다 구체적으로, EDTA를 킬레이트제로서 사용하여 30ppm EDTA를 옥살산 용액(1％)에 첨가함으로써 세정 용액(1％ 옥살산 수용액)을 생성한다.
도 3에 나타난 바와 같이, TiN막에 대해 본 발명의 세정 용액(1％ 옥살산 수용액)과 종래의 세정 용액들 SPM과 HPM의 에칭 레이트를 각기 측정하여, 그 결과를 도 3에 나타냈다. 이 TiN막은 DRAM의 다층 게이트의 서브층으로서 사용된다.
도 3으로부터 알 수 있는 바와 같이, 종래에 사용된 세정 용액들 SPM과 HPM은 참조 번호(301, 302)로 나타난 바와 같이 TiN막에 대해 각각 6 nm/min 보다 훨씬 높은 에칭 레이트를 나타낸다.
한편, 옥살산(1％)의 수용액에 첨가된 킬레이트제를 가진 본 발명의 세정 용액은 참조 번호(303)으로 나타낸 바와 같이 0.1 nm/min 이하의 에칭 레이트를 나타내에, 거의 에칭되지 않는다.
다음으로, 본 발명의 세정 용액(1％ 옥살산 수용액)과 종래에 사용된 세정 용액 SPM과 HPM을 Fe 오염의 제거하는 효과에 대해 검사하였다.
도 4에 나타난 바와 같이, 오염 금속(Fe 오염물)이 부착된 Si 기판(실리콘 웨이퍼)은 각 세정 용액으로 세정 처리되었고, 이 세정 처리 후 표면 상의 Fe 농도가 측정되었다. 이 결과는 도 4에 나타나 있다.
도 4를 참조하면, 세정 처리 전의 Fe 농도는 참조 번호(401)로 나타낸 바와 같이 약 5×1012atom/cm2이다. 5×1012atoms/cm2의 초기 Fe 농도는 참조 번호(402)로 나타낸 바와 같이 옥살산(1％) 수용액에 첨가된 킬레이트제를 가진 세정 용액으로 세정한 후에 1010atoms/cm2이하로 감소될 수 있다. 참조 번호(403, 404)로 나타낸 바와 같이 종래의 세정 용액들 SPM과 HPM으로 세정 처리하여 각각 유사한 효과를 얻을 수 있다.
도 3과 도 4에 나타낸 측정 결과로부터, 표면 상에 잔류된 오염 금속(Fe 오염)은 옥살산(1％) 수용액에 킬레이트제가 첨가된 세정 용액으로 세정 처리함으로써 TiN막의 에칭없이 제거될 수 있다고 예측된다.
이제, 옥살산 수용액(1％), 즉 1％의 옥살산 수용액에 킬레이트제가 첨가된 세정 용액으로 반도체 기판을 세정하는 방법이 기술된다.
도 5a를 참조하면, 실리콘 기판(1)은 상부에 5 nm의 두께로 피착된 게이트 산화막(2)를 가지고 이 상부에 게이트 전극(3) 또는 패턴된 금속층이 형성된다. 보다 구체적으로, 게이트 산화막(2) 상에 100 nm 두께의 폴리 실리콘막(다결정 실리콘막)(7), 10 nm 두께의 TiN(질화 티타늄)막(8), 및 200 nm 두께의 TiSix막(9)이 이 순으로 순차 형성된다. 이후, 이들 층들은 건식 에칭함으로써 패터닝되어 다층 게이트 전극(3)을 형성한다.
전술된 바와 같이, 다층막의 건식 에칭시, 게이트 산화막(2)의 표면 상에 Fe 오염물(6)이 잔류된다.
건식 에칭 후 게이트 산화막(2)으로부터 오염 금속을 제거하기 위하여, 세정 용액(1％ 옥살산 수용액)은 5분 동안 세정 처리를 행하는 데 사용되었다. TiN막(8)의 측면 에칭량이 0.5 nm 이하에서 조절될 수 있기 때문에, 세정 처리 후 게이트 전극(3)의 단면 형태는 도 5b에 나타낸 바와 같이, 처리 전과 비교하여 거의 변하지 않았다.
이에 비해, 종래의 세정 용액(HPM)이 5분 동안 세정 처리에 사용되었다면, 특히 TiN막(8)의 에칭 속도가 빠르기 때문에, 도 2b에 나타낸 바와 같이 TiN막(8)의 측면에 30 nm의 측면 에칭이 발생하여, 게이트 전극(3)의 다층 구조가 유지될 수 없다. 따라서, TiSi막(실리사이드 재료)(9)이 제거되는 경우가 있다.
세정 처리의 결과로서, 게이트 산화막(2)의 표면 상에 잔류된 Fe 오염물은 건식 에칭 처리 후의 3×1011atoms/cm2의 레벨로부터 세정 처리 후의 1×1010atoms/cm2의 레벨까지 감소될 수 있고, 이 레벨은 종래의 용액으로 세정 처리함으로써 달성된 것과 등가이다.
전술된 실시예에 따르면, 상부에 게이트 전극(3)이 형성된 반도체 기판은 세정 용액(1％ 옥살산 수용액)으로 세정됨으로써 게이트 전극 재료의 에칭이 방지된다. 따라서, 게이트 전극(3)의 형태가 유지될 수 있는 반면에 오염 금속은 디바이스의 신뢰도의 저하없이 제거된다.
더욱이, 오염 금속은 반도체 기판(실리콘 웨이퍼)의 전체 표면으로부터 제거될 수 있기 때문에, 반도체 디바이스를 제작하는 후속 프로세스에서, 교차 오염(cross contamination)이 방지될 수 있고, 신뢰성이 높은 디바이스의 생산이 실시 가능하다.
옥살산 수용액이 전술된 실시예에서 세정 용액으로서 사용되었지만, 아세트산, 포름산, 시트르산 등과 같은 수용성 카르복시산이 사용될 수 있다. 더욱이, 이들 카르복시산들 중 하나의 암모늄염과 아미노기를 갖는 카르복시산 중 하나를포함하는 수용액이 사용될 수도 있다.
다층 구조(여기서, TiSix/TiN)를 가지는 게이트 전극(3)이 세정될 게이트 전극의 일례로서 기술되었지만, 기판 상에 노출된 금속은 전극 또는 배선의 특정 부분에 국한되지 않는다. 또한, 본 발명에 따른 세정 처리는 패턴된 금속층이 형성된 기판에 대해 효과적이다.
금속층으로서 사용된 금속의 형태는 Ti, W, Co, Ni 또는 Ta와 같은 전이 금속, 또는 이 전이 금속과 Si, Ni 또는 O로 구성된 화합물일 수 있다. 더욱이, TiSix, TiN, TiOx, WNx, WOx, CoSix, CoNx, NiSix, NiNx, NiOx, TaSix, TaNx 또는 TaOx일 수도 있다. 전술된 금속 또는 화합물 중 하나가 게이트 전극(3)을 구성하는 재료로서 사용되어, 본 발명에 따른 세정 처리시 기판에 부착된 오염 금속은 게이트 전극의 에칭없이 확실하게 제거될 수 있게 된다.
그 결과, 트랜지스터들의 스위칭 특성에 대한 게이트 전극의 에칭의 역 효과는 발생되지 않았고, 게이트 산화막으로부터 오염 금속을 제거함으로써 트랜지스터들의 정션의 누설 발생은 방지될 수 있다.
본 발명에 따르면, 수용성 카르복시산, 카르복시산 암모늄염, 및 아미노기 카르복시산 중 하나를 포함하는 수용액으로 기판을 세정처리함으로써 기판 상에 잔류된 오염 금속이 기판 상에 형성된 금속층의 에칭없이 제거될 수 있다.

Claims (1)

  1. 반도체 기판 상에 트랜지스터를 형성하는 동안 게이트 산화막의 금속 오염을 세정하는 방법에 있어서,
    상기 게이트 산화막 상에, 상기 트랜지스터용 게이트 전극으로서, Ti, W, Co, Ni 및 Ta을 포함하는 그룹으로부터 선택된 하나의 전이 금속, 및 상기 전이 금속과 Si, N 및 O 중의 하나와의 화합물 중 하나로 이루어진 저저항 금속 적층을 드라이 에칭하여 게이트 금속층을 형성하는 단계; 및
    상기 게이트 금속층을 형성한 후에 그리고 상기 기판을 열처리하기 전에, 킬레이트 작용을 하는 카르복시산 암모늄염 수용액, 또는 아미노기를 갖는 카르복시산 수용액과 킬레이트제로 이루어지는 세정 용액으로 상기 게이트 산화막의 금속 오염을 제거하는 단계
    를 포함하는 것을 특징으로 하는 세정 방법.
KR10-1998-0051608A 1997-11-28 1998-11-28 기판의세정방법 KR100381355B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-328675 1997-11-28
JP9328675A JP3039493B2 (ja) 1997-11-28 1997-11-28 基板の洗浄方法及び洗浄溶液

Publications (2)

Publication Number Publication Date
KR19990045685A KR19990045685A (ko) 1999-06-25
KR100381355B1 true KR100381355B1 (ko) 2003-08-19

Family

ID=18212915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0051608A KR100381355B1 (ko) 1997-11-28 1998-11-28 기판의세정방법

Country Status (5)

Country Link
US (1) US6319801B1 (ko)
JP (1) JP3039493B2 (ko)
KR (1) KR100381355B1 (ko)
CN (1) CN1320165C (ko)
TW (1) TW411504B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875156B1 (ko) * 2006-12-29 2008-12-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787805B1 (en) 1999-06-23 2004-09-07 Seiko Epson Corporation Semiconductor device and manufacturing method
JP3515041B2 (ja) * 2000-03-13 2004-04-05 沖電気工業株式会社 半導体素子の製造方法
WO2002007200A1 (fr) * 2000-07-14 2002-01-24 Mitsubishi Gas Chemical Company, Inc. Compositions de gravure
KR100366623B1 (ko) * 2000-07-18 2003-01-09 삼성전자 주식회사 반도체 기판 또는 ｌｃｄ 기판의 세정방법
JP4661005B2 (ja) * 2000-09-05 2011-03-30 和光純薬工業株式会社 Ｔｉ系膜用エッチング剤及びエッチング方法
JP4754080B2 (ja) * 2001-03-14 2011-08-24 東京エレクトロン株式会社 基板処理装置のクリーニング方法及び基板処理装置
US6867148B2 (en) * 2001-05-16 2005-03-15 Micron Technology, Inc. Removal of organic material in integrated circuit fabrication using ozonated organic acid solutions
TWI260735B (en) * 2002-01-18 2006-08-21 Nanya Technology Corp Method preventing short circuit between tungsten metal wires
AU2003225178A1 (en) * 2002-04-24 2003-11-10 Ekc Technology, Inc. Oxalic acid as a cleaning product for aluminium, copper and dielectric surfaces
JP2004101849A (ja) * 2002-09-09 2004-04-02 Mitsubishi Gas Chem Co Inc 洗浄剤組成物
US8522801B2 (en) 2003-06-27 2013-09-03 Lam Research Corporation Method and apparatus for cleaning a semiconductor substrate
US7799141B2 (en) 2003-06-27 2010-09-21 Lam Research Corporation Method and system for using a two-phases substrate cleaning compound
US7648584B2 (en) * 2003-06-27 2010-01-19 Lam Research Corporation Method and apparatus for removing contamination from substrate
US8316866B2 (en) 2003-06-27 2012-11-27 Lam Research Corporation Method and apparatus for cleaning a semiconductor substrate
US7737097B2 (en) 2003-06-27 2010-06-15 Lam Research Corporation Method for removing contamination from a substrate and for making a cleaning solution
US7913703B1 (en) 2003-06-27 2011-03-29 Lam Research Corporation Method and apparatus for uniformly applying a multi-phase cleaning solution to a substrate
US8323420B2 (en) 2005-06-30 2012-12-04 Lam Research Corporation Method for removing material from semiconductor wafer and apparatus for performing the same
US7416370B2 (en) 2005-06-15 2008-08-26 Lam Research Corporation Method and apparatus for transporting a substrate using non-Newtonian fluid
US7862662B2 (en) 2005-12-30 2011-01-04 Lam Research Corporation Method and material for cleaning a substrate
US8522799B2 (en) 2005-12-30 2013-09-03 Lam Research Corporation Apparatus and system for cleaning a substrate
US7568490B2 (en) 2003-12-23 2009-08-04 Lam Research Corporation Method and apparatus for cleaning semiconductor wafers using compressed and/or pressurized foams, bubbles, and/or liquids
US8043441B2 (en) 2005-06-15 2011-10-25 Lam Research Corporation Method and apparatus for cleaning a substrate using non-Newtonian fluids
JP4390616B2 (ja) 2004-04-27 2009-12-24 Ｎｅｃエレクトロニクス株式会社 洗浄液及び半導体装置の製造方法
KR100626382B1 (ko) * 2004-08-03 2006-09-20 삼성전자주식회사 식각 용액 및 이를 이용한 자기 기억 소자의 형성 방법
CN1900363B (zh) * 2005-07-21 2016-01-13 安集微电子（上海）有限公司 清洗液及其用途
EP2428557A1 (en) 2005-12-30 2012-03-14 LAM Research Corporation Cleaning solution
US7897213B2 (en) 2007-02-08 2011-03-01 Lam Research Corporation Methods for contained chemical surface treatment
US8211846B2 (en) 2007-12-14 2012-07-03 Lam Research Group Materials for particle removal by single-phase and two-phase media
US20150104952A1 (en) * 2013-10-11 2015-04-16 Ekc Technology, Inc. Method and composition for selectively removing metal hardmask and other residues from semiconductor device substrates comprising low-k dielectric material and copper
RU2647841C2 (ru) * 2016-08-11 2018-03-21 Публичное акционерное общество "Ракетно-космическая корпорация "Энергия" имени С.П. Королёва (ПАО "РКК "Энергия") Электролизёр воды и способ его эксплуатации
CN108022827B (zh) * 2016-11-02 2020-05-05 株洲中车时代电气股份有限公司 一种碳化硅金属污染处理方法
JPWO2021153220A1 (ko) 2020-01-30 2021-08-05

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005773A (ko) * 1996-06-05 1998-03-30 다나까 모또아끼 세정처리제

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110881A (en) * 1990-11-05 2000-08-29 Ekc Technology, Inc. Cleaning solutions including nucleophilic amine compound having reduction and oxidation potentials
JP3435698B2 (ja) * 1992-03-11 2003-08-11 三菱瓦斯化学株式会社 半導体基板の洗浄液
JPH0737846A (ja) * 1993-07-22 1995-02-07 Texas Instr Japan Ltd レジスト剥離後に用いるリンス液、半導体装置およびその製造方法
US5466389A (en) * 1994-04-20 1995-11-14 J. T. Baker Inc. PH adjusted nonionic surfactant-containing alkaline cleaner composition for cleaning microelectronics substrates
FR2722511B1 (fr) * 1994-07-15 1999-04-02 Ontrak Systems Inc Procede pour enlever les metaux dans un dispositif de recurage
WO1997005228A1 (fr) * 1995-07-27 1997-02-13 Mitsubishi Chemical Corporation Procede de traitement de la surface d'un substrat et composition de traitement de surface prevue a cet effet
JPH09157692A (ja) * 1995-10-04 1997-06-17 Mitsubishi Chem Corp 表面処理組成物及び基体表面処理方法
KR100360394B1 (ko) * 1995-12-20 2003-01-24 삼성전자 주식회사 반도체기판의세정방법및이에사용되는세정액
US5700383A (en) * 1995-12-21 1997-12-23 Intel Corporation Slurries and methods for chemical mechanical polish of aluminum and titanium aluminide
JPH09246222A (ja) * 1996-03-07 1997-09-19 Kawasaki Steel Corp 半導体装置の洗浄剤および半導体装置の製造方法
US5858813A (en) * 1996-05-10 1999-01-12 Cabot Corporation Chemical mechanical polishing slurry for metal layers and films
US5989353A (en) * 1996-10-11 1999-11-23 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005773A (ko) * 1996-06-05 1998-03-30 다나까 모또아끼 세정처리제

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875156B1 (ko) * 2006-12-29 2008-12-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
CN1221810A (zh) 1999-07-07
US6319801B1 (en) 2001-11-20
TW411504B (en) 2000-11-11
CN1320165C (zh) 2007-06-06
JPH11162916A (ja) 1999-06-18
KR19990045685A (ko) 1999-06-25
JP3039493B2 (ja) 2000-05-08

Similar Documents

Publication Publication Date Title
KR100381355B1 (ko) 기판의세정방법
US7621281B2 (en) Cleaning solution for cleaning substrate for semiconductor devices and cleaning method using the same
US6513538B2 (en) Method of removing contaminants from integrated circuit substrates using cleaning solutions
EP1035446B1 (en) Resist stripping composition and process for stripping resist
KR100813753B1 (ko) 세정방법
KR101140970B1 (ko) Ｃｍｐ 후 세정을 위한 개선된 산성 화학
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
KR100681547B1 (ko) 신규 세정제와 이를 이용한 세정방법
KR100356528B1 (ko) 반도체 장치의 제조 방법
JP2006049881A (ja) 半導体基板洗浄用組成物を用いた半導体装置製造方法
US6787293B2 (en) Photoresist residue remover composition
JP2000315670A (ja) 半導体基板の洗浄方法
JP3279532B2 (ja) 半導体装置の製造方法
JP4390616B2 (ja) 洗浄液及び半導体装置の製造方法
JP3679216B2 (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
KR101156490B1 (ko) 반도체 소자용 세정액 조성물 및 이를 이용한 반도체 소자의 세정 방법
KR100639615B1 (ko) 세정액 및 그를 이용한 반도체소자의 세정 방법
US6043206A (en) Solutions for cleaning integrated circuit substrates
JP3968535B2 (ja) 半導体素子の製造方法
JP2000252250A (ja) 半導体基板洗浄液およびそれを用いた半導体基板の洗浄方法
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
TW460965B (en) Cleaning method and device for silicon substrate
KR100359298B1 (ko) 반도체 장치의 금속 배선 형성방법
KR100190102B1 (ko) 세정 용액 및 이를 이용한 세정방법
JP2618545B2 (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
N231 Notification of change of applicant
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee