CN103515312B - 一种金属硬掩膜层及铜互连结构的制备方法 - Google Patents

一种金属硬掩膜层及铜互连结构的制备方法 Download PDF

Info

Publication number
CN103515312B
CN103515312B CN201310491799.4A CN201310491799A CN103515312B CN 103515312 B CN103515312 B CN 103515312B CN 201310491799 A CN201310491799 A CN 201310491799A CN 103515312 B CN103515312 B CN 103515312B
Authority
CN
China
Prior art keywords
hard mask
mask layer
metal hard
layer
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310491799.4A
Other languages
English (en)
Other versions
CN103515312A (zh
Inventor
张文广
傅昶
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310491799.4A priority Critical patent/CN103515312B/zh
Publication of CN103515312A publication Critical patent/CN103515312A/zh
Application granted granted Critical
Publication of CN103515312B publication Critical patent/CN103515312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种金属硬掩膜层及铜互连结构的制备方法，通过在一半导体衬底上沉积一定厚度金属氮化物以及对所述金属氮化物进行紫外光照射氮化处理和热回流处理以形成金属硬掩膜层，而紫外光照射氮化处理和热回流处理能够使得金属氮化物内部进行充分的氮化反应和收缩，产生趋向拉伸的应力，从而能够有效改善金属硬掩膜层的平整度，不影响金属硬掩膜层电阻率均匀性，同时又充分释放和减小金属硬掩膜层的应力，从而降低其下层薄膜由于受到金属硬掩膜层的高应力而产生变形现象发生的可能性，提高了金属硬掩膜层下层薄膜的品质。

Description

一种金属硬掩膜层及铜互连结构的制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种金属硬掩膜层及铜互连结构的制备方法。
背景技术
在0.13μm以及更先进的后段工艺，铜互连由于更低的电阻率和更好的抗电迁移性能而被广泛作为铝互连所替代。铜互连工艺的完成可以采用金属硬掩膜层的方法（通常采用物理气相沉积PVD方法来制备氮化钛TiN薄膜）来实现。采用该工艺可以减小低介电常数层间介电质在干法时刻过程中造成的损伤，减小了光阻的用量，并且金属硬掩膜层是牺牲层，不会在最终的产品中存留，从而该工艺广泛的应用于65nm以下的铜互连中。
但是在实际的生产过程中发现，金属硬掩膜层的应力一般很高，例如氮化钛TiN薄膜的应力约为-1.4GPa，具有较高应力的金属硬掩膜层会对其下方的低介电常数薄膜产生一定作用（如图1中箭头所示，TiN薄膜对其下方的低介电常数薄膜的作用）而导致其发生变形（如图1所示），从而影响产品的良率。
目前解决该问题的方法为通过调整沉积金属硬掩膜层薄膜参数，而改变薄膜的应力，进而减小该薄膜对于其下方低介电常数薄膜力的作用，提高产品良率。然而，对金属硬掩膜层薄膜沉积参数的调整，虽然使得薄膜的应力有所减小，却使得该薄膜的电阻率均匀性有所影响（例如沉积参数调整后，TiN薄膜的电阻率均匀性从2%增加到8%以上），进而会影响到其后续的蚀刻等制程。因此，需要一种方法既能够降低该薄膜的应力，又能够使得薄膜的其他性能不受太大的影响。
发明内容
本发明的目的在于提供一种金属硬掩膜层及铜互连结构的制备方法，能够充分减小金属硬掩膜层的应力，从而降低其下层薄膜由于受到高应力而产生变形现象发生的可能性并且提高了金属硬掩膜层的品质。
为解决上述问题，本发明提出一种金属硬掩膜层的制备方法，包括：
提供半导体衬底，在所述半导体衬底上沉积一定厚度的金属氮化物；
对所述金属氮化物进行紫外光照射氮化处理和热回流处理，形成预定义厚度的金属硬掩膜层。
进一步的，所述金属硬掩膜层为氮化钛和/或氮化钽。
进一步的，沉积金属硬掩膜层的工艺为CVD或MOCVD或PVD或ALD。
进一步的，所述金属硬掩膜层厚度为
进一步的，所述紫外光照射氮化处理的载气包括氮气，还包括氩气和/或氢气。
进一步的，所述紫外光照射氮化处理的工艺参数包括：紫外光照射的波长范围为100nm～400nm，照射温度为200℃～400℃，照射时间为2分钟～10分钟。
进一步的，所述热回流处理的工艺参数包括：热回流温度为100℃～400℃；热回流时间为100s～500s；通入的惰性气体的流量为100sccm～1000sccm，所述惰性气体包括氦气或氩气。
本发明还提供一种铜互连结构的制备方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成衬垫层、低K介质层；
采用上述之一的金属硬掩膜层的制备方法，在所述低K介质层上形成预定义厚度的金属硬掩膜层；
在所述金属硬掩膜层上形成覆盖层；
采用单大马士革刻蚀工艺和/或双大马士革刻蚀工艺刻蚀所述覆盖层、金属硬掩膜层、低K介质层以及衬垫层，从而在所述低K介质层中形成一层铜互连结构。
进一步的，所述衬垫层为含氮的碳化硅（SiCN）；所述低K介质层包括多孔硅层（SiOCH）以及其上方的正硅酸乙酯层（TEOS）；所述覆盖层为氧化硅。
进一步的，所述单大马士革刻蚀工艺和/或双大马士革刻蚀工艺的步骤包括：
沟道曝光、刻蚀；过孔曝光、刻蚀；去除光阻层；沟道和过孔刻蚀；衬垫层开口；沟道和过孔的籽晶层沉积、铜填充以及填充后的化学机械抛光。
与现有技术相比，本发明提供的金属硬掩膜层及铜互连结构的制备方法，通过在一半导体衬底上沉积一定厚度金属氮化物以及对所述金属氮化物进行紫外光照射氮化处理以形成金属硬掩膜层，而紫外光照射氮化处理能够使得金属氮化物内部进行充分的氮化反应和收缩，产生趋向拉伸的应力，从而能够有效改善金属硬掩膜层的平整度，不影响金属硬掩膜层电阻率均匀性，同时又充分释放和减小金属硬掩膜层的应力，从而降低其下层薄膜由于受到金属硬掩膜层的高应力而产生变形现象发生的可能性，提高了金属硬掩膜层下层薄膜的品质。
附图说明
图1现有技术中一种铜互连结构的电镜扫描图；
图2是本发明具体实施例的金属硬掩膜层的制备方法流程图；
图3是本发明具体实施的铜互连结构的制备方法流程图；
图4A至图4D是图3所示的铜互连结构的制备方法流程的器件结构示意图。
具体实施方式
本发明的核心思想是公开一种金属硬掩膜层及铜互连结构的制备方法，通过在一半导体衬底上沉积一定厚度金属氮化物以及对所述金属氮化物进行紫外光照射氮化处理和热回流处理以形成金属硬掩膜层，而紫外光照射氮化处理和热回流处理能够使得金属氮化物内部进行充分的氮化反应和收缩，产生趋向拉伸的应力，从而能够有效改善金属硬掩膜层的平整度，不影响金属硬掩膜层电阻率均匀性，同时又充分释放和减小金属硬掩膜层的应力，从而降低其下层薄膜由于受到金属硬掩膜层的高应力而产生变形现象发生的可能性，提高了金属硬掩膜层下层薄膜的品质。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应认为只是局限在所述的实施例。
请参考图2，本发明提出一种金属硬掩膜层的制备方法，包括：
S11，提供半导体衬底，在所述半导体衬底上采用CVD(化学气相沉积)或MOCVD（有机金属气相沉积）或PVD（物理气相沉积）或ALD（原子层气相沉积）沉积一定厚度的氮化钛；
S12，对所述氮化钛进行紫外光照射氮化处理和热回流处理，形成金属硬掩膜层。
其中在本发明其他实施例中，金属硬掩膜层也可以是氮化钽或者氮化钛和氮化钽构成的复合层。在步骤S11的沉积过程中，一种方法是化学气相沉积(CVD)法，其通常采用四氯化钛(TiCl4)作为钛源和氨气(NH3)作为氮源形成氮化钛层；另一种方法是依靠有机金属CVD(MODCD，metallo-organic CVD)法，使用四(二甲基氨化)钛(TDMAT，Ti[N(CH3)2]4，tetrakis-dimethylamino titanium)形成。
在步骤S12中，先采用紫外光照射氮化处理工艺对氮化钛形成的金属硬掩膜层进行初步处理，去除杂质，有效减小大部分金属硬掩膜层的应力，而后采用热回流处理工艺对紫外光照射氮化处理后的金属硬掩膜层进行再次处理，可以有效而又充分去除金属硬掩膜层中剩余应力，经过两次处理从而有效并充分降低其下层薄膜由于受到金属硬掩膜层的高应力而产生变形现象发生的可能性并且提高了其下层薄膜的品质。
请参考图3，本发明还提供一种铜互连结构的制备方法，包括：
S21，提供半导体衬底，在所述半导体衬底上依次形成衬垫层、低K介质层；
S22，采用S11至S12所述的金属硬掩膜层的制备方法，在所述低K介质层上形成预定义厚度的金属硬掩膜层；
S23，在所述金属硬掩膜层上形成覆盖层；
S24，采用单大马士革刻蚀工艺和/或双大马士革刻蚀工艺刻蚀所述覆盖层、金属硬掩膜层、低K介质层以及衬垫层，从而在所述低K介质层中形成一层铜互连结构。
下面结合附图3和附图4A至4D详细描述本发明的铜互连结构的制备方法。
请参考图3和图4A，在步骤S21中，提供的半导体衬底400是第X-1层铜互连结构，包括MX-1金属层，在所述半导体衬底400上依次形成衬垫层401、低K介质层402；其中，所述衬垫层401为含氮的碳化硅（SiCN）；所述低K介质层402包括多孔硅层（SiOCH）以及其上方的正硅酸乙酯层（TEOS）。
请参考图3和图4A，在步骤S22中，采用S11至S12所述的金属硬掩膜层的制备方法，在所述低K介质层402上形成预定义厚度的金属硬掩膜层403，其中S11至S12所述的金属硬掩膜层的制备方法中，通过CVD或MOCVD或PVD或ALD沉积工艺沉积氮化钛来形成金属硬掩膜层。形成金属硬掩膜层的厚度为例如是 所述紫外光照射氮化处理时的混合载气包括氮气，还包括氩气和/或氢气，所述紫外光照射氮化处理的工艺参数包括：紫外光照射的波长范围为100nm～400nm，照射温度为200℃～400℃，照射时间为2分钟～10分钟。热回流处理的工艺参数可以根据金属硬掩膜层的沉积工艺参数、厚度以及紫外光照射氮化处理工艺参数适应性调整，优选地，热回流温度为100℃～400℃；热回流时间为100s～500s；通入的惰性气体的流量为100sccm～1000sccm，所述惰性气体包括氩气或氦气。
请参考图3和图4A，在步骤S23中，在所述金属硬掩膜层403上形成覆盖层404，其中，所述覆盖层404为氧化硅。
请参考图3和图4B至4D，在步骤S24中可以采用单大马士革刻蚀工艺和/或双大马士革刻蚀工艺刻蚀各膜层，以在所述低K介质层402中形成一层铜互连结构。例如双大马士革刻蚀工艺的具体过程如下：
请参考图4B，在所述金属硬掩膜层404上涂布光阻层405，光阻层405包括，光阻层405包括底部抗反射层BARC以及光刻胶PR层；然后进行沟道曝光、刻蚀工艺，即首先对光阻层405进行曝光、显影、刻蚀等光刻工艺，形成带有MX层金属图案的图案化的光阻层，接着依次刻蚀覆盖层404、金属硬掩膜层403、低K介质层402，或者刻蚀覆盖层404和过刻蚀金属硬掩膜层403，将光阻层405上的MX层金属图案依次转移到覆盖层404、金属硬掩膜层403、低K介质层402上，MX层金属图案即沟道图案；
请参考图4C，去除上述光阻层，在包含MX层金属图案的器件表面重新沉积光阻层405a，并进行过孔曝光、刻蚀，即对新的光阻层405a进行曝光、显影、刻蚀等光刻工艺，形成带有过孔VX图案的图案化的光阻层，然后依次刻蚀覆盖层404、金属硬掩膜层403、低K介质层402，或者刻蚀覆盖层404和过刻蚀金属硬掩膜层403，将光阻层405上的过孔VX图案依次转移到覆盖层404、金属硬掩膜层403、低K介质层402上；
请参考图4D，去除上述新的光阻层，并在去除覆盖层之前或之后，以金属硬掩膜层为掩膜，按照将形成的MX层金属图案以及过孔VX图案继续刻蚀直至衬垫层401开口，即进行沟道和过孔刻蚀以及衬垫层401开口，从而在低K介质层402中形成沟道（沟道用于后续形成MX金属层，未图示），在低K介质层402以及衬垫层401中形成过孔40；其中，过孔40的孔径深度延伸至半导体衬底400中的MX-1金属层表面，以用于后续MX-1金属层与MX金属层的互连；
请继续参考图4D，向过孔和沟道中沉积籽晶层，并进行铜填充以及进行填充后的化学机械抛光（顶部平坦化至预定义MX金属层厚度，一般会平坦化至低K介质层402的下层），形成包含MX金属层和过孔VX的新的一层铜互连结构。
在其他实施例中，采用单大马士革刻蚀工艺主要是沟道刻蚀、填充过程与过孔刻蚀、填充过程完全单独操作，其步骤也包括：沟道曝光、刻蚀；过孔曝光、刻蚀；去除光阻层；沟道和过孔刻蚀；衬垫层开口；沟道和过孔的籽晶层沉积、铜填充以及填充后的化学机械抛光。
综上所述，本发明提供的金属硬掩膜层及铜互连结构的制备方法，通过在一半导体衬底上沉积一定厚度金属氮化物以及对所述金属氮化物进行紫外光照射氮化处理和热回流处理以形成金属硬掩膜层，而紫外光照射氮化处理和热回流处理能够使得金属氮化物内部进行充分的氮化反应和收缩，产生趋向拉伸的应力，从而能够有效改善金属硬掩膜层的平整度，不影响金属硬掩膜层电阻率均匀性，同时又充分释放和减小金属硬掩膜层的应力，从而降低其下层薄膜由于受到金属硬掩膜层的高应力而产生变形现象发生的可能性，提高了金属硬掩膜层下层薄膜的品质。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种金属硬掩膜层的制备方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上沉积一定厚度的金属氮化物；
先对所述金属氮化物进行紫外光照射氮化处理，再采用热回流处理工艺对紫外光照射氮化处理后的金属氮化物进行再次处理，以形成预定义厚度的金属硬掩膜层，所述热回流工艺通入的惰性气体包括氩气或氦气；
所述热回流处理的工艺参数包括：热回流温度为100℃～400℃；热回流时间为100s～500s；通入的惰性气体的流量为100sccm～1000sccm，所述惰性气体包括氦气或氩气。
2.如权利要求1所述的金属硬掩膜层的制备方法，其特征在于，所述金属硬掩膜层为氮化钛和/或氮化钽。
3.如权利要求1所述的金属硬掩膜层的制备方法，其特征在于，沉积金属硬掩膜层的工艺为CVD或MOCVD或PVD或ALD。
4.如权利要求1所述的金属硬掩膜层的制备方法，其特征在于，所述金属硬掩膜层厚度为
5.如权利要求1所述的金属硬掩膜层的制备方法，其特征在于，所述紫外光照射氮化处理的载气包括氮气，还包括氩气和/或氢气。
6.如权利要求1所述的金属硬掩膜层的制备方法，其特征在于，所述紫外光照射氮化处理的工艺参数包括：紫外光照射的波长范围为100nm～400nm，照射温度为200℃～400℃，照射时间为2分钟～10分钟。
7.一种铜互连结构的制备方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上依次形成衬垫层、低K介质层；
采用权利要求1至6中任一项所述的金属硬掩膜层的制备方法，在所述低K介质层上形成预定义厚度的金属硬掩膜层；
在所述金属硬掩膜层上形成覆盖层；
采用单大马士革刻蚀工艺和/或双大马士革刻蚀工艺刻蚀所述覆盖层、金属硬掩膜层、低K介质层以及衬垫层，从而在所述低K介质层中形成一层铜互连结构。
8.如权利要求7所述的铜互连结构的制备方法，其特征在于，所述衬垫层为含氮的碳化硅；所述低K介质层包括多孔硅层以及其上方的正硅酸乙酯层；所述覆盖层为氧化硅。
9.如权利要求7所述的铜互连结构的制备方法，其特征在于，所述单大马士革刻蚀工艺和/或双大马士革刻蚀工艺的步骤包括：
沟道曝光、刻蚀；过孔曝光、刻蚀；去除光阻层；沟道和过孔刻蚀；衬垫层开口；沟道和过孔的籽晶层沉积、铜填充以及填充后的化学机械抛光。
CN201310491799.4A 2013-10-18 2013-10-18 一种金属硬掩膜层及铜互连结构的制备方法 Active CN103515312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310491799.4A CN103515312B (zh) 2013-10-18 2013-10-18 一种金属硬掩膜层及铜互连结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310491799.4A CN103515312B (zh) 2013-10-18 2013-10-18 一种金属硬掩膜层及铜互连结构的制备方法

Publications (2)

Publication Number Publication Date
CN103515312A CN103515312A (zh) 2014-01-15
CN103515312B true CN103515312B (zh) 2017-02-08

Family

ID=49897806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310491799.4A Active CN103515312B (zh) 2013-10-18 2013-10-18 一种金属硬掩膜层及铜互连结构的制备方法

Country Status (1)

Country Link
CN (1) CN103515312B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459465B (zh) * 2019-08-30 2022-03-04 上海华力微电子有限公司 自对准双层图形的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201123295A (en) * 2009-12-29 2011-07-01 United Microelectronics Corp Method of fomring patterns
CN102709232A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 一种用于铜互连的金属硬掩膜层的制备方法
CN102832167A (zh) * 2012-06-21 2012-12-19 上海华力微电子有限公司 金属硬掩膜层制备方法以及半导体制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201123295A (en) * 2009-12-29 2011-07-01 United Microelectronics Corp Method of fomring patterns
CN102709232A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 一种用于铜互连的金属硬掩膜层的制备方法
CN102832167A (zh) * 2012-06-21 2012-12-19 上海华力微电子有限公司 金属硬掩膜层制备方法以及半导体制造方法

Also Published As

Publication number Publication date
CN103515312A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
KR102603859B1 (ko) 매우 낮은 저항률의 텅스텐을 증착하는 방법
JP2022184943A (ja) モリブデンを含有する低抵抗膜
KR100648252B1 (ko) 텅스텐막 형성 방법 및 이를 이용하는 반도체 소자의 형성방법
US10727119B2 (en) Process integration approach of selective tungsten via fill
US20100159694A1 (en) Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
KR20050037797A (ko) 반도체 소자의 금속배선 형성방법
US20090026626A1 (en) Method for fabricating semiconductor device and semiconductor device
US11967525B2 (en) Selective tungsten deposition at low temperatures
US6664636B2 (en) Cu film deposition equipment of semiconductor device
TW202237880A (zh) 低電阻脈衝cvd鎢
US11152258B2 (en) Method of forming an interconnect in a semiconductor device
KR20110105645A (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
CN102832167A (zh) 金属硬掩膜层制备方法以及半导体制造方法
CN103413781B (zh) 一种金属硬掩膜层及铜互连结构的制备方法
CN102054758A (zh) 钨栓塞的形成方法
US11069568B2 (en) Ultra-thin diffusion barriers
CN103515312B (zh) 一种金属硬掩膜层及铜互连结构的制备方法
JP6946463B2 (ja) ワードライン抵抗を低下させる方法
CN103426819A (zh) 一种金属硬掩膜层及铜互连结构的制备方法
WO2022006225A1 (en) Selective tungsten deposition at low temperatures
US7488681B2 (en) Method for fabricating Al metal line
CN103531446A (zh) 一种金属硬掩膜层及铜互连结构的制备方法
US20080146026A1 (en) Method for manufacturing semiconductor device capable of reducing parasitic bit line capacitance
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
US20240258103A1 (en) Plasma treatment of barrier and liner layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant