KR19990055159A - 반도체 장치의 텅스텐 금속배선 형성방법 - Google Patents
반도체 장치의 텅스텐 금속배선 형성방법 Download PDFInfo
- Publication number
- KR19990055159A KR19990055159A KR1019970075071A KR19970075071A KR19990055159A KR 19990055159 A KR19990055159 A KR 19990055159A KR 1019970075071 A KR1019970075071 A KR 1019970075071A KR 19970075071 A KR19970075071 A KR 19970075071A KR 19990055159 A KR19990055159 A KR 19990055159A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- tungsten
- semiconductor device
- metal wiring
- film
- Prior art date
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 32
- 239000010937 tungsten Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 8
- 239000012495 reaction gas Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 238000001465 metallisation Methods 0.000 abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 5
- 238000005137 deposition process Methods 0.000 abstract description 5
- 230000003405 preventing effect Effects 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000006872 improvement Effects 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 제조 분야에 관한 것으로, 특히 금속배선(metallization) 공정에 관한 것이며, 특히 차세대 반도체 장치의 금속배선으로 사용될 수 있는 저저항 텅스텐(low-resistivity W) 공정에 관한 것이며, 저항 특성 및 불순물 확산 특성을 개선하는 반도체 장치의 금속배선 형성방법을 제공하는데 그 목적이 있다. 본 발명은 종래의 저저항 텅스텐 증착 공정을 개선한 것으로. 텅스텐 증착을 2단계로 나누어 진행하고자 하며, 그 첫 단계에서는 통상적인 SiH4가스 및 H2가스의 혼합가스를 사용하여 되도록 얇은 제1 텅스텐막을 형성하여 결정입자 크기가 작아 비저항이 높아지지만 후속 공정시 확산 방지막과 더불어 붕소의 확산 방지 특성을 확보하고, 두번째 단계에서는 B2H6가스를 사용하여 텅스텐 결정입자를 크게 형성함으로써 낮은 비저항 특성을 가지는 제2 텅스텐막을 증착하는 기술이다.
Description
본 발명은 반도체 제조 분야에 관한 것으로, 특히 금속배선(metallization) 공정에 관한 것이며, 특히 차세대 반도체 장치의 금속배선으로 사용될 수 있는 저저항 텅스텐(low-resistivity W) 공정에 관한 것이다.
종래의 반도체 장치 제조 공정시 금속배선 재료로서 텅스텐(w)을 사용하였으나, 텅스텐막은 그 자체의 비저항이 높아 지연 시간이 큰 문제점이 있었다. 반도체 장치의 신호처리 속도 향상을 위하여 비저항이 낮은 알루미늄(Al) 또는 구리(Cu)를 사용한 금속배선 공정을 개발하기 위한 노력이 진행되고 있다. 그러나, 한편 알루미늄은 취약한 단차 피복성과 전자이주/스트레스이주 현상으로 인하여 차세대 고집적 소자에 적용하기 어려운 문제점이 있으며, 구리의 경우 다른 층과의 계면 특성 및 확산 특성이 열악하여 이를 보완해야하는 과제를 안고 있다.
최근에는 화학기상증착(CVD) 방식으로 증착된 텅스텐막의 장점을 이용하기 위하여 텅스텐 자체의 비저항을 낮추는 저저항 텅스텐 증착 공정이 개발되고 있다. 저저항 텅스텐 증착 공정은 반응 가스로써 종래의 수소(H2)를 대신하여 다이보레인(B2H6)을 사용함으로써 텅스텐 결정입자의 크기를 더 크게 성장시켜 비저항을 종전보다 30% 이상 낮추는 기술이다.
그러나, 저저항 텅스텐 증착 공정시 B2H6가스 내의 붕소(B)가 불순물로 작용하여 금속 콘택의 소오스/드레인 접합영역의 도핑 농도를 변화시킬 수 있다. 붕소의 침투를 막기 위하여 텅스텐막의 하지층에 확산 방지막을 적용하기도 하지만 크기가 작은 붕소의 확산을 종래의 확산 방지막으로는 보장할 수 없는 문제점이 있었다.
본 발명은 저항 특성 및 불순물 확산 특성을 개선하는 반도체 장치의 금속배선 형성방법을 제공하는데 그 목적이 있다.
본 발명은 종래의 저저항 텅스텐 증착 공정을 개선한 것으로. 텅스텐 증착을 2단계로 나누어 진행하고자 하며, 그 첫 단계에서는 통상적인 SiH4가스 및 H2가스의 혼합가스를 사용하여 되도록 얇은 제1 텅스텐막을 형성하여 결정입자의 크기가 작아 비저항이 높아지지만 후속 공정시 확산 방지막과 더불어 붕소의 확산 방지 특성을 확보하고, 두번째 단계에서는 B2H6가스를 사용하여 텅스텐 결정입자를 크게 형성함으로써 낮은 비저항 특성을 가지는 제2 텅스텐막을 증착하는 기술이다.
상술한 본 발명의 기술적 원리로부터 제공되는 특징적인 반도체 장치의 금속배선 형성방법은 반도체 기판 상에 형성된 층간 절연막을 선택 식각하여 금속 콘택홀을 형성하는 제1 단계; SiH4가스를 포함하는 반응가스를 사용한 화학기상증착 방식으로 전체구조 상부에 제1 텅스텐막을 증착하는 제2 단계; 및 B2H6가스를 포함하는 반응가스를 사용한 화학기상증착 방식으로 전체구조 상부에 제1 텅스텐막을 증착하는 제3 단계를 포함하여 이루어진다.
이하, 본 발명의 일실시예를 소개한다.
본 발명의 일실시예에 따른 금속배선 형성 공정은 다음과 같다.
우선, 소정의 하부층 공정을 마친 실리콘 기판 전체구조 상부에 층간 절연막을 형성하고, 이를 선택 식각하여 금속 콘택홀을 형성한다.
다음으로, 전체구조 상부에 접합층(glue layer)인 Ti막 및 장벽 금속(barrier metal)인 TiN막을 차례로 증착한다. 이때, Ti/TiN 구조를 대신하여 TiN막만을 사용할 수도 있다.
계속하여, 소오스 가스로서 WF6가스를 사용하며 반응 가스로서 SiH4가스 또는 SiH4가스, H2가스의 혼합가스를 사용하는 화학기상증착 방식으로 10∼3000Å 두께의 제1 텅스텐막을 전체구조 상부에 증착한다. 이때, SiH4가스의 유량을 5∼100sccm, 반응기 내의 서셉터(susceptor)의 온도를 300∼750℃ 정도로 조절하며, 반응기 내의 압력을 1∼20Torr 정도로 유지하여 1분 정도 증착을 진행한다.
이어서, 동일 챔버 내에서 소오스 가스로서 WF6가스를 사용하며 반응 가스로서 B2H6가스 또는 B2H6가스, H2가스의 혼합가스를 사용하여 10∼6000Å 두께의 제2 텅스텐막을 전체구조 상부에 증착한다. 이때, B2H6가스의 유량은 5∼1000sccm 내에서 조절하며, 반응기 내의 압력을 1∼100Torr로 유지한다.
상술한 일실시예에서 제1 텅스텐막은 금속배선의 저항 특성 및 확산 방지 특성을 고려하여 그 두께를 조절하는데 100Å 정도면 바람직하다고 할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서와 같이 본 발명에 의하면 기존의 장비를 이용하여 텅스텐 금속배선의 저항 특성을 개선함으로써 소자의 신호처리 속도를 향상시킬 수 있으며, 확산 금속막의 확산 방지 특성을 향상시킬 수 있어 반도체 장치의 신뢰도를 개선할 수 있다.
Claims (8)
- 반도체 기판 상에 형성된 층간 절연막을 선택 식각하여 금속 콘택홀을 형성하는 제1 단계;SiH4가스를 포함하는 반응가스를 사용한 화학기상증착 방식으로 전체구조 상부에 제1 텅스텐막을 증착하는 제2 단계; 및B2H6가스를 포함하는 반응가스를 사용한 화학기상증착 방식으로 전체구조 상부에 제1 텅스텐막을 증착하는 제3 단계를 포함하여 이루어진 반도체 장치의 금속배선 형성방법.
- 제 1 항에 있어서,상기 제1 단계 수행후전체구조 상부에 장벽 금속막을 형성하는 제4 단계를 더 포함하여 이루어진 반도체 장치의 금속배선 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제2 단계가300 내지 750℃의 서셉터 온도 및 1 내지 20Torr의 공정 압력 하에서 이루어진 반도체 장치의 금속배선 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제3 단계가300 내지 750℃의 서셉터 온도 및 1 내지 100Torr의 공정 압력 하에서 이루어진 반도체 장치의 금속배선 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제2 단계의 상기 반응가스가H2가스를 더 포함하는 반도체 장치의 금속배선 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제3 단계의 상기 반응가스가H2가스를 더 포함하는 반도체 장치의 금속배선 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제1 텅스텐막이10 내지 3000Å 두께인 반도체 장치의 금속배선 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제2 텅스텐막이10 내지 6000Å 두께인 반도체 장치의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075071A KR100477813B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체장치의텅스텐금속배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075071A KR100477813B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체장치의텅스텐금속배선형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990055159A true KR19990055159A (ko) | 1999-07-15 |
| KR100477813B1 KR100477813B1 (ko) | 2005-06-17 |
Family
ID=37303009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970075071A KR100477813B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체장치의텅스텐금속배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100477813B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440475B1 (ko) * | 2001-12-11 | 2004-07-14 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US7276443B2 (en) | 2004-11-30 | 2007-10-02 | Hynix Semiconductor Inc. | Method for forming metal wiring in semiconductor device |
| KR101037058B1 (ko) * | 2008-04-30 | 2011-05-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 디바이스 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102429608B1 (ko) | 2016-08-17 | 2022-08-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03191520A (ja) * | 1989-12-20 | 1991-08-21 | Nec Corp | 気相成長法 |
| JPH0474865A (ja) * | 1990-07-12 | 1992-03-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR0121870B1 (ko) * | 1994-01-11 | 1997-11-11 | 문정환 | 반도체 장치의 금속 콘택부 구조 및 형성방법 |
| JPH08264530A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
| KR100195190B1 (ko) * | 1995-10-28 | 1999-06-15 | 윤종용 | 반도체장치의 도전층 형성방법 |
| KR0155918B1 (ko) * | 1995-11-03 | 1998-12-01 | 김광호 | 선택적 텅스텐질화박막을 이용한 반도체장치의 캐패시터 형성방법 |
| US5733816A (en) * | 1995-12-13 | 1998-03-31 | Micron Technology, Inc. | Method for depositing a tungsten layer on silicon |
-
1997
- 1997-12-27 KR KR1019970075071A patent/KR100477813B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440475B1 (ko) * | 2001-12-11 | 2004-07-14 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US7276443B2 (en) | 2004-11-30 | 2007-10-02 | Hynix Semiconductor Inc. | Method for forming metal wiring in semiconductor device |
| KR101037058B1 (ko) * | 2008-04-30 | 2011-05-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 디바이스 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100477813B1 (ko) | 2005-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298970B1 (ko) | 실리콘 집적 회로 제조 방법 | |
| US6284316B1 (en) | Chemical vapor deposition of titanium | |
| US7504333B2 (en) | Method of forming bit line of semiconductor device | |
| KR100546943B1 (ko) | 반도체장치형성방법 | |
| US6399490B1 (en) | Highly conformal titanium nitride deposition process for high aspect ratio structures | |
| US6136690A (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| JPH05226269A (ja) | 半導体ウエーハにチタンケイ化物を蒸着させるための化学蒸着技術 | |
| JPH0529317A (ja) | シリコン半導体素子のタングステン窒化薄膜蒸着法及びこれを利用した二層構造の金属配線形成法 | |
| US5994775A (en) | Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same | |
| KR20050011479A (ko) | 반도체 소자의 텅스텐 콘택플러그 형성방법 | |
| US6433434B1 (en) | Apparatus having a titanium alloy layer | |
| KR100477813B1 (ko) | 반도체장치의텅스텐금속배선형성방법 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100458474B1 (ko) | 반도체소자의비트라인및그제조방법 | |
| JP2932484B2 (ja) | 高融点金属多層膜形成法 | |
| KR0141966B1 (ko) | 배선금속박막의 제조방법 | |
| KR100215540B1 (ko) | 반도체 금속박막의 배선방법 | |
| KR100406562B1 (ko) | 금속배선형성방법 | |
| KR100223332B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR20030059489A (ko) | 금속배선 확산방지막을 구비한 반도체 소자의 제조방법 | |
| KR20010061789A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR940011729B1 (ko) | Cvd텅스텐 형성방법 | |
| KR100529382B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100190076B1 (ko) | 반도체 장치의 금속 배선층 형성 방법 | |
| KR100264768B1 (ko) | 반도체 장치의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |