CN105097654B - 一种半导体器件及其制作方法、电子装置 - Google Patents
一种半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN105097654B CN105097654B CN201410192832.8A CN201410192832A CN105097654B CN 105097654 B CN105097654 B CN 105097654B CN 201410192832 A CN201410192832 A CN 201410192832A CN 105097654 B CN105097654 B CN 105097654B
- Authority
- CN
- China
- Prior art keywords
- layer
- boundary layer
- nitrogen
- interlayer dielectric
- rich
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件的制作方法,所述方法包括:提供半导体衬底;在所述半导体衬底上形成层间介电层和位于所述层间介电层中的铜互连结构;在所述铜互连结构和所述层间介电层的表面沉积形成富硅的第一界面层,且所述第一界面层包含硼元素;采用氮气或者氨气处理所述第一界面层,以形成富氮的第二界面层;在所述第二界面层上沉积形成电介质覆盖层。根据本发明的方法在铜互连结构上形成含有硼元素的富氮界面层,该界面层具有良好的台阶覆盖能力,特别是在拐角区;可提高漏电流和击穿性能,改善电迁移特性,进而提高器件的可靠性和良品率;在界面层中引入硼元素,还可增强界面层的抗氧化性能。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着集成电路的发展,特征尺寸不断减小,金属导线通入的电流密度急剧上升;同时,芯片集成度的提高导致单位面积功耗增大,因此,金属连线的可靠性一直是IC设计和制造所关心的重要问题。金属导线中,沿电场反方向运动的电子与金属离子进行动量交换,导致金属离子产生由扩散主导的质量运输,这种现象被称为电迁移。在半导体器件的互连结构中电迁移是重要的金属失效机理。电迁移引起的失效有两种,分别是互连线短路和断路。随着Cu离子的电迁移,在阴极附近会发生原子损耗,局部张力逐渐增大,达到临界值以后,就会形成空洞,从而导致电阻的增大,最终导致互连线开路。而在阳极原子积聚区,局部压力不断增大,使得在该区域可能有金属凸出,如果凸出的金属和与它邻近的金属互连接触,就会导致互连线短路。
电迁移可以有多条扩散路径,如表面、界面、晶界扩散、晶格扩散。近年来的研究表明,电迁移主要是由Cu/介质覆盖层界面和Cu/阻挡层界面处的扩散引起的,而Cu/介质覆盖层界面为电迁移最主要的扩散路径,因此,Cu/介质覆盖层界面对于控制相应电性质和可靠性性能是至关重要的,可以通过改善界面性能来抑制Cu/介质覆盖层界面处的扩散现象,改善电迁移特性。各种界面处理技术作为能够改善Cu/介质覆盖层界面的方法被广泛的应用与研究。因此提出了一种增强氮化物界面(ENI)的界面技术,以形成增强的氮化物界面。这种增强氮化物界面的引入,提高了漏电流和击穿性能。
鉴于界面技术对于改善电迁移性能具有显著的作用,有必要提出一种新的能够改善Cu/介质覆盖层界面特性的制作方法,以解决现有技术的不足。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在问题,本发明实施例一提出一种半导体器件的制作方法,包括:提供半导体衬底;在所述半导体衬底上形成层间介电层和位于所述层间介电层中的铜互连结构;在所述铜互连结构和所述层间介电层的表面沉积形成富硅的第一界面层,且所述第一界面层包含硼元素;采用氮气或者氨气处理所述第一界面层,以形成富氮的第二界面层;在所述第二界面层上沉积形成电介质覆盖层。
进一步,在形成所述第一界面层之前,还包括采用氨气或者氮气处理所述铜互连结构露出的顶面的步骤。
进一步,采用等离子化学气相沉积法形成所述第一界面层。
进一步,形成所述第一界面层采用的源气体包括:四甲基硅烷/三甲基硅烷、三甲基硼、氨气/氮气。
进一步,所述第一界面层的材料为富硅的SiCBN。
进一步,所述第一界面层的厚度为5nm~10nm。
进一步,所述第二界面层材料为富氮的SiCBN。
进一步,所述电介质覆盖层材料为氮化硅或者掺碳的氮化硅。
进一步,形成所述电介质覆盖层采用的源气体包括:四甲基硅烷/三甲基硅烷、氨气/氮气。
本发明实施例二提出一种半导体器件,包括:半导体衬底;形成于所述半导体衬底之上的层间介电层和所述层间介电层中的铜互连结构;覆盖在所述层间介电层和铜互连结构之上的富氮的界面层,其中所述界面层含有硅、硼和氮;以及形成于所述界面层之上的电介质覆盖层。
进一步,所述界面层为富氮的SiCBN。
进一步,所述电介质覆盖层为氮化硅或者掺碳的氮化硅。
进一步,所述界面层的厚度为5~10nm。
本发明实施例三提出一种电子装置,其包括实施例二中所述的半导体器件。
综上所述,根据本发明的方法在铜互连结构上形成含有硼元素的富氮界面层,该界面层具有良好的台阶覆盖能力,特别是在拐角区;可提高漏电流和击穿性能,改善电迁移特性,进而提高器件的可靠性和良品率;在界面层中引入硼元素,还可增强界面层的抗氧化性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A-1D为根据本发明实施例一的步骤依次实施所获得器件的剖面示意图;
图2为根据本发明实施例一中方法依次实施的步骤的流程图;
图3为根据本发明实施例二中半导体器件的示意性剖面图;
图4为根据本发明实施例三电子装置的示意性剖面图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面,参照图1A-图1D来描述根据本发明实施例一的方法实施铜互连工艺时在铜互连层上形成界面层的详细步骤。
首先,如图1A所示,其示出了在半导体衬底100上形成铜互连结构103之后的器件的示意性剖面图。作为一个实例,采用双大马士革工艺形成铜互连结构103。
如图1A所示,提供半导体衬底100,所述半导体衬底100可包括任何半导体材料,此半导体材料可包括但不限于:Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP,以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。半导体衬底100包括各种隔离结构,例如浅沟槽绝缘。半导体衬底100还可以包括有机半导体或者如Si/SiGe、绝缘体上硅(SOI)、或者绝缘体上SiGe(SGOI)的分层半导体。
在半导体衬底100上沉积形成刻蚀停止层101,其材料为含碳的氮化硅(NDC),制备的方法可选用化学气相沉积(CVD)。作为一个实例,在进行化学气相沉积时,功率为200~400W,加热使腔体内的温度至300~400℃,腔体内的压力为2~5Torr,采用的三甲基硅烷(3MS)或者四甲基硅烷(4MS)的气体流量为100~200立方厘米/分钟(sccm),He的气体流量为350~450立方厘米/分钟(sccm),NH3气体流量为300~500立方厘米/分钟(sccm),沉积时间持续3s。
然后,在刻蚀停止层101上沉积形成层间介电层102。其中,所述层间介电层102的材料,可以为低k介电材料(形成的为低k介电层),也可以为超低k介电材料(形成的为超低k介电层)。一般而言,低k介电材料是指介电常数(k值)小于4的介电材料,超低k介电材料是指介电常数(k值)小于2的介电材料。通常采用化学气相旋涂工艺(SOG)、甩胶技术或化学气相沉积技术制备,其材料可以为硅玻璃(FSG)、氧化硅(silicon oxide)、含碳材料、孔洞性材料(porous-like material)或相似物。作为一个实例,所述层间介电层102为低k介电层,所述低k介电层为孔洞性材料包含有致孔剂,致孔剂可以是任何合适产生孔的材料,致孔剂材料可以是碳氢化合物、含有抗蚀剂的丙烯酸盐(丙烯酸脂)族的聚合物、氟化的聚合物等。可以在熔炉中或者通过其他工艺实施固化,例如紫外线固化、快速热固化、闪光灯固化、激光固化等。
刻蚀层间介电层102以露出半导体衬底100,形成沟槽。在所述沟槽中依次形成有扩散阻挡层(未示出)和铜金属层,其中扩散阻挡层的制备方法可选用物理气相沉积(PVD),阻挡层可于介于-40℃~400℃的温度与约介于0.1毫托(mTorr)~100毫托(mTorr)的压力下形成。扩散阻挡层材料为金属或金属化合物层的材质例如钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。此外,扩散阻挡层亦可能包括多个膜层。优选在扩散阻挡层上先形成一层钴(Co)增强层(enhancement layer)(未示出),然后再形成铜晶种层(未示出)。钴增强层能够提高铜互连的电迁移耐力,同时可以有效地加强在较小几何沟槽/结构中的铜填充能力。在铜晶种层上使用电化学电镀的方法形成铜金属层,通过对有机物和无机物水浴成分和补给的即时分析可以维持稳定的电镀工艺,其中优选的铜电镀化学添加剂和电流波形可以完成对0.07um~0.1um的间隙填充。接着,采用化学机械研磨(CMP)工艺处理铜金属层,以去除多余的铜金属层,直到露出层间介电层102,经过上述步骤形成了铜互连结构103。
采用氨气(NH3)或者氮气等离子体处理铜金属层103,通入的氨气或氮气还原互连结构中的氧化铜,最终去除互连结构中的氧化铜。作为一个实例,采用氨气(NH3)等离子体处理铜金属层,气体的流量为200~300立方厘米/分钟(sccm),反应室内压力可为5~10毫托(mTorr),功率为900W~1100W,等离子体处理的时间为5s~10s。
如图1B所示,在所述铜互连结构103和所述层间介电层102的表面沉积形成富硅的第一界面层104。
本实施例中,采用等离子化学气相沉积法形成所述第一界面层104,其工艺参数为:源气体为四甲基硅烷/三甲基硅烷、三甲基硼(TMB)、氨气和氮气,载气为氦气,四甲基硅烷/三甲基硅烷的流量为200-5000sccm,三甲基硼的流量为从200-5000sccm,氨气的流量为500-10000sccm,氮气的流量为500-10000sccm,氦气的流量为500-10000sccm,高频功率为300-3000W,低频功率为300-3000W,压力为1mTorr-100Torr,温度为200-450℃,其中,mTorr代表毫毫米汞柱,Torr代表毫米汞柱,sccm代表立方厘米/分钟。形成的第一界面层的材料为SiCBN,在此过程中形成的第一界面层是富硅的。可选地,所述第一界面层的厚度为5~10nm。
如图1C所示,采用氮气或者氨气处理所述第一界面层104,以形成富氮的第二界面层105。氮气或者氨气分解成含有氮离子的等离子体,在对第一界面层104进行处理时,氮离子进入界面层,进而形成了富氮的第二界面层105。作为一个实例,通入氨气的流量为50立方厘米/分钟(sccm)~150立方厘米/分钟(sccm),所述等离子分解所采用的功率为100W~200W。富氮界面层与富硅界面层相比具有更好的电学性能。
如图1D所示,在第二界面层105上沉积电介质覆盖层106。电介质覆盖层106的材料为掺碳的氮化硅或者氮化硅,优选SiCN材料。形成SiCN的工艺优选等离子体化学气相沉积工艺,其源气体为四甲基硅烷/三甲基硅烷、氨气和氮气,载气为氦气。作为一个实例,电介质覆盖层具有压应力,厚度范围为100埃~500埃。具有压应力的电介质覆盖层有良好的附着力、抑制铜的扩散并提供较强的机械结构,还具有较高的击穿电压、良好的气密性和钝化铜金属层。另外,由于之前形成的富氮的第二界面层中包含硼元素,其抗氧化性能很强,因此可适当减薄电介质覆盖层的厚度,仍然可以满足器件对抗氧化性能的要求。至此,完成了根据本发明实施例的方法实施的工艺步骤。
根据本发明的方法,在铜互连结构上形成含有硼元素的富氮界面层,该界面层具有良好的台阶覆盖能力,特别是在拐角区;可提高漏电流和击穿性能,改善电迁移特性,进而提高器件的可靠性和良品率;在界面层中引入硼元素,还可增强界面层的抗氧化性能。
参照图2,其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图,用于简要示出整个制造工艺的流程。
在步骤201中,提供半导体衬底,在所述半导体衬底上形成层间介电层和位于所述层间介电层中的铜互连结构;
在步骤202中,采用氨气或者氮气处理所述铜互连结构露出的顶面;
在步骤203中,在所述铜互连结构和所述层间介电层的表面沉积形成富硅的第一界面层;
在步骤204中,采用氮气或者氨气处理所述第一界面层,以形成富氮的第二界面层;
在步骤205中,在所述第二界面层上沉积形成电介质覆盖层。
实施例二
下面结合附图3,对本发明实施例提供的半导体器件的结构进行描述。
如图3所示,本发明提供的半导体器件的结构包括半导体衬底300;依次形成于所述半导体衬底300之上的刻蚀停止层301和层间介电层302,其中,所述层间介电层302中形成有铜互连结构303;覆盖在所述层间介电层302和铜互连结构303之上的富氮的界面层304,其中所述界面层304含有硅、硼和氮,作为一个实例,所述界面层304为富氮的SiCBN。可选地,所述界面层304的厚度为5~10nm。以及形成于所述界面层304之上的电介质覆盖层305。作为一个实例,所述电介质覆盖层为氮化硅或者掺碳的氮化硅。
根据本发明实施例提供的半导体器件的结构,在铜互连结构上形成含有硼元素的富氮界面层,可提高漏电流和击穿性能,改善电迁移特性,进而提高器件的可靠性和良品率。
实施例三
本发明实施例提供一种电子装置400,其包括:实施例二中所述的半导体器件401。
由于包括的半导体器件具有更高的良率和可靠性,该电子装置同样具有上述优点。
该电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可以是具有上述半导体器件的中间产品,例如:具有该集成电路的手机主板等。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种半导体器件的制作方法,包括:
提供半导体衬底;
在所述半导体衬底上形成层间介电层和位于所述层间介电层中的铜互连结构;
在所述铜互连结构和所述层间介电层的表面沉积形成富硅的第一界面层,且所述第一界面层包含硼元素;
采用氮气或者氨气处理所述第一界面层,以形成富氮的第二界面层;
在所述第二界面层上沉积形成电介质覆盖层。
2.根据权利要求1所述的方法,其特征在于,在形成所述第一界面层之前,还包括采用氨气或者氮气处理所述铜互连结构露出的顶面的步骤。
3.根据权利要求1所述的方法,其特征在于,采用等离子化学气相沉积法形成所述第一界面层。
4.根据权利要求3所述的方法,其特征在于,形成所述第一界面层采用的源气体包括:四甲基硅烷/三甲基硅烷、三甲基硼、氨气/氮气。
5.根据权利要求1所述的方法,其特征在于,所述第一界面层的材料为富硅的SiCBN。
6.根据权利要求1所述的方法,其特征在于,所述第一界面层的厚度为5nm~10nm。
7.根据权利要求1所述的方法,其特征在于,所述第二界面层材料为富氮的SiCBN。
8.根据权利要求1所述的方法,其特征在于,所述电介质覆盖层材料为氮化硅或者掺碳的氮化硅。
9.根据权利要求1所述的方法,其特征在于,形成所述电介质覆盖层采用的源气体包括:四甲基硅烷/三甲基硅烷、氨气/氮气。
10.一种采用如权利要求1至9中任一项所述的方法制备获得的半导体器件,包括:
半导体衬底;形成于所述半导体衬底之上的层间介电层和所述层间介电层中的铜互连结构;覆盖在所述层间介电层和铜互连结构之上的富氮的界面层,其中所述界面层含有硅、硼和氮;以及形成于所述界面层之上的电介质覆盖层。
11.根据权利要求10所述的器件,其特征在于,所述界面层为富氮的SiCBN。
12.根据权利要求10所述的器件,其特征在于,所述电介质覆盖层为氮化硅或者掺碳的氮化硅。
13.根据权利要求10所述的器件,其特征在于,所述界面层的厚度为5~10nm。
14.一种电子装置,其包括权利要求10-13中任一项所述的半导体器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410192832.8A CN105097654B (zh) | 2014-05-08 | 2014-05-08 | 一种半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410192832.8A CN105097654B (zh) | 2014-05-08 | 2014-05-08 | 一种半导体器件及其制作方法、电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097654A CN105097654A (zh) | 2015-11-25 |
CN105097654B true CN105097654B (zh) | 2019-01-22 |
Family
ID=54577785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410192832.8A Active CN105097654B (zh) | 2014-05-08 | 2014-05-08 | 一种半导体器件及其制作方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097654B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958311A (zh) * | 2009-07-14 | 2011-01-26 | 国际商业机器公司 | 半导体结构和形成方法 |
CN102881632A (zh) * | 2011-07-13 | 2013-01-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN103258779A (zh) * | 2012-02-17 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 铜互连结构及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070155186A1 (en) * | 2005-11-22 | 2007-07-05 | International Business Machines Corporation | OPTIMIZED SiCN CAPPING LAYER |
US8453738B2 (en) * | 2010-01-05 | 2013-06-04 | Schlumberger Technology Corporation | Methods and systems for downhole active cooling |
-
2014
- 2014-05-08 CN CN201410192832.8A patent/CN105097654B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958311A (zh) * | 2009-07-14 | 2011-01-26 | 国际商业机器公司 | 半导体结构和形成方法 |
CN102881632A (zh) * | 2011-07-13 | 2013-01-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN103258779A (zh) * | 2012-02-17 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 铜互连结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097654A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10177028B1 (en) | Method for manufacturing fully aligned via structures having relaxed gapfills | |
CN109478534B (zh) | 纳米尺度的半导体器件的气隙间隔物构造 | |
US10062603B2 (en) | Air-gap scheme for BEOL process | |
US20160005691A1 (en) | Hybrid Copper Structure for Advance Interconnect Usage | |
US20100314765A1 (en) | Interconnection structure of semiconductor integrated circuit and method for making the same | |
US7638423B2 (en) | Semiconductor device and method of forming wires of semiconductor device | |
US10867920B2 (en) | Electro-migration barrier for Cu interconnect | |
CN103474416A (zh) | 互连结构及其形成方法 | |
CN103489840B (zh) | 穿硅通孔及其制作方法 | |
CN106206406B (zh) | 一种半导体器件及其制作方法和电子装置 | |
CN105097654B (zh) | 一种半导体器件及其制作方法、电子装置 | |
CN104835778B (zh) | 一种半导体器件的制作方法 | |
CN105489548B (zh) | 一种半导体器件的制作方法 | |
CN104835777B (zh) | 一种半导体器件及其制作方法 | |
CN105097655B (zh) | 一种半导体器件的制作方法 | |
Lee et al. | The overview of current interconnect technology challenges and future opportunities | |
KR102053350B1 (ko) | 저유전율 절연층을 가진 반도체 소자를 형성하는 방법 | |
CN105575881B (zh) | 一种半导体器件的制作方法 | |
CN106356329B (zh) | 铜互连的电介质覆盖层的形成方法 | |
CN105097656B (zh) | 一种半导体器件及其制作方法、电子装置 | |
CN111312689B (zh) | 集成电路的顶层铜工艺结构及其制造方法 | |
KR20110077964A (ko) | 반도체 소자의 금속 배선 형성방법 | |
CN107527862B (zh) | 一种半导体器件及其制作方法 | |
CN108695237B (zh) | 一种半导体器件及其制作方法 | |
Whitesell et al. | Nano-porous dielectrics and copper barriers for 28 nm and below |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |