CN103681596A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN103681596A
CN103681596A CN201210365175.3A CN201210365175A CN103681596A CN 103681596 A CN103681596 A CN 103681596A CN 201210365175 A CN201210365175 A CN 201210365175A CN 103681596 A CN103681596 A CN 103681596A
Authority
CN
China
Prior art keywords
layer
light shield
semiconductor structure
barrier layer
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210365175.3A
Other languages
English (en)
Other versions
CN103681596B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210365175.3A priority Critical patent/CN103681596B/zh
Publication of CN103681596A publication Critical patent/CN103681596A/zh
Application granted granted Critical
Publication of CN103681596B publication Critical patent/CN103681596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体结构及其制作方法。所述半导体结构包括:半导体衬底,所述半导体衬底包括铜金属层;位于所述铜金属层上的阻挡层;位于所述阻挡层上的遮光层,所述遮光层至少用于遮挡紫外线;位于所述遮光层上的层间介质层,所述层间介质层是低K或超低K的多孔材料。所述半导体结构的制作方法包括:提供半导体衬底,所述半导体衬底中包括铜金属层;在所述铜金属层上形成阻挡层;在所述阻挡层上形成遮光层,所述遮光层至少用于遮挡紫外线;在所述遮光层上形成低K或超低K的层间介质层;对所述层间介质层进行紫外线处理。本发明可以提高铜金属层与阻挡层之间的结合力,最终提高半导体器件的性能。

Description

半导体结构及其制作方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及的是一种半导体结构及其制作方法。
背景技术
随着半导体集成电路技术的不断发展,半导体器件尺寸和互连结构尺寸不断减小,从而导致金属连线之间的间距在逐渐缩小,用于隔离金属连线的层间介质层也变得越来越薄,这样会导致金属连线之间可能会发生串扰。现在,通过降低金属连线之间层间介质层的介电常数,可有效地降低这种串扰,且低K(介电常数)的介质层可有效地降低金属连线层间的电阻电容延迟(RCdelay),因此,低K介电材料和超低K介电材料已越来越广泛地应用于互连工艺的层间介质层中。
由于空气是目前能获得的最低K值的材料(K=1.0),可以在层间介质层中形成空气隙或孔洞以有效的降低介质层的K值,从而形成多孔材料的低K或超低K材料的层间介质层。具体地,可以通过紫外线处理(UVcure)的方式在低K或超低K材料中形成空气隙或孔洞。
更多关于形成超低K介质层的工艺请参考公开号为US2008/0026203A1的美国专利文献。
参考图1所示,现有技术中一半导体结构包括:
半导体衬底10,所述半导体衬底10中可以包括铜金属层(图中未示出);
位于所述铜金属层的阻挡层20,所述阻挡层20用于防止铜金属层材料的扩散,其材料可以是含氮的碳化硅(NDC);
位于所述阻挡层20上的低K或超低K的层间介质层30,所述层间介质层30中包括空气隙或空洞40。
经测试发现,上述半导体结构中阻挡层20和与阻挡层20紧密接触的铜金属层之间的粘合力很差,从而影响了半导体器件的性能。
因此,如何通过提高阻挡层20与其下面铜金属层之间的结合力来提高半导体器件的性能就成为本领域技术人员亟待解决的问题之一。
发明内容
本发明解决的问题是提供一种半导体结构及其制作方法,可以提高阻挡层与铜金属层之间的结合力,最终提高半导体器件的性能。
为解决上述问题,本发明提供了一种半导体结构,包括:
半导体衬底,所述半导体衬底包括铜金属层;
位于所述铜金属层上的阻挡层;
位于所述阻挡层上的遮光层,所述遮光层用于遮挡紫外线;
位于所述遮光层上的层间介质层,所述层间介质层是低K或超低K的多孔材料。
可选地,所述半导体结构还包括:位于所述阻挡层与所述遮光层之间的粘附层。
为了解决上述问题,本发明还提供了一种半导体结构的制作方法,包括:
提供半导体衬底,所述半导体衬底中包括铜金属层;
在所述铜金属层上形成阻挡层;
在所述阻挡层上形成遮光层,所述遮光层用于遮挡紫外线;
在所述遮光层上形成低K或超低K的层间介质层;
对所述层间介质层进行紫外线处理。
可选地,所述半导体结构的制作方法还包括:在形成所述遮光层之前,在所述阻挡层上形成粘附层。
与现有技术相比,本发明技术方案具有以下优点:
1)本发明先在铜金属层上形成阻挡层,进而在阻挡层上形成低K或超低K的层间介质层之前,先在阻挡层上形成遮光层,该遮光层用于遮挡紫外线,从而在形成层间介质层之后,为了在层间介质层中形成空气隙或孔洞而进行的紫外线处理就不会影响阻挡层与铜金属层之间的粘附力,最终可以提高半导体器件的性能。
2)可选方案中,在形成所述遮光层之前,先在所述阻挡层上形成粘附层,所述粘附层可以提高遮光层与阻挡层之间的粘附力,从而进一步提高半导体器件的性能。
附图说明
图1是现有技术中一种半导体结构的示意图;
图2是本发明实施方式中半导体结构的制作方法的流程示意图;
图3是本发明实施例中进行紫外线处理之前半导体结构的示意图;
图4是本发明实施例中进行紫外线处理之后半导体结构的示意图;
图5是本发明一个实施例中半导体结构的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述,现有技术中半导体结构中阻挡层和铜金属层之间的粘合力很差,从而影响了半导体器件的性能。
发明人研究发现:在对层间介质层进行紫外线处理之前,位于层间介质层和铜金属层之间的阻挡层(如:含氮的碳化硅)的应力为压应力,从而可以保证阻挡层与铜金属层具有较好的粘合力;在对层间介质层进行紫外线处理之后,所述阻挡层的应力就由压应力(compressive stress)变为拉应力(tensilestress),阻挡层就容易向上翘,从而阻挡层与铜金属层之间的粘合力就会变得很差,最终影响半导体器件的性能。相应地,当不对层间介质层进行紫外线处理时,半导体器件中的阻挡层仍为压应力,从而可以进一步证明是紫外线处理影响了阻挡层与铜金属层之间的结合力。
此外,多孔的层间介质层为拉应力,从而会进一步降低铜金属层和阻挡层之间的结合力,因此保证阻挡层与铜金属层之间具有较好的结合力变得更为重要。
由于阻挡层与铜金属层之间的粘合力变差是由于对层间介质层的紫外线处理造成的,因此发明人提出可以通过在层间介质层和阻挡层之间添加遮光层来克服该缺陷,以提高半导体器件的性能。
下面结合附图进行详细说明。
参考图2所示,本发明实施方式提供了一种半导体结构的制作方法,包括:
步骤S1,提供半导体衬底,所述半导体衬底中包括铜金属层;
步骤S2,在所述铜金属层上形成阻挡层;
步骤S3,在所述阻挡层上形成粘附层;
步骤S4,在所述粘附层上形成遮光层;
步骤S5,在所述遮光层上形成低K或超低K的层间介质层;
步骤S6,对所述层间介质层进行紫外线处理。
首先执行步骤S1,参考图3所示,提供半导体衬底100。
所述半导体衬底100的材料可以为单晶硅或单晶硅锗,或者单晶掺碳硅;或者还可以包括其它的材料,本发明对此不做限制。本实施例中所述半导体衬底100的材料为单晶硅。
所述半导体衬底100中可以形成有器件结构(图中未示出),所述器件结构可以为半导体前段工艺中形成的器件结构,例如MOS晶体管等。
所述半导体衬底100中包括一个或多个铜金属层,所述铜金属层可以是互连线,也可以是金属插塞,即半导体衬底100中可以包括部分互连结构,其对于本领域技术人员是熟知的,在此不再赘述。
接着执行步骤S2,继续参考图3所示,在所述铜金属层上形成阻挡层200。
所述阻挡层200用于可以防止铜金属层材料的扩散,从而进一步提高半导体器件的性能。
具体地,所述阻挡层200的材料可以为含氮的碳化硅,此时阻挡层200为压应力,从而阻挡层200与铜金属层之间具有较好的结合力。
所述阻挡层200的具体形成工艺对于本领域技术人员是熟知的,在此不再赘述。
接着执行步骤S3,继续参考图3所示,在所述阻挡层200上形成粘附层500。
所述粘附层500用于提高后续形成的遮光层与阻挡层200之间的粘合力。
所述粘附层500的材料可以为富硅氮化硅(Si rich SiN),其中的硅原子可以与铜金属层中的铜原子反应生成硅-铜合金(Si-Cu Alloy),从而粘附层500与铜金属层之间具有较好的结合力。
所述粘附层500可以利用等离子体化学气相沉积装置沉积,即采用等离子体化学气相沉积方法形成。具体地,所述粘附层500的材料为富硅氮化硅,所述等离子体化学气相沉积过程中加载的射频信号功率在50W~100W的范围内,向等离子体化学气相沉积装置通入的反应气体包括SiH4和NH3(N2H4),通入SiH4的流量在50sccm~200sccm的范围内,通入NH3(N2H4)的流量在50sccm~200sccm的范围内。
经测试,采用上述方法形成的所述粘附层500的压应力范围包括:50Mpa~250Mpa,因此粘附层500与阻挡层200具有较好的结合力。
此外,在形成粘附层500时,还需要向等离子体化学气相沉积装置通入载气,如:氮气、氦气或其它气体。
所述粘附层500的厚度范围可以包括:
Figure BDA00002199137200061
所述粘附层500的折射率范围可以包括:1.7~1.85。
接着执行步骤S4,继续参考图3所示,在所述粘附层500上形成遮光层600。
所述遮光层600用于遮挡紫外线,其材料可以是具有遮挡紫外线特性(UV-opaque property)的氮化硅。由于所述粘附层500中的硅原子可以与铜金属层中的铜原子反应生成硅-铜合金(Si-Cu Alloy),粘附层500中包括氮化硅,遮光层600的材料是氮化硅,因此,粘附层500与遮光层600的结合力很强。由于粘附层500与遮光层600和阻挡层200同时具有较好的结合力,因此粘附层500可以提高遮光层600与阻挡层200之间的结合力。
所述遮光层600可以利用等离子体化学气相沉积装置沉积,即采用等离子体化学气相沉积方法形成。具体地,所述遮光层600的材料为氮化硅,所述等离子体化学气相沉积过程中加载的射频信号功率在50W~2000W的范围内,向等离子体化学气相沉积装置通入的反应气体包括SiH4和NH3(N2H4),通入SiH4的流量在50sccm~2000sccm的范围内,通入NH3(N2H4)的流量在50sccm~4000sccm的范围内。
经测试,采用上述方法形成的所述遮光层600的压应力范围包括:50Mpa~500Mpa,从而遮光层600与粘附层500之间具有较好的结合力。
此外,在形成遮光层600时,还需要向等离子体化学气相沉积装置通入载气,如:氮气、氦气或其它气体。
由于在采用等离子体化学气相沉积方法形成氮化硅材料的遮光层600的过程中,氢会与氮和硅形成键合,因为Si-H键会吸收紫外线,所以紫外线通常无法穿透氮化硅材料。
所述遮光层600的厚度范围可以包括:
Figure BDA00002199137200071
所述遮光层600的折射率范围可以包括:1.7~2.0。
需要说明的是,在本发明的其他实施例中,所述遮光层600还可以采用其它可以遮挡紫外线的材料。
接着执行步骤S5,继续参考图3所示,在所述遮光层600上形成层间介质层300。
所述层间介质层300用于实现互连结构之间的绝缘,其具有减小RC延迟的优点。
本实施例中所述层间介质层300可以是低K介质层(介电系数范围为3.9~2.8),所述低K介质层的材料可以为SiO2、SiOF、SiCOH、SiO、SiCO、SiCON中的一种或多种。
所述层间介质层300还可以是超低K介质层(介电系数范围为2.2~2.8),所述超低K介质材料可以为黑金刚石(Black Diamond,BD)等。
所述层间介质层300可以采用化学气相沉积方法形成。
接着执行步骤S6,对所述层间介质层600进行紫外线处理,在图4所示的层间介质层600中形成空气隙或空洞400。
所述空气隙或空洞400可以进一步降低层间介质层600的介电常数,从而可以进一步提高半导体器件的性能。
所述紫外线处理对于本领域技术人员是熟知的,在此不再赘述。
由于遮光层600的存在,可以保证紫外线处理之后,遮光层600下面的阻挡层200的应力特性不会受到紫外线的影响,最终保证阻挡层200与铜金属层之间始终具有较好的粘附力。此外,由于粘附层500的存在,因此可以保证阻挡层200与遮光层600之间具有较好的结合力。
需要说明的是,在进行紫外线处理之后,可以继续在层间介质层300中形成沟槽或通孔,并在沟槽或通孔中填充满铜金属材料,从而形成互连线或金属插塞,其对于本领域技术人员是熟知的,在此不再赘述。
在本发明的其它实施例中,还可以省略形成粘附层500的步骤,直接在阻挡层200上依次形成遮光层600和层间介质层300,其不影响本发明的保护范围。
相应地,本发明实施方式提供了一种半导体结构,参考图5所示,包括:
半导体衬底100,所述半导体衬底100包括铜金属层;
位于所述铜金属层上的阻挡层200;
位于所述阻挡层200上的遮光层600,所述遮光层600用于遮挡紫外线;
位于所述遮光层600上的层间介质层300,所述层间介质层300是低K或超低K的多孔材料,其中包括空气隙或空洞400。
所述遮光层600的可以材料为氮化硅,也可以为其它任意可以遮挡紫外线的材料,其可以起到遮挡紫外线的作用。
所述遮光层600的厚度范围可以包括:
Figure BDA00002199137200081
所述遮光层600的折射率范围可以包括:1.7~2.0。
所述阻挡层200的材料可以是含氮的碳化硅,其可以阻挡铜金属层材料扩散。
继续参考图4所示,本发明实施方式还提供了另一种半导体结构,其与图5相比,还包括:位于所述阻挡层200和遮光层600之间的粘附层500。
所述粘附层500的材料可以为富硅氮化硅。
所述粘附层500的厚度范围可以包括:
Figure BDA00002199137200082
所述粘附层500的折射率范围可以包括:1.7~1.85。
所述粘附层500可以提高遮光层600与阻挡层200之间的粘合力。
由于上述半导体结构中在层间介质层300下方都包括遮光层600,所述遮光层600可以遮挡对层间介质层300紫外线处理过程中的紫外线,从而避免紫外线影响阻挡层200与铜金属层之间的结合力,最终可以提高半导体器件的性能。此外,当包括粘附层500时,可以保证阻挡层200与遮光层600之间具有较好的结合力,从而进一步提高半导体器件的性能。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (16)

1.一种半导体结构,其特征在于,包括:
半导体衬底,所述半导体衬底包括铜金属层;
位于所述铜金属层上的阻挡层;
位于所述阻挡层上的遮光层,所述遮光层用于遮挡紫外线;
位于所述遮光层上的层间介质层,所述层间介质层是低K或超低K的多孔材料。
2.如权利要求1所述的半导体结构,其特征在于,所述遮光层的材料为氮化硅。
3.如权利要求1或2所述的半导体结构,其特征在于,所述遮光层的厚度范围包括:
Figure FDA00002199137100011
4.如权利要求1或2所述的半导体结构,其特征在于,所述遮光层的折射率范围包括:1.7~2.0。
5.如权利要求1所述的半导体结构,其特征在于,还包括:位于所述阻挡层与所述遮光层之间的粘附层。
6.如权利要求5所述的半导体结构,其特征在于,所述粘附层的材料为富硅氮化硅。
7.如权利要求5或6所述的半导体结构,其特征在于,所述粘附层的厚度范围包括:
Figure FDA00002199137100012
8.如权利要求5或6所述的半导体结构,其特征在于,所述粘附层的折射率范围包括:1.7~1.85。
9.如权利要求1所述的半导体结构,其特征在于,所述阻挡层的材料为含氮的碳化硅。
10.一种半导体结构的制作方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底中包括铜金属层;
在所述铜金属层上形成阻挡层;
在所述阻挡层上形成遮光层,所述遮光层用于遮挡紫外线;
在所述遮光层上形成低K或超低K的层间介质层;
对所述层间介质层进行紫外线处理。
11.如权利要求10所述的半导体结构的制作方法,其特征在于,所述遮光层采用等离子体化学气相沉积方法形成。
12.如权利要求11所述的半导体结构的制作方法,其特征在于,所述遮光层的材料为氮化硅,所述等离子体化学气相沉积过程中加载的射频信号功率在50W~2000W的范围内,向等离子体化学气相沉积装置通入的反应气体包括SiH4和NH3(N2H4),通入SiH4的流量在50sccm~2000sccm的范围内,通入NH3(N2H4)的流量在50sccm~4000sccm的范围内。
13.如权利要求10所述的半导体结构的制作方法,其特征在于,还包括:在形成所述遮光层之前,在所述阻挡层上形成粘附层。
14.如权利要求13所述的半导体结构的制作方法,其特征在于,所述粘附层采用等离子体化学气相沉积方法形成。
15.如权利要求14所述的半导体结构的制作方法,其特征在于,所述粘附层的材料为富硅氮化硅,所述等离子体化学气相沉积过程中加载的射频信号功率在50W~100W的范围内,向等离子体化学气相沉积装置通入的反应气体包括SiH4和NH3(N2H4),通入SiH4的流量在50sccm~200sccm的范围内,通入NH3(N2H4)的流量在50sccm~200sccm的范围内。
16.如权利要求10所述的半导体结构的制作方法,其特征在于,所述阻挡层的材料为含氮的碳化硅。
CN201210365175.3A 2012-09-26 2012-09-26 半导体结构及其制作方法 Active CN103681596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210365175.3A CN103681596B (zh) 2012-09-26 2012-09-26 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210365175.3A CN103681596B (zh) 2012-09-26 2012-09-26 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN103681596A true CN103681596A (zh) 2014-03-26
CN103681596B CN103681596B (zh) 2016-08-31

Family

ID=50318683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210365175.3A Active CN103681596B (zh) 2012-09-26 2012-09-26 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN103681596B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544683A (zh) * 2018-05-29 2019-12-06 澜起科技股份有限公司 用于检测金属间介质层缺陷的叠层结构及测试方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183059A (ja) * 1998-12-18 2000-06-30 Sony Corp 電子装置およびその製造方法
US20060160352A1 (en) * 2004-12-09 2006-07-20 Asm Japan K.K. Method of forming interconnection in semiconductor device
CN101030566A (zh) * 2006-03-01 2007-09-05 台湾积体电路制造股份有限公司 半导体结构及其形成方法
DE102006062728A1 (de) * 2006-02-14 2008-01-10 Fujitsu Ltd., Kawasaki Halbleitervorrichtung und Verfahren zu deren Herstellung
CN101188222A (zh) * 2006-11-21 2008-05-28 台湾积体电路制造股份有限公司 集成电路及其制作方法
CN101197347A (zh) * 2006-11-29 2008-06-11 国际商业机器公司 互连及其形成方法
US20110081776A1 (en) * 2009-10-06 2011-04-07 Kotaro Nomura Method for manufacturing semiconductor device
US20120193767A1 (en) * 2008-01-10 2012-08-02 Globalfoundries Inc. ADVANCED LOW k CAP FILM FORMATION PROCESS FOR NANO ELECTRONIC DEVICES

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183059A (ja) * 1998-12-18 2000-06-30 Sony Corp 電子装置およびその製造方法
US20060160352A1 (en) * 2004-12-09 2006-07-20 Asm Japan K.K. Method of forming interconnection in semiconductor device
DE102006062728A1 (de) * 2006-02-14 2008-01-10 Fujitsu Ltd., Kawasaki Halbleitervorrichtung und Verfahren zu deren Herstellung
CN101030566A (zh) * 2006-03-01 2007-09-05 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN101188222A (zh) * 2006-11-21 2008-05-28 台湾积体电路制造股份有限公司 集成电路及其制作方法
CN101197347A (zh) * 2006-11-29 2008-06-11 国际商业机器公司 互连及其形成方法
US20120193767A1 (en) * 2008-01-10 2012-08-02 Globalfoundries Inc. ADVANCED LOW k CAP FILM FORMATION PROCESS FOR NANO ELECTRONIC DEVICES
US20110081776A1 (en) * 2009-10-06 2011-04-07 Kotaro Nomura Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544683A (zh) * 2018-05-29 2019-12-06 澜起科技股份有限公司 用于检测金属间介质层缺陷的叠层结构及测试方法
CN110544683B (zh) * 2018-05-29 2021-03-19 澜起科技股份有限公司 用于检测金属间介质层缺陷的叠层结构及测试方法
US11270918B2 (en) 2018-05-29 2022-03-08 Montage Technology Co., Ltd. Laminate structure and test method for detecting inter-metal dielectric layer defects

Also Published As

Publication number Publication date
CN103681596B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US7420275B1 (en) Boron-doped SIC copper diffusion barrier films
US7239017B1 (en) Low-k B-doped SiC copper diffusion barrier films
US7282438B1 (en) Low-k SiC copper diffusion barrier films
CN102468228B (zh) 半导体结构及其形成方法
CN1832130B (zh) 半导体器件及其制造方法
CN100517640C (zh) 半导体器件的制造方法和半导体器件
CN1893017A (zh) 防止半导体元件中金属线短路的方法
CN103871961A (zh) 互连结构及其制造方法
CN103928391A (zh) 半导体结构的形成方法
CN115188731A (zh) 半导体结构及其形成方法
CN103681596A (zh) 半导体结构及其制作方法
CN105206562B (zh) 一种半导体器件及其制作方法、电子装置
CN103928389A (zh) 半导体结构的形成方法
CN102881632B (zh) 一种半导体器件的制造方法
CN102903665A (zh) 半导体器件的制作方法
CN102122632A (zh) 低k值介电薄膜形成方法
CN102446840A (zh) 一种增加双大马士革结构介质阻挡层薄膜击穿电压的方法
JP2010517307A (ja) 誘電体キャップ層
JP4335932B2 (ja) 半導体装置製造およびその製造方法
KR100945500B1 (ko) 반도체 소자의 제조방법
CN108122821B (zh) 互连结构及其形成方法
CN102110669A (zh) 复合介电层及其制作方法
US20070264843A1 (en) Formation and applications of nitrogen-free silicon carbide in semiconductor manufacturing
KR100796506B1 (ko) 저유전율 층간 절연막의 형성 방법 및 그 구조
KR100401504B1 (ko) 반도체장치의 패시베이션층 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant