CN1893017A - 防止半导体元件中金属线短路的方法 - Google Patents

防止半导体元件中金属线短路的方法 Download PDF

Info

Publication number
CN1893017A
CN1893017A CNA2006100752598A CN200610075259A CN1893017A CN 1893017 A CN1893017 A CN 1893017A CN A2006100752598 A CNA2006100752598 A CN A2006100752598A CN 200610075259 A CN200610075259 A CN 200610075259A CN 1893017 A CN1893017 A CN 1893017A
Authority
CN
China
Prior art keywords
gas composition
dielectric layer
base material
semiconductor element
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100752598A
Other languages
English (en)
Inventor
陈礼仁
苏金达
黄启东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1893017A publication Critical patent/CN1893017A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种形成半导体元件的方法，包含提供基材、提供铝金属线于该基材上、形成阻障层于所述铝金属线上，以及形成富硅介电层于所述阻障层上。任选可以形成金属层间介电(IMD)层，以至少覆盖一部份的富硅介电层。

Description

防止半导体元件中金属线短路的方法
                     技术领域
本发明总的说来涉及一种半导体元件，尤其是一种解决金属线短路问题的方法，以及根据此方法所制造的元件。
                    背景技术
在半导体集成电路(IC)中，形成金属线以提供半导体集成电路中独立元件间的接触，或作为数据线。沉积此类金属线时可能会产生不平坦的表面，因此，一般在后续的步骤中，会进行形成金属层间介电(IMD)层及旋涂式玻璃(SOG)的过程，以形成平坦的表面。
图1显示一种半导体元件，如一存储元件，其包含形成于基材10上的金属线102。基材10可以是半导体基材，包含形成于其上的电路元件。金属层间介电层104通过旋涂式玻璃过程沉积硼磷硅玻璃(BPSG)，而形成于基材10及金属线102上面。
用于形成金属层间介电层104的旋涂式玻璃过程包括将旋涂式玻璃溶液旋涂于其上具有金属线102的基材10的上面，并固化此旋涂式玻璃，使溶液中的溶剂挥发。此处所指的旋涂式玻璃溶液是指溶解二氧化硅及掺杂剂(如硼或磷)的溶液。因为旋涂式玻璃溶液中的溶剂可能在固化期间扩散至邻近的金属线，导致半导体元件的性能恶化，因此，如图1所示，在金属层间介电层104及金属线102间形成内衬(liner)106，以防止此类旋涂式玻璃溶剂的扩散。
典型的内衬106包含二氧化硅(SiO2)，其可以使用硅烷及一氧化二氮的气体组合物，或是四乙氧基硅烷(TEOS)及氧或臭氧的气体组合物，利用等离子体增强式化学气相沉积(PECVD)来形成。然而，以二氧化硅作为内衬存在的问题在于为了使金属层间介电层104具有较低介电常数，形成金属层间介电层104的旋涂式玻璃溶解时所使用的溶剂具有高浓度的氢，然而溶剂中的氢原子可能会穿过由二氧化硅形成的内衬106而扩散至底层，如金属线102或基材10，这样的氢扩散将会使得半导体元件100的性能劣化。
Ghneim等人的美国专利5,805,013公开了提供高于氢原子临界程度的温度，使将形成金属层间介电层的旋涂式玻璃溶剂中的氢原子从其键结状态释放及扩散。Ghneim等人进一步公开了一种降低氢扩散的方法，即通过将旋涂式玻璃过程的后续所有步骤的温度维持在小于临界温度的温度方法。Ghneim等人特别公开了在低于380℃形成含氢的介电材料及后续的介电材料/导体，而且最佳的例子是大部分低于350℃。
虽然Ghneim等人所公开的低温度过程可能会减少氢扩散，然而，因为后续步骤的过程温度低所形成的材料质量差，将会使得形成的半导体元件仍然会劣化。
                       发明内容
根据本发明的实施例，提供一种形成半导体元件的方法，包括提供基材、提供铝金属线于该基材上、形成阻障层于所述铝金属线上，以及形成富硅介电层于所述阻障层上。
根据本发明的实施例，提供一种半导体元件的方法，包括基材、形成于所述基材上的至少一铝金属线、形成于至少一铝金属线上的阻障层，以及形成于所述阻障层上的富硅介电层。
本发明的其他特征及优点部分公开在下面的说明中，而部分特征及优点由下面的说明将变得显而易见或可由本发明的实施例获得。通过元件及其组合，特别是附加的权利要求书中所指的元件及组合将可了解及获得本发明的特征及优点。
可以理解的是前述的一般说明及下列的详细说明仅为典型性的及解释性的，并非要限制本发明。
                      附图说明
这些附图，包含并且构成本发明的部分内容，用于说明本发明的实施例，且同本发明的说明一起作为解释本发明的特征、优点及原则。
在图中：
图1显示使用内衬的常规半导体元件；
图2显示使用富硅氧化物内衬的半导体元件；以及
图3显示根据本发明的半导体元件。
附图中主要元件符号说明：
10、20、30基材
102、202金属线
302铝金属线
304阻障层
106内衬
206、306富硅氧化物内衬
104、204、308金属层间介电层
100、200、300半导体元件
                        具体实施方式
现在通过说明用的图示详细了解本发明的实施例。在图中所显示的元件符号必要时用于相同或类似的部分。
假设在金属层间介电(金属层间介电)层下方形成富硅(siliconrich)氧化层作为内衬。图2揭示一种使用此类富硅氧化物内衬的半导体元件200。
如图2所示，在基材20上形成半导体元件200。基材20可以是其上具有电路元件的半导体基材。半导体元件200包括形成于基材20上的金属线202。金属层间介电层204形成于金属线202的上面。金属层间介电层204可能使用任一典型的过程所形成，如旋涂式玻璃过程、高密度等离子体(HDP)过程或等离子体增强式化学气相沉积(PECVD)过程。
提供富硅氧化物内衬206于金属层间介电层204及金属线202中间。富硅氧化物内衬206可以以化学气相沉积(CVD)形成，以包括富硅氧化物，其中硅原子与氧原子在富硅氧化物中的数目比例高于其在二氧化硅中的比例，如高于1∶1。因此，富硅氧化物内衬206可以含有大量的悬空硅键(dangling silicon bond)。若金属层间介电层204由旋涂式玻璃过程所形成，则在内衬206中的悬空硅键可能被捕获而与旋涂式玻璃溶液中的氢原子键结，防止氢原子进入金属线202及基材20。在这样的例子中，将无须使后续的过程维持在低温。富硅氧化物内衬206同时防止水气，或防止当使用旋涂式玻璃溶液并通过旋涂式玻璃过程形成金属层间介电层204时，含在旋涂式玻璃溶液中的溶剂扩散至金属层202，并且保护基材20免于紫外线的伤害。因此，元件200可以达到令人满意的性能。
当使用富硅氧化物内衬206时，存在潜在的问题，即若以铝形成金属线202时，铝会扩散至富硅氧化物内衬206，且当相邻的金属线202过于靠近时，此类的铝扩散可能会导致金属线短路，即因铝扩散至富硅氧化物内衬206，两相邻的金属线202会短路。
根据本发明的半导体元件，包含由富硅氧化物内衬覆盖的铝金属线，且进一步包含在金属线及富硅氧化物内衬中间的铝阻障层(aluminum barrier)。图3显示根据本发明的实施例的半导体元件300。
如图3所示，半导体元件300形成于基材30上，基材30可以是其上具有电路元件的半导体基材。半导体元件300包括形成于基材30上的铝金属线302。阻障层304及富硅氧化物内衬306依次形成于铝金属线302上面。金属层间介电层308形成于富硅氧化物内衬306上面。金属层间介电层308可以使用任一典型的过程，如旋涂式玻璃过程、高密度等离子体过程或等离子体增强式化学气相沉积过程所形成。
阻障层304防止铝扩散至富硅氧化物内衬306，且当使用旋涂式玻璃溶液并通过旋涂式玻璃过程形成金属层间介电层308时，富硅氧化物内衬306防止氢原子、水气或在旋涂式玻璃溶液中的溶剂扩散至金属线302，并且保护金属线302及基材30免于紫外线的伤害。金属层间介电层308可以覆盖一部份(未显示)或全部的富硅氧化物内衬306。阻障层304包括一氧化物或氮氧化物，如氧化硅或氮氧化硅，且可以以本领域技术人员所共知的适当方式形成。一方面，富硅氧化物内衬306包括富硅氧化物，其中硅原子与氧原子在富硅氧化物中的数目比例高于其在二氧化硅的比例，如高于1∶1。另一方面，富硅氧化物内衬306的厚度约为200-3000埃。富硅氧化物内衬306可以通过化学气相沉积(CVD)技术，如等离子体增强式化学气相沉积(PECVD)或高等离子体密度化学气相沉积(HDP CVD)，使用硅烷及氧、硅烷及一氧化二氮、四乙氧基硅烷及氧、或四乙氧基硅烷及臭氧中的一种组合原料气体而形成。举例来说，可以使用在氩中混合的硅烷及氧为组合原料气体，硅烷、氩及氧的流速分别为100sccm、50sccm及50sccm，且化学气相沉积的射频功率为3000瓦。
可为本领域技术人员所共知的是，在不脱离本发明的范围及精神，可由本申请公开的过程形成各种改进及变体。对于本领域技术人员而言，可以通过本发明此处公开的说明及实施而轻易了解其他实施例。此处的说明及范例仅为典型例，并非要限制本发明，本发明的真正范围及精神由下面的权利要求书的范围界定。

Claims (12)

1、一种形成半导体元件的方法，包括：
提供基材；
提供铝金属线于该基材上；
形成阻障层于该铝金属线上；以及
形成富硅介电层于该阻障层上。
2、权利要求1的方法，其中所述提供基材包括：
提供半导体基材；以及
形成电路元件于该半导体基材上。
3、权利要求1的方法，其中所述形成阻障层包含形成一层氧化物或氮氧化物。
4、权利要求1的方法，其中所述形成富硅介电层包含形成富硅氧化物，使得该富硅氧化物中的硅原子的浓度与氧原子的浓度的比例大于1∶1。
5、权利要求1的方法，其中所述富硅介电层是通过化学气相沉积，并且使用至少一气体组合物所形成，其中该气体组合物选自包括硅烷及氧的气体组合物、包括硅烷及一氧化二氮的气体组合物、包括四乙氧基硅烷(TEOS)及氧的气体组合物及包括四乙氧基硅烷及臭氧的气体组合物中的气体组合物。
6、权利要求1的方法，其还包括在至少一部份的所述富硅介电层上形成金属层间介电层(IMD)。
7、一种半导体元件，包括：
基材；
至少一铝金属线于该基材上；
阻障层于所述至少一铝金属线上；以及
富硅介电层于该阻障层上。
8、权利要求7的半导体元件，其中所述基材为其上具有电路元件的半导体基材。
9、权利要求7的半导体元件，其中所述阻障层包含氧化物或氮氧化物。
10、权利要求7的半导体元件，其中所述富硅介电层包含富硅氧化物，且该富硅氧化物中的硅原子之浓度与氧原子之浓度的比例大于1∶1。
11、权利要求7的半导体元件，其中所述富硅介电层是通过化学气相沉积，并且使用至少一气体组合物所形成，其中该气体组合物选自包括硅烷及氧的气体组合物、包括硅烷及一氧化二氮的气体组合物、包括四乙氧基硅烷(TEOS)及氧的气体组合物及包括四乙氧基硅烷及臭氧分气体组合物中的气体组合物。
12、权利要求7的方法，其还包括金属层间介电层(IMD)，该金属层间介电层覆盖至少一部份的所述富硅介电层。
CNA2006100752598A 2005-06-27 2006-04-19 防止半导体元件中金属线短路的方法 Pending CN1893017A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/166,230 2005-06-27
US11/166,230 US20060292774A1 (en) 2005-06-27 2005-06-27 Method for preventing metal line bridging in a semiconductor device

Publications (1)

Publication Number Publication Date
CN1893017A true CN1893017A (zh) 2007-01-10

Family

ID=37568048

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100752598A Pending CN1893017A (zh) 2005-06-27 2006-04-19 防止半导体元件中金属线短路的方法

Country Status (3)

Country Link
US (1) US20060292774A1 (zh)
CN (1) CN1893017A (zh)
TW (1) TWI257125B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060237802A1 (en) * 2005-04-21 2006-10-26 Macronix International Co., Ltd. Method for improving SOG process
GB2432256B (en) * 2005-11-14 2009-12-23 Cambridge Display Tech Ltd Organic optoelectrical device
KR100762243B1 (ko) * 2006-09-19 2007-10-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7741171B2 (en) * 2007-05-15 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oxygen-rich layers underlying BPSG
JP2008294123A (ja) * 2007-05-23 2008-12-04 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
DE102007030021B4 (de) * 2007-06-29 2010-04-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
US7927990B2 (en) * 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
US9142804B2 (en) * 2010-02-09 2015-09-22 Samsung Display Co., Ltd. Organic light-emitting device including barrier layer and method of manufacturing the same
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
US5428244A (en) * 1992-06-29 1995-06-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a silicon rich dielectric layer
US5801076A (en) * 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
JPH1092810A (ja) * 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体装置
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
US6277730B1 (en) * 1998-02-17 2001-08-21 Matsushita Electronics Corporation Method of fabricating interconnects utilizing fluorine doped insulators and barrier layers
US6329686B1 (en) * 1999-11-12 2001-12-11 Micron Technology, Inc. Method of fabricating conductive straps to interconnect contacts to corresponding digit lines by employing an angled sidewall implant and semiconductor devices fabricated thereby
TW434792B (en) * 1999-12-31 2001-05-16 United Microelectronics Corp Semiconductor device structure with composite silicon oxide layer and method for making the same
US6534818B2 (en) * 2001-08-07 2003-03-18 Vanguard International Semiconductor Corporation Stacked-gate flash memory device
US6916736B2 (en) * 2002-03-20 2005-07-12 Macronix International Co., Ltd. Method of forming an intermetal dielectric layer
US6759347B1 (en) * 2003-03-27 2004-07-06 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming in-situ SRO HDP-CVD barrier film
US6953608B2 (en) * 2003-04-23 2005-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Solution for FSG induced metal corrosion & metal peeling defects with extra bias liner and smooth RF bias ramp up
JP2005197602A (ja) * 2004-01-09 2005-07-21 Renesas Technology Corp 半導体装置およびその製造方法
US20060237802A1 (en) * 2005-04-21 2006-10-26 Macronix International Co., Ltd. Method for improving SOG process

Also Published As

Publication number Publication date
US20060292774A1 (en) 2006-12-28
TW200701334A (en) 2007-01-01
TWI257125B (en) 2006-06-21

Similar Documents

Publication Publication Date Title
CN1893017A (zh) 防止半导体元件中金属线短路的方法
US7235866B2 (en) Low dielectric constant film material, film and semiconductor device using such material
CN1230878C (zh) 半导体装置及其制备方法
US20030089988A1 (en) Semiconductor device and method of manufacturing the same
US7755197B2 (en) UV blocking and crack protecting passivation layer
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
US6528886B2 (en) Intermetal dielectric layer for integrated circuits
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
US20070190806A1 (en) UV blocking and crack protecting passivation layer fabricating method
US7579286B2 (en) Method of fabricating a semiconductor device using plasma to form an insulating film
US6335274B1 (en) Method for forming a high-RI oxide film to reduce fluorine diffusion in HDP FSG process
JP2001176866A (ja) 集積回路の製造方法
US6551921B2 (en) Method of polishing a stack of dielectric layers including a fluorine containing silicon oxide layer
US7199041B2 (en) Methods for fabricating an interlayer dielectric layer of a semiconductor device
JP3665935B2 (ja) 絶縁膜の形成方法および半導体装置
JPH11111845A (ja) 半導体装置及びその製造方法
CN1855437A (zh) 储存元件的形成方法、半导体元件及其形成方法
JP2002289609A (ja) 半導体装置及びその製造方法
KR100401504B1 (ko) 반도체장치의 패시베이션층 형성방법
KR100796506B1 (ko) 저유전율 층간 절연막의 형성 방법 및 그 구조
US7282453B2 (en) Method for fabricating semiconductor device
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
JP2002134610A (ja) 半導体装置の製造方法
KR100756863B1 (ko) 반도체 소자 제조방법
KR100762844B1 (ko) 반도체장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication