CN103794534A - 一种新的有效降低首片硅片铜小丘缺陷的方法 - Google Patents

一种新的有效降低首片硅片铜小丘缺陷的方法 Download PDF

Info

Publication number
CN103794534A
CN103794534A CN201310631819.3A CN201310631819A CN103794534A CN 103794534 A CN103794534 A CN 103794534A CN 201310631819 A CN201310631819 A CN 201310631819A CN 103794534 A CN103794534 A CN 103794534A
Authority
CN
China
Prior art keywords
silicon chip
silicon wafer
sdc
chamber
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310631819.3A
Other languages
English (en)
Other versions
CN103794534B (zh
Inventor
顾梅梅
朱玉传
陈建维
张旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310631819.3A priority Critical patent/CN103794534B/zh
Publication of CN103794534A publication Critical patent/CN103794534A/zh
Application granted granted Critical
Publication of CN103794534B publication Critical patent/CN103794534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种新的有效降低首片硅片铜小丘缺陷的方法，包括机台和第一硅片，所述机台包括工艺腔室，预热腔室，装载端口，其特征在于，所述方法为：步骤一：机台空闲时，工艺腔室SDC触发，使工艺腔室气氛接近制程；步骤二：工艺腔室SDC的同时，第一硅片停留在装载端口等待传输；步骤三：等待工艺腔室SDC结束，机械手将第一硅片传输至工艺腔室中。通过优化氮化硅薄膜工艺的传片方式：将“第一片硅片传入预热腔室等待工艺腔室SDC结束”，优化为“第一片硅片停留在装载端口里等待工艺腔室SDC结束”，以此减少首片硅片在预热腔室的等待时间，后续重复此类条件跑货，不再出现首片硅片铜hillock缺陷跳高的现象。

Description

一种新的有效降低首片硅片铜小丘缺陷的方法
技术领域
本发明涉及一种半导体制造领域，尤其涉及一种新的有效降低首片硅片铜小丘缺陷的方法。 
背景技术
12寸半导体集成电路制造工艺中，广泛的使用铜作为金属连线。与传统金属铝相比，金属铜具有更小的电阻率，有助于提高器件的响应速度。但是，同时因为金属铜也具有较高的扩散性，所以在制造工艺中，需要使用铜阻挡层与金属铜接触，阻挡铜扩散到介质层中，损害介质层薄膜性质，尤其是低介电介质层。常用的铜阻挡层材料有掺氮碳化硅（SiCN）和氮化硅（SiN）。掺氮碳化硅一般与低介电介质层（Low K）配合使用，常用于底层信号线金属层（例如Mx），来提高器件的响应速度；氮化硅一般与普通介质层（如二氧化硅，掺氟二氧化硅等）配合使用，常用于顶层功率线金属层（例如T4M2，TM等）。 
氮化硅薄膜材料用于铜阻挡层时，在实际量产过程中，氮化硅薄膜淀积后常发现有铜小丘缺陷，并且出现在同一批次硅片（lot）的首片硅片（first wafer)。铜小丘缺陷的产生机理与金属热应力有关。硅片中的金属连线铜受热而产生膨胀变形，当热膨胀到达金属铜内部承受的应力极限后，它通过原子扩散的方式释放应力，从而在表面形成小丘状缺陷。而氮化硅成膜工艺本身需要通过硅片预热的方式来提高薄膜均匀性。研究发现当硅片预热超出一定时间后，小丘缺陷数量将成指数上升。 
半导体器件的顶层金属层（例如T4M2，TM等）通常用于功率线，而非信号线，所以对介质层的介电常数没有太严格要求。出于制造成本的考虑，现行的半导体集成电路生产工艺中，常使用氮化硅作为顶层金属铜的阻挡层，并与普通介质层（如二氧化硅，掺氟二氧化硅等）配合，作为功率线的介质层。图1为氮化硅薄膜作为顶层金属铜的阻挡层，在工艺流程中的示意图。但是在实际半导体制造量产过程中，常发现氮化硅阻挡层淀积后，引发单片硅片铜小丘缺陷的跳高。调查发现这些小丘缺陷的跳高的硅片，都是同一批次硅片lot中的首片硅片，如图2所示。为了确认小丘缺陷的产生原因，对受影响的硅片进行调查，调查其在氮化硅工艺中的历史数据，发现小丘缺陷数量与硅片的预热腔室的等待时间有强相关性，并且缺陷数量随等待时间呈指数上升趋势，而且总是出现于同一批次硅片lot的第一片硅片，如图3所示。现有技术的方法通常为：当Lam vector机台空闲后，第一个lot到达机台端会触发工艺腔室SDC，机台默认的传片设计中，为了节约传片时间，机械手会将第一片硅片传输到预热腔室等待，等SDC结束后直接传入工艺腔室，而正是因为第一片硅片在预热腔室的等待时间远大于其他硅片，造成了上述的铜小丘缺陷跳高。因此，急需一种方法来降低首片硅片铜小丘缺陷。 
专利（专利号：CN262610319）公开了一种用于实现原子层沉积工艺的设备，涉及原子层沉积技术领域，包括反应模块，所述反应模块进一步包括：反应腔室、加热单元、预热腔室、预热单元、前驱物进料单元、抽气单元及控制单元；预热单元，用于对预热腔室中的基板进行预热；加热单元，用于对反应腔室及反应腔室中的基板进行加热；前驱物进料单元，用于为反应腔室内的基板提供气态的前驱物；抽气单元，用于对反应腔室进行抽气，以保证反应腔室内的基板进行反应之前，反应腔室处于真空状态。该专利通过设置预热单元来缩短反应时间，提高了反应效率，提高了原子层沉积设备的生产效率，并进一步通过多个反应腔室共同使用部分部件，使得设备结构简单、占地面积较小。 
专利（专利号：CN102364672）提出一种改善铜阻挡层与铜金属层的粘结性能的方法，包括下列步骤：提供具有铜金属层的半导体基底；在所述铜金属层上沉积第一介电质层；在所述第一介电质层上沉积第二介电质层；在所述第二介电质层上沉积低K值薄膜，其中，所述第一介电质层为氮化硅薄膜，所述第二介电质层为碳化硅薄膜。该专利提出的改善铜阻挡层与铜金属层的粘结性能的方法，在不影响整体介电质层介电常数的前提下，大幅提扩散阻挡层与铜金属层的粘结性能。 
发明内容
有鉴于此，本发明提出一种新的有效降低首片硅片铜小丘缺陷的方法，以解决上述第一片硅片小丘缺陷的跳高的问题。 
为达到上述目的，本发明的技术方案是这样实现的： 
一种新的有效降低首片硅片铜小丘缺陷的方法，包括Lam vector机台和第一硅片，所述Lam vector机台包括工艺腔室，预热腔室，装载端口，其特征在于，所述方法步骤为： 
步骤一：Lam vector机台空闲时，工艺腔室SDC触发，使工艺腔室气氛接近制程； 
步骤二：工艺腔室SDC的同时，第一硅片停留在装载端口等待传输； 
步骤三：等待工艺腔室SDC结束，机械手将第一硅片传输至工艺腔室中。 
上述一种新的有效降低首片硅片铜小丘缺陷的方法，其中，所述预热腔室数量为两个。 
上述一种新的有效降低首片硅片铜小丘缺陷的方法，其中，所述预热腔室的温度为300℃。 
上述一种新的有效降低首片硅片铜小丘缺陷的方法，其中，所述装载端口设于所述Lam vector机台的一端。 
上述一种新的有效降低首片硅片铜小丘缺陷的方法，其中，所述工艺腔室工位数量为四个。 
本发明由于采用了上述技术，产生的积极效果是： 
通过优化氮化硅薄膜工艺的传片方式：将“第一片硅片传入预热腔室等待SDC结束”，优化为“第一片硅片停留在装载端口里等待SDC结束”。以此减少首片硅片在预热腔室的等待时间，后续重复此类条件跑货，不再出现首片硅片铜小丘缺陷跳高的现象，从而提高了产品的良率和可靠性。 
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中： 
图1为现有技术的氮化硅薄膜金属铜的阻挡层示意图； 
图2为现有技术中小丘缺陷的监控图； 
图3为铜小丘缺陷跳高的硅片调查图； 
图4为现有技术中第一硅片在Lam vector机台上的位置结构示意图； 
图5为本发明一种新的有效降低首片硅片铜小丘缺陷的方法中第一硅片在Lam vector机台上的位置结构示意图。 
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定， 
实施例： 
请结合图1-5所示，一种新的有效降低首片硅片铜小丘缺陷的方法，包括Lam vector机台1和第一硅片5，Lam vector机台1包括工艺腔室2，预热腔室3，装载端口4，其特征在于，方法步骤为： 
步骤一：Lam vector机台1空闲时，工艺腔室2SDC触发，使工艺腔室2气氛接近制程； 
步骤二：工艺腔室2SDC的同时，第一硅片5停留在装载端口4等待传输； 
步骤三：等待工艺腔室2SDC结束，机械手将第一硅片5传输至工艺腔室2中。 
本发明在上述基础上还具有以下实施方式，请继续结合图1-5所示： 
本发明的进一步实施例中，预热腔室3数量为两个。 
本发明的进一步实施例中，预热腔室3的温度为300℃。 
本发明的进一步实施例中，装载端口4设于Lam vector机台1的一端。 
本发明的进一步实施例中，工艺腔室2工位数量为四个。 
本发明通过优化氮化硅薄膜工艺的传片方式：将“第一片硅片5传入预热腔室3等待工艺腔室2SDC结束”，优化为“第一片硅片5停留在装载端口4里等待工艺腔室2SDC结束”，即将图4中第一硅片5的位置优化为图5中第一硅片5的位置，以此减少首片硅片在预热腔室3的等待时间，后续重复此类条件跑货，有效降低首片硅片铜小丘缺陷，从而提高了产品的良率与可靠性。 
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及 保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。 

Claims (5)

1.一种新的有效降低首片硅片铜小丘缺陷的方法，包括机台和第一硅片，所述机台包括工艺腔室，预热腔室，装载端口，其特征在于，所述方法步骤为：
步骤一：机台空闲时，工艺腔室SDC触发，使工艺腔室气氛接近制程；
步骤二：工艺腔室SDC的同时，第一硅片停留在装载端口等待传输；
步骤三：等待工艺腔室SDC结束，机械手将第一硅片传输至工艺腔室中。
2.根据权利要求1所述的新的有效降低首片硅片铜小丘缺陷的方法，其特征在于，所述预热腔室数量为两个。
3.根据权利要求1所述的新的有效降低首片硅片铜小丘缺陷的方法，其特征在于，所述预热腔室的温度为300℃。
4.根据权利要求1所述的新的有效降低首片硅片铜小丘缺陷的方法，其特征在于，所述装载端口设于所述机台的一端。
5.根据权利要求1所述的新的有效降低首片硅片铜小丘缺陷的方法，其特征在于，所述工艺腔室工位数量为四个。
CN201310631819.3A 2013-11-29 2013-11-29 一种降低首片硅片铜小丘缺陷的方法 Active CN103794534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310631819.3A CN103794534B (zh) 2013-11-29 2013-11-29 一种降低首片硅片铜小丘缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310631819.3A CN103794534B (zh) 2013-11-29 2013-11-29 一种降低首片硅片铜小丘缺陷的方法

Publications (2)

Publication Number Publication Date
CN103794534A true CN103794534A (zh) 2014-05-14
CN103794534B CN103794534B (zh) 2016-08-17

Family

ID=50670074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310631819.3A Active CN103794534B (zh) 2013-11-29 2013-11-29 一种降低首片硅片铜小丘缺陷的方法

Country Status (1)

Country Link
CN (1) CN103794534B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336580A (zh) * 2015-10-28 2016-02-17 上海华力微电子有限公司 一种降低颗粒产生的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518183B1 (en) * 2001-09-06 2003-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hillock inhibiting method for forming a passivated copper containing conductor layer
JP2007088014A (ja) * 2005-09-20 2007-04-05 Tosoh Corp Ｃｕ合金配線及びＣｕ合金スパッタリングターゲット
CN102054757A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 集成电路铜互连结构的制作方法
CN102364672A (zh) * 2011-11-10 2012-02-29 上海华力微电子有限公司 一种改善铜阻挡层与铜金属层的粘结性能的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518183B1 (en) * 2001-09-06 2003-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hillock inhibiting method for forming a passivated copper containing conductor layer
JP2007088014A (ja) * 2005-09-20 2007-04-05 Tosoh Corp Ｃｕ合金配線及びＣｕ合金スパッタリングターゲット
CN102054757A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 集成电路铜互连结构的制作方法
CN102364672A (zh) * 2011-11-10 2012-02-29 上海华力微电子有限公司 一种改善铜阻挡层与铜金属层的粘结性能的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336580A (zh) * 2015-10-28 2016-02-17 上海华力微电子有限公司 一种降低颗粒产生的方法
CN105336580B (zh) * 2015-10-28 2018-09-04 上海华力微电子有限公司 一种降低颗粒产生的方法

Also Published As

Publication number Publication date
CN103794534B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
US8447422B2 (en) Substrate processing apparatus, substrate processing method, and storage medium
CN101393842B (zh) 沟槽的形成方法
US11195734B2 (en) Dual load lock chamber
US10121648B2 (en) Substrate processing method and substrate processing apparatus
KR20180064569A (ko) 진보된 rf 및 온도 균일성을 갖는 정전 척
CN107481963B (zh) 一种控制晶圆排队等待时间的方法和系统
CN103794534A (zh) 一种新的有效降低首片硅片铜小丘缺陷的方法
US20230269879A1 (en) Ceramic-cladded copper plate and method for manufacturing ceramic-cladded copper plate
US20130323914A1 (en) Methods for Depositing Amorphous Silicon
CN104685604A (zh) 真空中高速预冷站和后热站
TW201110264A (en) Bernoulli gripper
CN103094094B (zh) 一种超薄半导体晶片的制作方法
CN109545692B (zh) 一种降低晶圆键合边缘扭曲度的方法
CN101750915A (zh) 一种半导体晶圆金属保护液及其使用方法
CN104008957B (zh) 基片补偿刻蚀的方法
KR101713799B1 (ko) 반도체 제조장치 및 제조방법
KR101024216B1 (ko) 기판 이송 유닛 및 기판 이송 방법
CN210837675U (zh) 半导体封装设备
CN105529278A (zh) 加工半导体结构的装置
JP2002009129A (ja) 基板搬送アーム及び基板搬送方法
US9287151B2 (en) Systems and method for transferring a semiconductor substrate
US11056356B1 (en) Fluid viscosity control during wafer bonding
CN102354664B (zh) 金属间介质层形成方法及半导体器件
US20190237307A1 (en) Support table, substrate processing apparatus, substrate processing system, and support manufacturing method
CN100530528C (zh) 进行rta控温测量的方法及其所用的测控晶片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant