CN107481963B - 一种控制晶圆排队等待时间的方法和系统 - Google Patents

一种控制晶圆排队等待时间的方法和系统 Download PDF

Info

Publication number
CN107481963B
CN107481963B CN201610398774.3A CN201610398774A CN107481963B CN 107481963 B CN107481963 B CN 107481963B CN 201610398774 A CN201610398774 A CN 201610398774A CN 107481963 B CN107481963 B CN 107481963B
Authority
CN
China
Prior art keywords
wafer
time
manufacturing process
wafers
queuing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610398774.3A
Other languages
English (en)
Other versions
CN107481963A (zh
Inventor
王辛
王伦国
何家筠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610398774.3A priority Critical patent/CN107481963B/zh
Publication of CN107481963A publication Critical patent/CN107481963A/zh
Application granted granted Critical
Publication of CN107481963B publication Critical patent/CN107481963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4189—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the transport system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种控制晶圆排队等待时间的方法和系统，所述方法包括：排队等待时间起点测量步骤，其中包括在第一制造工艺中测量至少一个晶圆执行完所述第一制造工艺的第一时间节点；排队等待时间终点测量步骤，其中包括在所述第一制造工艺之后执行的第二制造工艺中测量所述至少一个晶圆开始执行所述第二制造工艺的第二时间节点；以及根据所述第一时间节点和所述第二时间节点确定所述至少一个晶圆的排队等待时间。本发明的控制排队等待时间的方法以晶圆作为计算的基本单位，因此可以避免由于Δ因子1，Δ因子2所引入的排队等待时间计算误差，避免产品超过排队等待时间没有被系统抓住，也同时可以预防没有超过排队等待时间的产品被系统误抓的两种风险。

Description

一种控制晶圆排队等待时间的方法和系统
技术领域
本发明涉及半导体技术领域，具体而言涉及一种控制晶圆排队等待时间的方法和装置。
背景技术
随着半导体工艺发展到小于65nm工艺以下，排队等待时间(Queue time，又称Q-time)控制变得越来越重要。排队等待时间是指晶圆产品从Q-time控制起始站点(Step)到结束站点之间的等待时间。
越来越多的排队等待时间控制步骤被加到生产流程中来。以一条28nm先进工艺为例，大于85％的工艺步骤都被限制在Q-time控制步骤中。如果超出排队等待时间控制的最大时数，晶圆表面特性会发生变化,比如氧化，钝化，残留物聚集等，造成质量下降的风险。排队等待时间控制给40nm工艺后的制造厂商的质量管控及生产管控带了巨大挑战。传统的基于批级(Lot level)的排队等待时间控制方法已经无法适应这种挑战。
因此，有必要提出一种新的控制晶圆排队等待时间的方法，以解决现有的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种控制晶圆排队等待时间的方法，包括：
排队等待时间起点测量步骤，其中包括在第一制造工艺中测量至少一个晶圆执行完所述第一制造工艺的第一时间节点；
排队等待时间终点测量步骤，其中包括在所述第一制造工艺之后执行的第二制造工艺中测量所述至少一个晶圆开始执行所述第二制造工艺的第二时间节点；以及
根据所述第一时间节点和所述第二时间节点确定所述至少一个晶圆的排队等待时间。
示例性地，所述至少一个晶圆的排队等待时间为所述第二时间节点与所述第一时间节点的差。
示例性地，所述晶圆为同一批的多个晶圆，该批晶圆的排队等待时间为所述多个晶圆的排队等待时间中的最小值。
示例性地，所述方法用于控制单个晶圆至单个晶圆的运行。
示例性地，所述方法用于控制行批量晶圆至批量晶圆的运行。
示例性地，所述方法用于控制单个晶圆至批量晶圆的运行。
示例性地，所述方法用于控制批量晶圆至单个晶圆的运行。
本发明另一方面提供一种控制晶圆排队等待时间的系统，包括：
排队等待时间起点测量单元，用于在第一制造工艺中测量至少一个晶圆执行完所述第一制造工艺的第一时间节点；
排队等待时间终点测量单元，用于在所述第一制造工艺之后执行的第二制造工艺中测量所述至少一个晶圆开始执行所述第二制造工艺的第二时间节点；以及
控制单元，用于根据所述第一时间节点和所述第二时间节点确定所述至少一个晶圆的排队等待时间并实现对晶圆排队等待时间的控制。
示例性地，所述至少一个晶圆的排队等待时间为所述第二时间节点与所述第一时间节点的差。
示例性地，所述晶圆为同一批的多个晶圆，该批晶圆的排队等待时间为所述多个晶圆的排队等待时间中的最小值。
综上所述，本发明的控制排队等待时间的方法以晶圆作为计算的基本单位，因此可以避免由于Δ因子1，Δ因子2所引入的排队等待时间计算误差，避免产品超过排队等待时间没有被系统抓住，也同时可以预防没有超过排队等待时间的产品被系统误抓的两种风险。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有的控制排队等待时间的方法的步骤流程图；
图2示出了本发明的控制排队等待时间的方法的步骤流程图；
图3示出了根据本发明的一实施方式的控制排队等待时间的方法的步骤流程图；
图4示出了根据本发明一实施方式的晶圆运行方式的示意图；以及
图5示出了根据本发明的又一实施方式的控制晶圆排队等待时间的系统的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了更清晰地理解本发明，现说明目前的控制排队等待时间的方法。目前，在超长的排队等待时间链中，受排队等待时间控制的循环占整个流的至少85％。因此，对排队等待时间的精确控制对工艺整合以及生产管理而言极其重要。
排队等待时间(POR)＝排队等待时间(实际的)-Δ因子1-Δ因子2。然而，通常，在排队等待时间POR定义中，没有考虑两个Δ因子。其中因子1反映了批级偏差。在该情形中，排队等待时间结束站点是指晶片搬入和工艺腔中的处理工艺开始之间的批空闲时间，而排队等待时间开始站点是指处理工艺结束和晶片搬出之间的批空闲时间。
与此不同，因子2反映了晶圆级偏差。在本例中，批大小是1～25个晶圆。在该情形中，排队等待时间结束站点是指当批的第一个晶圆开始处理工艺，剩余的晶圆仍旧处于空闲，它们的排队等待时间计时器不应当停止。针对较小的批大小，该因子可被忽略，但是针对晶圆数量较大的批，该因子不能被忽略，而排队等待时间开始站点是指早完成的晶圆等待剩余的晶圆的时间。
引入因子对实际排队等待时间具有重要影响。当Δ因子1与排队等待时间极限之间的比率变大时，其增大了超过排队等待时间的风险，这降低了质量。～8％的排队等待时间循环处于风险区域。排队等待时间极限<8小时，这意味着容易实现OOQ(Out Of Q-time，超过排队等待时间)。Δ因子1与排队等待时间的比率>50％，这意味着当前的排队等待时间捕获率将是低的。
通常的基线排队等待时间控制是在批级的控制，其中，排队等待时间定义为排队等待时间开始站点的晶片搬出时间至结束站点的晶片搬入时间，这样做可以消除Δ因子1所带来的差错。但是，这样是无法消除Δ因子2对计算排队等待时间所引入的计算错误的。
下面，参照图1说明现有的控制排队等待时间的方法。
图1示出了现有的控制排队等待时间的方法的步骤流程图。如图1所示，在排队等待时间开始站点，首先执行晶片搬入，即以第一空闲时间等待先前的批，然后对整个批进行批处理。在对整个批处理结束后(或MES 4.4晶圆结束之后)，空闲一段时间，以执行晶片搬出。
随后，在排队等待时间结束站点，同样首先执行晶片搬入，即以第二空闲时间等待先前的批，然后，同样对整个批进行批处理。即对整个批处理结束后(即最后一个晶圆结束之后)，空闲一段时间，以执行晶片搬出。由此可见，传统的排队等待时间计算方法是以批为计算个体进行的。这种方法只能消除Δ因子1所带来的影响，而无法避免Δ因子2因子所带来的偏差，这可能导致产品超过排队等待时间的情形没有被系统捕捉到，或者可能导致没有超过排队等待时间的产品被系统误抓的风险。
鉴于上述问题的存在，本发明提供一种控制排队等待时间的方法，下面结合图2对本发明的半导体器件和制作方法做详细说明。
图2示出了本发明的控制排队等待时间的方法的步骤流程图。
根据本发明的一种控制排队等待时间的方法，其包括：
排队等待时间起点测量步骤，其中包括在第一制造工艺中测量至少一个晶圆执行完所述第一制造工艺的第一时间节点；
排队等待时间终点测量步骤，其中包括在所述第一制造工艺之后执行的第二制造工艺中测量所述至少一个晶圆开始执行所述第二制造工艺的第二时间节点；以及
根据所述第一时间节点和所述第二时间节点确定所述至少一个晶圆的排队等待时间。
由此可见，传统的实践中的排队等待时间是从工艺站点1(排队等待时间开始)至工艺站点2(排队等待时间结束)的晶片搬入的批晶片搬出之间的间隔。而本发明中的排队等待时间是从工艺站点1晶圆工艺完成(排队等待时间开始)至工艺站点2(排队等待时间结束)的晶圆工艺开始时间之间的间隔，即以晶圆作为计算排队等待时间的基本单位，而非以批作为计算排队等待时间的计算个体。
这样做可以避免由于Δ因子1，Δ因子2所引入的排队等待时间计算误差，避免产品超过排队等待时间没有被系统抓住，也同时可以预防没有超过排队等待时间的产品被系统误抓的两种风险。
下面，参照图3说明根据本发明的一实施方式的控制排队等待时间的方法。
实施例一
图3示出了根据本发明的一实施方式的控制排队等待时间的方法的步骤流程图。如图3所示，本实施方式的以晶圆级计算排队等待时间的方法可以同时消除Δ因子1和Δ因子2的影响。
具体地，该控制排队等待时间的方法包括排队等待时间起点测量步骤，其中包括在第一制造工艺中测量至少一个晶圆执行完所述第一制造工艺的第一时间节点。该第一制造工艺可以是沉积、洗涤、刻蚀、氧化等制造工艺中的任意一个。该测量方式可以使用目前设备中已有的测量方法和手段，只要能达到准确记录上述晶圆完成上述制造工艺的时间即可，本发明对此并不做任何的限制。
如图3所示，处理过程如下：在排队等待时间开始站点，首先执行晶片搬入，即以第一空闲时间等待先前的批完成第一制造处理工艺，在具体产业上上述第一空闲时间反映了上述第一制造处理工艺在整个生产线上的负荷，如果第一空闲时间较长，则表明产能不足或前面的生产工序积压严重，应考虑适当增加前面生产工序的产能或增加前序工序所用的生产设备。然后对至少一个晶圆进行第一制造工艺处理。在对至少一个晶圆的处理结束后，空闲一段时间，以执行晶片搬出。
示例性地，当有N(N>1)个晶圆时，首先开始对第一个晶圆执行第一制造工艺处理，然后执行对该第一个晶圆的第一制造工艺结束处理，同时测量该第一个晶圆执行完第一制造工艺的第一时间节点；然后开始对第二个晶圆执行第一制造工艺处理，然后执行对该第二个晶圆的第一制造工艺结束处理，同时测量该第二个晶圆执行完第一制造工艺的第一时间节点；以此类推，直至开始对第N个晶圆执行第一制造工艺处理，然后执行对该第N个晶圆的第一制造工艺结束处理为止，同时测量该第N个晶圆执行完第一制造工艺的第一时间节点。上述晶圆的开始处理时间是依次进行的，有些制造工艺中后一晶圆开始处理时前一晶圆的处理可能还没有结束；有些制造工艺中后一晶圆需要等待前一晶圆处理完毕时才开始进行处理。
示例性地，当有N(N>1)个晶圆时，在有些制造工艺中同时开始对所述N个晶圆执行第一制造工艺处理，然后执行对该N个晶圆的第一制造工艺结束处理，同时分别测量该第N个晶圆执行完第一制造工艺的第一时间节点。上述晶圆的开始处理时间是同时进行的，有些制造工艺中所有晶圆同时结束处理；有些制造工艺中上述晶圆的结束时间彼此可以不同。
该方法还包括排队等待时间终点测量步骤，其中包括在所述第一制造工艺之后执行的第二制造工艺中测量所述至少一个晶圆开始执行所述第二制造工艺的第二时间节点。该第二制造工艺可以是沉积、洗涤、刻蚀、氧化等制造工艺中的任意一个。该测量方式可以使用目前设备中已有的测量方法和手段，只要能达到准确记录上述晶圆开始执行上述制造工艺的时间即可，本发明对此并不做任何的限制。
如图3所示，在排队等待时间结束站点，同样首先执行晶片搬入，即以第二空闲时间等待先前的批完成第二制造处理工艺，在具体产业上上述第二空闲时间反映了上述第二制造处理工艺在整个生产线上的负荷，如果第二空闲时间较长，则表明产能不足或前面的生产工序积压严重，应考虑适当增加前面生产工序的产能或增加前序工序所用的生产设备。然后，同样对至少一个晶圆进行第二制造工艺处理。即对至少一个晶圆处理结束后(即最后一个晶圆结束之后)，空闲一段时间，以执行晶片搬出。
示例性地，当有N(N>1)个晶圆时，首先开始对第一个晶圆执行第二制造工艺处理，同时测量该第一个晶圆开始执行该第二制造工艺的第二时间节点，然后执行对该第一个晶圆的第二制造工艺结束处理；然后开始对第二个晶圆执行第二制造工艺处理，同时测量该第二个晶圆开始执行该第二制造工艺的第二时间节点，然后执行对该第二个晶圆的第二制造工艺结束处理；以此类推，直至开始对第N个晶圆执行第二制造工艺处理，同时测量该第N个晶圆开始执行该第二制造工艺的第二时间节点，然后执行对该第N个晶圆的第二制造工艺结束处理为止。上述晶圆的开始处理时间是依次进行的，有些制造工艺中后一晶圆开始处理时前一晶圆的处理可能还没有结束；有些制造工艺中后一晶圆需要等待前一晶圆处理完毕时才开始进行处理。
示例性地，当有N(N>1)个晶圆时，在有些制造工艺中同时开始对所述N个晶圆执行第二制造工艺处理，同时分别测量该N个晶圆开始执行第二制造工艺的第二时间节点，然后执行对该N个晶圆的第二制造工艺结束处理。上述晶圆的开始处理时间是同时进行的，有些制造工艺中所有晶圆同时结束处理；有些制造工艺中上述晶圆的结束时间彼此可以不同。
另外，该方法还包括根据所述第一时间节点和所述第二时间节点确定所述至少一个晶圆的排队等待时间。
在一个示例中，该方法还包括，所述至少一个晶圆的排队等待时间为所述第二时间节点与所述第一时间节点的差。
在一个示例中，该方法还包括，所述晶圆为同一批的多个晶圆，该批晶圆的排队等待时间为所述多个晶圆的排队等待时间中的最小值。示例性地，当有N(N>1)个晶圆时，假设第一晶圆的排队等待时间为第一排队等待时间，第二晶圆的排队等待时间为第二排队等待时间，以此类推，第N晶圆的排队等待时间为第N排队等待时间，则该批晶圆的排队等待时间为第一排队等待时间至第N排队等待时间中的最小值。
进一步地，在同一处理工序中存在A单个晶圆运行和B批量晶圆运行两种方式。接下来，参照图4说明根据本发明一实施方式的晶圆运行方式。
图4示出了根据本发明一实施方式的晶圆运行方式的示意图。如图4所示，在同一处理工序中存在A单个晶圆运行和B批量晶圆运行两种方式
在A单个晶圆运行中，首先进行晶片搬入，即以第一空闲时间等待之前的批。然后，在批处理中，单个晶圆1至N逐个进行处理，直至批处理结束。最后空闲一段时间，以执行晶片搬出。
在B批量晶圆运行中，首先进行晶片搬入，即以第一空闲时间等待之前的批。然后，在批/晶圆处理中，单个晶圆1至N并行地进行处理，直至批/晶圆处理结束。最后空闲一段时间，以执行晶片搬出。
结合基线中的排队等待时间开始站点和排队等待时间结束站点两个步骤。本发明的实施方式可以支持四种情景的排队等待时间循环。
在一个示例中，该方法还包括，所述方法用于控制单个晶圆至单个晶圆的运行。
在一个示例中，该方法还包括，所述方法用于控制行批量晶圆至批量晶圆的运行。
在一个示例中，该方法还包括，所述方法用于控制单个晶圆至批量晶圆的运行。
在一个示例中，该方法还包括，所述方法用于控制批量晶圆至单个晶圆的运行。
通过本发明，可以避免由于Δ因子1，Δ因子2所引入的排队等待时间计算误差，避免产品超过排队等待时间没有被系统抓住，也同时可以预防没有超过排队等待时间的产品被系统误抓的两种风险。
接下来，参照图5说明根据本发明的又一实施方式的控制晶圆排队等待时间的系统。
图5示出了根据本发明的又一实施方式的控制晶圆排队等待时间的系统的示意图。如图5所示，该控制晶圆排队等待时间的系统包括：排队等待时间起点测量单元，用于在第一制造工艺中测量至少一个晶圆执行完所述第一制造工艺的第一时间节点。该第一制造工艺可以是沉积、洗涤、刻蚀、氧化等制造工艺中的任意一个。该测量方式可以使用目前设备中已有的测量方法和手段，只要能达到准确记录上述晶圆完成上述制造工艺的时间即可，本发明对此并不做任何的限制。
示例性地，当有N(N>1)个晶圆时，首先开始对第一个晶圆执行第一制造工艺处理，然后执行对该第一个晶圆的第一制造工艺结束处理，同时该排队等待时间起点测量单元测量该第一个晶圆执行完第一制造工艺的第一时间节点；然后开始对第二个晶圆执行第一制造工艺处理，然后执行对该第二个晶圆的第一制造工艺结束处理，同时该排队等待时间起点测量单元测量该第二个晶圆执行完第一制造工艺的第一时间节点；以此类推，直至开始对第N个晶圆执行第一制造工艺处理，然后执行对该第N个晶圆的第一制造工艺结束处理为止，同时该排队等待时间起点测量单元测量该第N个晶圆执行完第一制造工艺的第一时间节点。上述晶圆的开始处理时间是依次进行的，有些制造工艺中后一晶圆开始处理时前一晶圆的处理可能还没有结束；有些制造工艺中后一晶圆需要等待前一晶圆处理完毕时才开始进行处理。
示例性地，当有N(N>1)个晶圆时，在有些制造工艺中同时开始对所述N个晶圆执行第一制造工艺处理，然后执行对该N个晶圆的第一制造工艺结束处理，同时分别测量该N个晶圆执行完第一制造工艺的第一时间节点。上述晶圆的开始处理时间是同时进行的，有些制造工艺中所有晶圆同时结束处理；有些制造工艺中上述晶圆的结束时间彼此可以不同。
该系统还包括排队等待时间终点测量单元，用于在所述第一制造工艺之后执行的第二制造工艺中测量所述至少一个晶圆开始执行所述第二制造工艺的第二时间节点。该第二制造工艺可以是沉积、洗涤、刻蚀、氧化等制造工艺中的任意一个。该测量方式可以使用目前设备中已有的测量方法和手段，只要能达到准确记录上述晶圆开始执行上述制造工艺的时间即可，本发明对此并不做任何的限制。
示例性地，当有N(N>1)个晶圆时，首先开始对第一个晶圆执行第二制造工艺处理，同时该排队等待时间终点测量单元测量该第一个晶圆开始执行该第二制造工艺的第二时间节点，然后执行对该第一个晶圆的第二制造工艺结束处理；然后开始对第二个晶圆执行第二制造工艺处理，同时该排队等待时间终点测量单元测量该第二个晶圆开始执行该第二制造工艺的第二时间节点，然后执行对该第二个晶圆的第二制造工艺结束处理；以此类推，直至开始对第N个晶圆执行第二制造工艺处理，同时该排队等待时间终点测量单元测量该第N个晶圆开始执行该第二制造工艺的第二时间节点，然后执行对该第N个晶圆的第二制造工艺结束处理为止。上述晶圆的开始处理时间是依次进行的，有些制造工艺中后一晶圆开始处理时前一晶圆的处理可能还没有结束；有些制造工艺中后一晶圆需要等待前一晶圆处理完毕时才开始进行处理。
示例性地，当有N(N>1)个晶圆时，在有些制造工艺中同时开始对所述N个晶圆执行第二制造工艺处理，同时分别测量该N个晶圆开始执行该第二制造工艺的第二时间节点，然后执行对该N个晶圆的第二制造工艺结束处理。上述晶圆的开始处理时间是同时进行的，有些制造工艺中所有晶圆同时结束处理；有些制造工艺中上述晶圆的结束时间彼此可以不同。
另外，该系统还包括控制单元，用于根据所述第一时间节点和所述第二时间节点确定所述至少一个晶圆的排队等待时间并实现对晶圆排队等待时间的控制。该控制单元可以实现为诸如CPU的一部分，其可以采用目前产线上已使用的自动控制系统或对已有控制系统进行适当改造即可，只要能实现本发明的确定所述至少一个晶圆的排队等待时间并实现对晶圆排队等待时间的控制功能即可，不对此进行更多的限制。
该系统可以避免由于Δ因子1，Δ因子2所引入的排队等待时间计算误差，避免产品超过排队等待时间没有被系统抓住，也同时可以预防没有超过排队等待时间的产品被系统误抓的两种风险。
在一个示例中，所述至少一个晶圆的排队等待时间为所述第二时间节点与所述第一时间节点的差。
在一个示例中，所述晶圆为同一批的多个晶圆，该批晶圆的排队等待时间为所述多个晶圆的排队等待时间中的最小值。示例性地，当有N(N>1)个晶圆时，假设第一晶圆的排队等待时间为第一排队等待时间，第二晶圆的排队等待时间为第二排队等待时间，以此类推，第N晶圆的排队等待时间为第N排队等待时间，则该批晶圆的排队等待时间为第一排队等待时间至第N排队等待时间中的最小值。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种控制晶圆排队等待时间的方法，其特征在于，包括：
排队等待时间起点测量步骤，其中包括在第一制造工艺中测量至少一个晶圆执行完所述第一制造工艺的第一时间节点；
排队等待时间终点测量步骤，其中包括在所述第一制造工艺之后执行的第二制造工艺中测量所述至少一个晶圆开始执行所述第二制造工艺的第二时间节点；以及
根据所述第一时间节点和所述第二时间节点确定所述至少一个晶圆的排队等待时间，其中所述至少一个晶圆的排队等待时间为所述第二时间节点与所述第一时间节点的差。
2.如权利要求1所述的方法，其特征在于，所述晶圆为同一批的多个晶圆，该批晶圆的排队等待时间为所述多个晶圆的排队等待时间中的最小值。
3.如权利要求1所述的方法，其特征在于，所述方法用于控制单个晶圆至单个晶圆的运行。
4.如权利要求1所述的方法，其特征在于，所述方法用于控制行批量晶圆至批量晶圆的运行。
5.如权利要求1所述的方法，其特征在于，所述方法用于控制单个晶圆至批量晶圆的运行。
6.如权利要求1所述的方法，其特征在于，所述方法用于控制批量晶圆至单个晶圆的运行。
7.一种控制晶圆排队等待时间的系统，其特征在于，包括：
排队等待时间起点测量单元，用于在第一制造工艺中测量至少一个晶圆执行完所述第一制造工艺的第一时间节点；
排队等待时间终点测量单元，用于在所述第一制造工艺之后执行的第二制造工艺中测量所述至少一个晶圆开始执行所述第二制造工艺的第二时间节点；以及
控制单元，用于根据所述第一时间节点和所述第二时间节点确定所述至少一个晶圆的排队等待时间并实现对晶圆排队等待时间的控制，其中所述至少一个晶圆的排队等待时间为所述第二时间节点与所述第一时间节点的差。
8.如权利要求7所述的系统，其特征在于，所述晶圆为同一批的多个晶圆，该批晶圆的排队等待时间为所述多个晶圆的排队等待时间中的最小值。
CN201610398774.3A 2016-06-07 2016-06-07 一种控制晶圆排队等待时间的方法和系统 Active CN107481963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610398774.3A CN107481963B (zh) 2016-06-07 2016-06-07 一种控制晶圆排队等待时间的方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610398774.3A CN107481963B (zh) 2016-06-07 2016-06-07 一种控制晶圆排队等待时间的方法和系统

Publications (2)

Publication Number Publication Date
CN107481963A CN107481963A (zh) 2017-12-15
CN107481963B true CN107481963B (zh) 2020-01-03

Family

ID=60593755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610398774.3A Active CN107481963B (zh) 2016-06-07 2016-06-07 一种控制晶圆排队等待时间的方法和系统

Country Status (1)

Country Link
CN (1) CN107481963B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164766B2 (en) * 2019-02-07 2021-11-02 Hitachi High-Tech Corporation Operating method of vacuum processing apparatus
CN111091647B (zh) * 2019-12-06 2021-10-26 华北电力科学研究院有限责任公司 一种工艺系统应用公用设备的排队方法及装置
CN114121711A (zh) * 2020-08-28 2022-03-01 长鑫存储技术有限公司 晶圆生产过程的侦测方法、装置、介质和电子设备
CN114169805A (zh) * 2022-01-10 2022-03-11 北京烁科精微电子装备有限公司 一种晶圆调度方法、装置、存储介质及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7610111B2 (en) * 2007-02-13 2009-10-27 Tech Semiconductor Singapore Pte Ltd Method and system for wafer lot order
CN101800163A (zh) * 2009-02-10 2010-08-11 东京毅力科创株式会社 基板处理装置
CN101872714A (zh) * 2009-04-24 2010-10-27 中芯国际集成电路制造(上海)有限公司 晶圆在线检测方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403882B2 (en) * 2005-01-07 2008-07-22 Taiwan Semiconductor Manufacturing Co., Ltd. Material handling system enabling enhanced data consistency and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7610111B2 (en) * 2007-02-13 2009-10-27 Tech Semiconductor Singapore Pte Ltd Method and system for wafer lot order
CN101800163A (zh) * 2009-02-10 2010-08-11 东京毅力科创株式会社 基板处理装置
CN101872714A (zh) * 2009-04-24 2010-10-27 中芯国际集成电路制造(上海)有限公司 晶圆在线检测方法及系统

Also Published As

Publication number Publication date
CN107481963A (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
CN107481963B (zh) 一种控制晶圆排队等待时间的方法和系统
US7567851B2 (en) Method and system for dynamically changing the transport sequencing in a cluster tool
US20060213538A1 (en) Semiconductor cleaning apparatus and semiconductor cleaning method
JP2005181222A5 (zh)
US9709335B2 (en) Dispatch control method for furnace process
US7659212B2 (en) Process control method in spin etching and spin etching apparatus
JP2005508090A5 (zh)
CN105304520B (zh) 晶片的调度方法及系统
US10513006B2 (en) High throughput CMP platform
US9633841B2 (en) Methods for depositing amorphous silicon
CN114169805A (zh) 一种晶圆调度方法、装置、存储介质及电子设备
CN112185831B (zh) 抽样缺陷检测方法、及其设备和系统
US20130210172A1 (en) Wafer thinning apparatus having feedback control and method of using
EP2709146A2 (en) Integrated tool for semiconductor manufacturing
US10373818B1 (en) Method of wafer recycling
US10366932B2 (en) Method and system for wet chemical bath process
US6947804B1 (en) Method for detecting sequential processing effects using on-tool randomization
US8377632B2 (en) Method of reducing microloading effect
US20030201001A1 (en) Wet cleaning device
JPH10135097A (ja) 半導体製造装置のスケジューリング方法
JP6415971B2 (ja) 基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体
CN111952211B (zh) 晶片调度方法及装置、半导体处理设备、存储介质
CN113658890B (zh) 提高半导体设备产能的方法和系统
TWI662622B (zh) 避免晶圓加熱過久之方法及其系統
TWI749992B (zh) 晶圓製造的管理方法及系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant