CN102354664B - 金属间介质层形成方法及半导体器件 - Google Patents

金属间介质层形成方法及半导体器件 Download PDF

Info

Publication number
CN102354664B
CN102354664B CN201110300266.4A CN201110300266A CN102354664B CN 102354664 B CN102354664 B CN 102354664B CN 201110300266 A CN201110300266 A CN 201110300266A CN 102354664 B CN102354664 B CN 102354664B
Authority
CN
China
Prior art keywords
dielectric layer
intermetallic dielectric
semiconductor substrate
plasma ion
ion assisted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110300266.4A
Other languages
English (en)
Other versions
CN102354664A (zh
Inventor
程广春
冯凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110300266.4A priority Critical patent/CN102354664B/zh
Publication of CN102354664A publication Critical patent/CN102354664A/zh
Application granted granted Critical
Publication of CN102354664B publication Critical patent/CN102354664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属间介质层形成方法及半导体器件，其中半导体器件包括：半导体衬底；位于所述半导体衬底表面的金属间介质层，所述金属间介质层厚度大于2微米，所述金属间介质层的压应力小于30MPa。使用本发明提供的方法在硅片上沉积2微米的金属间介质层后，硅片保持适用于后续制造机台的低翘曲度。

Description

金属间介质层形成方法及半导体器件
技术领域
本发明涉及半导体制造领域，特别涉及一种金属间介质层形成方法及半导体器件。
背景技术
随着半导体工艺的发展，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，器件的集成度越来越高。
在超大规模集成电路工艺中，有着热稳定性、抗湿性的氧化硅一直是金属互连线路间使用的主要绝缘材料，氧化硅广泛应用于半导体制造的浅沟槽隔离、金属间介质层(InterMetalDielectric，IMD)、层间介质层(InterLayerDielectric，ILD)。
在申请公布号为CN101826489A的中国专利申请中，还可以发现更多氧化硅应用在半导体制造中的信息。
但是，请参考图1，现有技术在基底10上形成金属间介质层11时，形成有金属间介质层11的基底10会翘曲，翘曲的基底10在后续还需要进行退火、测试等很多其他半导体工艺，而翘曲的基底10放置在退火、测试等设备的基台时，不但工艺效果差，且有时退火、测试等设备会报警(toolwafer-chuckingalarm)。
发明内容
本发明解决的问题是提供一种使得基底翘曲度小的金属间介质层形成方法以提供适用于后继半导体制造机台的低翘曲度的硅片基底。
为解决上述问题，本发明提供一种金属间介质层形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成金属间介质层，所述金属间介质层厚度大于2微米，所述金属间介质层的压应力小于30MPa。
可选的，所述金属间介质层材料为氧化硅。
可选的，所述金属介质层的形成工艺为等离子体辅助沉积。
可选的，所述等离子体辅助沉积的工艺参数为：采用正硅酸乙酯和氧气、或者正硅酸乙酯和臭氧作为反应气体，等离子体辅助沉积设备的射频功率为600瓦至700瓦，反应的沉积速率为8500埃/分钟。
可选的，等离子体辅助沉积设备的射频功率为600瓦至700瓦，正硅酸乙酯和氧气作为反应气体，其中正硅酸乙酯流量为1900-2100sccm，氧气流量为1900-2100sccm，氦气作为辅助气体，氦气流量为1900-2100sccm，等离子体辅助沉积设备放置所述半导体衬底的基台温度为390-410度，等离子体辅助沉积设备腔室压力为8-8.4torr。
可选的，所述半导体衬底为8英寸或12英寸。
本发明还提供一种半导体器件，包括：半导体衬底；位于所述半导体衬底表面的金属间介质层，所述金属间介质层厚度大于2微米，所述金属间介质层的压应力小于30MPa。
可选的，所述金属间介质层材料为氧化硅。
与现有技术相比，本发明具有以下优点：本发明实施例提供的金属间介质层形成方法形成的金属间介质层在厚度大于2微米时，压应力小于30MPa，使得半导体衬底的翘曲度小，使得半导体衬底为适用于后继半导体制造机台的低翘曲度的硅片基底，在进行后续工艺时，后续工艺设备不会报警。
附图说明
图1是现有技术在基底上形成金属间介质层时的剖面示意图；
图2是形成有金属间介质层的基底的翘曲度示意图；
图3是本发明一实施例的金属间介质层形成方法流程示意图；
图4-图5是本发明一实施例的金属间介质层形成方法过程示意图。
具体实施方式
由背景技术可知，现有技术在基底10上形成金属间介质层11时，形成有金属间介质层11的基底10会翘曲，翘曲的基底10在后续还需要进行退火、测试等很多其他半导体工艺，而翘曲的基底10放置在退火、测试等设备的基台时，不但工艺效果差，且有时退火、测试等设备会报警(toolwafer-chuckingalarm)。
本发明的发明人经过大量的研究，发现形成有金属间介质层11的基底10会翘曲的原因在于：金属间介质层11形成在基底10表面会有应力，且所述应力的类型为压应力(compressive)，在半导体器件制造过程中，特别是在集成被动器件(IPD，IntegratedPositiveDevice)的制造过程中，基底的尺寸通常为8英寸或12英寸，而形成在基底10表面的金属间介质层11厚度会超过2微米，发明人经过大量的测试，发现现有工艺在8英寸或12英寸的基底表面形成超过2微米厚度的金属间介质层11，翘曲度会大于70微米，请参考图2，所述翘曲度(Bow)为翘曲的基底10的最高点A与基底边缘连线B的距离，而通常退火、测试等设备的基台都是为低翘曲度的基底所设计，当基底的翘曲度大于70微米时，退火、测试会报警。
为此，本发明的发明人经过大量的研究，提供一种金属间介质层形成方法，请参考图3，包括如下步骤：
步骤S101，提供半导体衬底；
步骤S102，在所述半导体衬底表面形成金属间介质层，所述金属间介质层厚度大于2微米，所述金属间介质层的压应力小于30MPa。
本发明的发明人发现，当所述金属间介质层厚度大于2微米时，位于所述半导体衬底表面的所述金属间介质层的压应力要小于30MPa，半导体衬底的翘曲度小于43.9微米；当翘曲度小43.9微米时，8英寸或12英寸的半导体衬底放置于退火、测试等设备的基台，不会出现报警现象。
以下通过结合附图详细的描述金属间介质层形成方法的具体实施例，上述的目的和本发明的优点将更加清楚：
请参考图4，提供半导体衬底100。
所述半导体衬底100为硅基半导体或者为绝缘体上硅(SOI)衬底，比如为：12英寸的晶圆、8英寸的晶圆；所述半导体衬底100内还可以形成有半导体器件，比如：形成有MOS晶体管、CMOS、电容、电阻或电感元件。
还需要说明的是，所述半导体衬底100表面形成有层间介质层(InterLayerDielectric，ILD)，所述层间介质层表面形成有金属层，所述金属层的分布和排列方式可以根据实际需要设定。
请参考图5，在所述半导体衬底100表面形成金属间介质层110，所述金属间介质层110厚度大于2微米，位于所述半导体衬底100表面的所述金属间介质层10的压应力小于30MPa。
所述金属间介质层110材料为氧化硅，所述金属间介质层110用于层间介质层表面的金属层和后续形成在所述金属间介质层110表面的金属层的电学隔离；在本实施例中，以集成被动器件为例，所述被动器件的所述金属间介质层110厚度要大于2微米，而在现有的形成工艺下，形成有金属间介质层的半导体衬底压应力通常要大于100MPa，导致8英寸或12英寸的半导体衬底翘曲度大于70微米，后续工艺无法进行。
在本实施例中，所述金属间介质层110压应力小于30MPa，所述压应力小于30MPa的形成工艺为：采用等离子体辅助沉积，采用正硅酸乙酯(TEOS)和氧气、或者正硅酸乙酯和臭氧作为反应气体，等离子体辅助沉积设备的射频功率为600瓦至700瓦，反应的沉积速率为8500埃/分钟。采用上述的反应参数，在半导体衬底100表面形成压应力小于30MPa的所述金属间介质层110。
发明人发现：等离子体辅助沉积设备的射频功率会影响到所述金属间介质层110压应力，当射频功率大于700瓦或者小于600瓦，形成在半导体衬底100表面的所述金属间介质层110压应力都会比较大，为此，发明人选择等离子体辅助沉积设备的射频功率为600瓦至700瓦，且为了使得所述金属间介质层110的压应力小于30MPa，发明人选用正硅酸乙酯和氧气作为反应气体，其中正硅酸乙酯流量为1900-2100sccm，氧气流量为1900-2100sccm，氦气作为辅助气体，氦气流量为1900-2100sccm，等离子体辅助沉积设备放置所述半导体衬底100的基台温度为390-410度，等离子体辅助沉积设备腔室压力为8-8.4torr。采用上述的反应条件，所述金属间介质层110的压应力介于27-30MPa之间，即小于30MPa。
发明人进一步将形成有压应力小于30MPa所述金属间介质层110的所述半导体衬底100进行所述翘曲度(Bow)测试，选取了8个样品，其中样品的所述金属间介质层110的厚度为3微米、4微米、5微米、6微米...10微米，发现8个样品的所述半导体衬底100翘曲度均小于43.9微米。
而后续对采用本实施例形成的所述金属间介质层110进行退火实验或者测试实验时，由于所述半导体衬底100翘曲度小于43.9微米，退火实验或者测试实验时不会出现报警现象。
采用本发明的实施例形成的半导体器件，请参考图5，包括：
半导体衬底100；
位于所述半导体衬底100表面的金属间介质层110，所述金属间介质层厚度大于2微米，所述金属间介质层的压应力小于30MPa。
本实施例形成的半导体器件，在后续退火实验或者测试实验时不会出现报警现象。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (5)

1.一种金属间介质层形成方法，
提供半导体衬底；
在所述半导体衬底表面形成金属间介质层，所述金属间介质层厚度大于2微米，所述金属间介质层的压应力小于30Mpa；
所述金属间介质层的形成工艺为等离子体辅助沉积；
所述等离子体辅助沉积的工艺参数为：采用正硅酸乙酯和氧气、或者正硅酸乙酯和臭氧作为反应气体，等离子体辅助沉积设备的射频功率为600瓦至700瓦，反应的沉积速率为8500埃/分钟；
当正硅酸乙酯和氧气作为反应气体时，其中正硅酸乙酯流量为1900-2100sccm，氧气流量为1900-2100sccm，氦气作为辅助气体，氦气流量为1900-2100sccm，等离子体辅助沉积设备放置所述半导体衬底的基台温度为390-410度，等离子体辅助沉积设备腔室压力为8-8.4torr。
2.如权利要求1所述的金属间介质层形成方法，其特征在于，所述金属间介质层材料为氧化硅。
3.如权利要求1所述的金属间介质层形成方法，其特征在于，所述半导体衬底为8英寸或12英寸。
4.一种半导体器件，包括：
半导体衬底；
其特征在于，还包括：
位于所述半导体衬底表面的金属间介质层，所述金属间介质层厚度大于2微米，所述金属间介质层的压应力小于30MPa；
其中，所述金属间介质层的形成方法为：所述金属间介质层的形成工艺为等离子体辅助沉积；
所述等离子体辅助沉积的工艺参数为：采用正硅酸乙酯和氧气、或者正硅酸乙酯和臭氧作为反应气体，等离子体辅助沉积设备的射频功率为600瓦至700瓦，反应的沉积速率为8500埃/分钟；
当正硅酸乙酯和氧气作为反应气体时，其中正硅酸乙酯流量为1900-2100sccm，氧气流量为1900-2100sccm，氦气作为辅助气体，氦气流量为1900-2100sccm，等离子体辅助沉积设备放置所述半导体衬底的基台温度为390-410度，等离子体辅助沉积设备腔室压力为8-8.4torr。
5.如权利要求4所述的半导体器件，所述金属间介质层材料为氧化硅。
CN201110300266.4A 2011-09-28 2011-09-28 金属间介质层形成方法及半导体器件 Active CN102354664B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110300266.4A CN102354664B (zh) 2011-09-28 2011-09-28 金属间介质层形成方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110300266.4A CN102354664B (zh) 2011-09-28 2011-09-28 金属间介质层形成方法及半导体器件

Publications (2)

Publication Number Publication Date
CN102354664A CN102354664A (zh) 2012-02-15
CN102354664B true CN102354664B (zh) 2015-12-16

Family

ID=45578202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110300266.4A Active CN102354664B (zh) 2011-09-28 2011-09-28 金属间介质层形成方法及半导体器件

Country Status (1)

Country Link
CN (1) CN102354664B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6834816B2 (ja) * 2017-07-10 2021-02-24 株式会社Sumco シリコンウェーハの加工方法
CN111326426A (zh) * 2018-12-17 2020-06-23 上海先进半导体制造股份有限公司 用于沟槽填充和控制硅片翘曲度的方法和半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232658B1 (en) * 1999-06-30 2001-05-15 Lsi Logic Corporation Process to prevent stress cracking of dielectric films on semiconductor wafers
US6774059B1 (en) * 2003-04-16 2004-08-10 Taiwan Semiconductor Manufacturing Company High crack resistance nitride process
CN101850944A (zh) * 2009-03-30 2010-10-06 中国科学院半导体研究所 采用13.56MHz射频功率源淀积氮化硅薄膜的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263153A (ja) * 2009-05-11 2010-11-18 Sumitomo Electric Ind Ltd 半導体集積光デバイス及びその作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232658B1 (en) * 1999-06-30 2001-05-15 Lsi Logic Corporation Process to prevent stress cracking of dielectric films on semiconductor wafers
US6774059B1 (en) * 2003-04-16 2004-08-10 Taiwan Semiconductor Manufacturing Company High crack resistance nitride process
CN101850944A (zh) * 2009-03-30 2010-10-06 中国科学院半导体研究所 采用13.56MHz射频功率源淀积氮化硅薄膜的方法

Also Published As

Publication number Publication date
CN102354664A (zh) 2012-02-15

Similar Documents

Publication Publication Date Title
US20240234353A1 (en) Bonded structure with interconnect structure
US20090236689A1 (en) Integrated passive device and method with low cost substrate
CN106133899A (zh) 用于半导体和插入物加工的载体粘结方法和制品
CN103107128B (zh) 一种三维芯片结构的金属键合的方法
JP2007258500A (ja) 基板支持装置
US8507922B2 (en) Silicon carbide substrate, semiconductor device, and SOI wafer
US11361969B2 (en) Device substrate with high thermal conductivity and method of manufacturing the same
CN105230132A (zh) 包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板
CN102354664B (zh) 金属间介质层形成方法及半导体器件
TW201233276A (en) Method of manufacturing electronic component embedded rigid-flexible printed circuit board
Li et al. Influence of rapid thermal annealing on the wafer warpage in 3D NAND flash memory
CN104599961B (zh) 一种降低氮氧化硅薄膜表面电荷的方法
US7533564B2 (en) Micro sample heating apparatus and method of making the same
CN102915953A (zh) 无定形碳膜的处理方法，开口的形成方法
Anantha et al. Homogeneous chip to wafer bonding of InP-Al2O3-Si using UV/O3 activation
CN102122632B (zh) 低k值介电薄膜形成方法
CN105261586B (zh) 带有电荷陷阱和绝缘埋层衬底的制备方法
KR101343343B1 (ko) 반도체 칩의 3ｄ 적층 패키지 및 그 제조방법
CN106716626B (zh) 用于减小电子设备中的应力的器件和方法
Saito et al. Leak-proof packaging for GaN chip with controlled thermal spreading and transients
US9691974B2 (en) Phase-change device, related manufacturing method, and related electronic device
US11109171B2 (en) Semiconductor device and manufacture thereof
CN106165094B (zh) 用于晶片翘曲减小的应力缓解结构
CN103065944B (zh) 一种便携式器件晶圆的制造方法
CN106783719A (zh) 一种不易变形的碳化硅基芯片背面工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140403

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant