CN109037228B - 一种三维计算机闪存设备及其制作方法 - Google Patents

一种三维计算机闪存设备及其制作方法 Download PDF

Info

Publication number
CN109037228B
CN109037228B CN201810844424.4A CN201810844424A CN109037228B CN 109037228 B CN109037228 B CN 109037228B CN 201810844424 A CN201810844424 A CN 201810844424A CN 109037228 B CN109037228 B CN 109037228B
Authority
CN
China
Prior art keywords
layer
gate
channel
metal gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810844424.4A
Other languages
English (en)
Other versions
CN109037228A (zh
Inventor
唐兆云
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810844424.4A priority Critical patent/CN109037228B/zh
Publication of CN109037228A publication Critical patent/CN109037228A/zh
Application granted granted Critical
Publication of CN109037228B publication Critical patent/CN109037228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种三维计算机闪存设备及其制作方法，本发明技术方案中，将衬底上方的栅极结构分为两部分，第一部分栅极结构直接通过先金属栅工艺制备，第二部分栅极结构通过后金属栅工艺制备，相对于传统的完全采用先金属栅工艺或是完全采用后金属栅工艺，大大降低了工艺难度。

Description

一种三维计算机闪存设备及其制作方法
技术领域
本发明涉及存储装置技术领域，更具体的说，涉及一种三维计算机闪存设备及其制作方法。
背景技术
随着科学技术的不断发展，越来越多的电子设备应用到人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。存储器是许多电子设备的一个重要器件，随着电子设备功能的越来越强大，其需要存储器的数据越来越多，要求存储器的存储器容量越来越大。
三维计算机闪存设备(3D NAND)将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统二维存储器，具有更大的存储容量，时当前存储器领域的一个主要发展方向。
现有的3D NAND在制作时，由于需要在衬底上制作层叠设置的多层膜结构(一般大于64层)，并需要对所述多层膜结构进行刻蚀，工艺难度较大。
发明内容
为了解决上述问题，本发明技术方案提供了一种三维计算机闪存设备及其制作方法，降低了3D NAND的制作工艺难度。
为了实现上述目的，本发明提供如下技术方案：
一种三维计算机闪存设备的制作方法，所述制作方法包括：
提供一衬底；
在所述衬底上沉积至少一层第一金属栅极层；
基于所述第一金属栅极层形成第一部分栅极结构；
在所述第一部分栅极结构表面形成阻挡层；
在所述阻挡层表面形成至少一层假栅层；
基于所述假栅层形成第二部分栅极结构，所述第二部分栅极结构包括至少一层第二金属栅极层。
优选的，在上述制作方法中，所述在所述衬底上沉积至少一层第一金属栅极层包括：
在所述衬底表面依次沉积多层交替分布的第一绝缘层以及第一金属栅极层。
优选的，在上述制作方法中，所述基于所述第一金属栅极层形成第一部分栅极结构包括：
形成第一沟道通孔，所述第一沟道贯穿所有所述第一绝缘层以及所有所述第一金属栅极层，露出所述衬底；
在所述第一沟道通孔露出的所述衬底的表面形成通道结构；
在所述第一沟道通孔侧壁以及所述通道结构表面形成第一多层膜功能层；
去除位于所述通道结构表面的第一多层膜功能层，露出所述通道结构。
优选的，在上述制作方法中，所述在所述第一部分栅极结构表面形成阻挡层包括：
在所述第一沟道通孔内填充待刻蚀材料，所述待刻蚀材料与所述第一部分栅极结构的顶部齐平；
形成所述阻挡层，所述阻挡层覆盖所述第一部分栅极结构的表面以及所述待刻蚀材料的表面。
优选的，在上述制作方法中，所述在所述阻挡层表面形成至少一层假栅层包括：
在所述阻挡层表面沉积多层交替分布的第二绝缘层以及假栅层。
优选的，在上述制作方法中，所述基于所述假栅层形成第二部分栅极结构包括：
形成与所述第一沟道通孔正对设置的第二沟道通孔，所述第二沟道通孔贯穿所有所述第二绝缘层以及所有所述假栅层；
在所述第二沟道通孔的侧壁以及底部形成第二多层膜功能层；
去除位于所述第二沟道通孔底部的所述第二多层膜功能层、位于所述第二沟道通孔底部的所述阻挡层以及位于所述待刻蚀材料；
去除所述假栅层，以填充所述第二金属栅极层。
优选的，在上述制作方法中，所述第一金属栅极层以及所述第二金属栅极层的材料均为钨。
本发明还提供了一种三维计算机闪存设备，所述三维计算机闪存设备包括：
衬底；
位于所述衬底表面的第一部分栅极结构，所述第一部分栅极结构包括至少一层第一金属栅极层；
位于所述第一部分栅极结构表面的阻挡层；
位于所述阻挡层表面的第二部分栅极结构，所述第二部分栅极结构包括至少一层第二金属栅极层。
优选的，在上述三维计算机闪存设备中，所述第一部分栅极结构包括：
位于所述衬底表面的多层交替分布的第一绝缘层以及第一金属栅极层；
贯穿所有所述第一绝缘层以及所有所述第一金属栅极层的第一沟道结构，所述第一沟道结构露出所述衬底；
位于所述第一沟道结构底部的通道结构，所述通道结构位于所述第一沟道通孔露出的所述衬底的表面；
位于所述第一沟道结构侧壁的第一多层膜功能结构。
优选的，在上述三维计算机闪存设备中，所述第二部分栅极结构包括：
位于所述阻挡层表面的多层交替分布的第二绝缘层以及第二金属栅极层，所述第二绝缘层、所述第二金属栅极层以及所述阻挡层对应所述第一沟道通孔的位置具有第二沟道通孔；
位于所述第二沟道通孔侧壁的第二多层膜功能层。
通过上述描述可知，本发明技术方案提供的三维计算机闪存设备及其制作方法中，将衬底上方的栅极结构分为两部分，第一部分栅极结构直接通过先金属栅工艺制备，第二部分栅极结构通过后金属栅工艺制备，相对于传统的完全采用先金属栅工艺或是完全采用后金属栅工艺，大大降低了工艺难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的3D NAND的结构示意图；
图2-图15为本发明实施例提供的一种3D NAND的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1，图1为现有的3D NAND的结构示意图，所示3D NAND包括：衬底11；位于衬底11表面的栅极结构14，栅极结构包括多层交替排布的绝缘层141以及金属栅极层142；贯穿栅极结构14的沟道通孔，沟道通孔延伸至衬底11的表面内；位于沟道通孔底部的通道结构12；位于沟道通孔侧壁的多层膜功能层13，包括依次设置在沟道通孔侧壁的多晶硅沟道131、遂穿氧化层132、电荷存储氮化硅层133、上氧化层134以及高K阻挡氧化层135。
对于3D NAND的栅极结构14，一般至少需要具有64层金属栅极层。一般的可以通过先金属栅工艺制备3D NAND的栅极结构或是通过后金属栅工艺制备3D NAND的栅极结构。先金属栅工艺是指直接形成交替分布的绝缘层141和金属栅极层142。后金属栅工艺是先形成交替分布的绝缘层141和假栅层(假栅层可以为多晶硅等)，完成其他工艺步骤(如离子注入等)以后，将假栅层去除，在原先假栅层的位置填入金属栅极层142。后金属栅工艺的好处在于金属栅极层142可以不需要经过较多的高温工艺阶段，提高了器件的可靠性和良率，但是其工艺流程较为复杂。
在制作3D NAND时，如果完全采用先金属栅工艺制备栅极结构14，由于栅极结构一般具有较多金属栅极层142，在刻蚀所述栅极结构14形成沟道通孔时，多层金属栅极层142的刻蚀难度较大；如果完全采用后金属栅工艺，删节结构14靠近衬底11的部分沟道深宽比较大，金属栅极层142的填充较为困难，且假栅层的刻蚀较为困难。
沟通通孔是通过刻蚀工艺形成，沟道通孔的宽度在底部最小，向顶部逐渐增大。故如果对栅极结构14下方的第一部分栅极结构中膜层进行刻蚀的话，由于该膜层的深宽比较大，不便于该膜层的刻蚀，且由于刻蚀深度较大，刻蚀后不便于填充金属栅极层142，因此，栅极结构14下方部分不适合后金属栅工艺，本发明实施例技术方案中通过先金属栅工艺制备第一部分栅极结构，直接逐层形成金属栅极层142，这样无需进行假栅层的刻蚀以及后续金属栅极层142的填充，解决了假栅层刻蚀困难以及金属栅极层的填充困难问题。
同样，沟道通孔的宽度在底部最小，向顶部逐渐增大，故对于栅极结构上方的第二部分栅极结构中膜层进行刻蚀的话，由于该膜层的深度较小，便于该膜层的刻蚀，且由于刻蚀深宽比较小，刻蚀后便于填充金属栅极层142，因此，栅极结构14上方部分适合后金属栅工艺，避免了假栅层刻蚀困难以及金属栅极层的填充困难问题。
通过上述描述可知，本发明实施所述技术方案中，将衬底11上方的栅极结构14分为两部分，第一部分栅极结构直接通过先金属栅工艺制备，第二部分栅极结构通过后金属栅工艺制备，相对于传统的完全采用先金属栅工艺或是完全采用后金属栅工艺，大大降低了工艺难度。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图2-图15，图2-图15为本发明实施例提供的一种3D NAND的制作方法的流程示意图，该制作方法包括：
步骤S11：提供一衬底21。
所示衬底21为半导体衬底，具体的可以为硅衬底。
步骤S12：如图3所示，在所述衬底11上沉积至少一层第一金属栅极层222。
该步骤中，所述在所述衬底上沉积至少一层第一金属栅极层包括：在所述衬底11表面依次沉积多层交替分布的第一绝缘层221以及第一金属栅极层222。第一绝缘层221可以为二氧化硅层，第一金属栅极层222可以为金属W层。可以根据需求设定第一金属栅极层222的层数，可选的，第一金属栅极层222的层数范围是1-48，如可以为5、10、20、30或40。可以通过CVD工艺形成所述第一绝缘层221，可以通过PVD工艺形成所述第一金属栅极层。
步骤S13：如图4-图7所示，基于所述第一金属栅极层222形成第一部分栅极结构22。
该步骤中，所述基于所述第一金属栅极层形成第一部分栅极结构包括：
首先，如图4所示，形成第一沟道通孔T1，所述第一沟道T1贯穿所有所述第一绝缘层221以及所有所述第一金属栅极层222，露出所述衬底11。
然后，如图5所示，在所述第一沟道通孔T1露出的所述衬底11的表面形成通道结构23。
再如图6所示，在所述第一沟道通孔T1侧壁以及所述通道结构23表面形成第一多层膜功能层223。第一多层膜功能层223包括依次设置在第一沟道通孔T1侧壁的多晶硅沟道a1、遂穿氧化层b1、电荷存储氮化硅层c1、上氧化层d1以及高K阻挡氧化层e1。
最后，如图7所示，去除位于所述通道结构23表面的第一多层膜功能层223，露出所述通道结构23。
步骤S14：如图8和图9所示，在所述第一部分栅极结构22表面形成阻挡层25。
该步骤中，所述在所述第一部分栅极结构22表面形成阻挡层22包括：
首先，如图8所示，在所述第一沟道通孔T1内填充待刻蚀材料24，所述待刻蚀材料24与所述第一部分栅极结构22的顶部齐平。为了保证充分填平第一沟道通孔T1，可以使得填充的待刻蚀材料24高于所述第一部分栅极结构22的顶部，对待刻蚀材料24进行减薄，如可以通过研磨工艺减薄或是刻蚀工艺减薄，使得所述待刻蚀材料24与所述第一部分栅极结构22的顶部齐平。
然后，如图9所示，形成所述阻挡层25，所述阻挡层25覆盖所述第一部分栅极结构22的表面以及所述待刻蚀材料24的表面。所述阻挡层25可以为多晶硅。所述多晶硅经过离子注入，以使得阻挡层可以复用为第二部分栅极结构26的栅极。
步骤S15：如图10所示，在所述阻挡层25表面形成至少一层假栅层262。
该步骤中，所述在所述阻挡层25表面形成至少一层假栅层262包括：在所述阻挡层25表面沉积多层交替分布的第二绝缘层261以及假栅层262。可以根据需求设定假栅层262的层数，可选的，假栅层262的层数范围是1-48，如可以为5、10、20、30或40。第二绝缘层261可以为二氧化硅层，假栅层262可以为氮化硅层。可以通过CVD工艺形成所述第二绝缘层261以及所述假栅层262。
步骤S16：如图11-图15所示，基于所述假栅层262形成第二部分栅极结构26，所述第二部分栅极结构包括26至少一层第二金属栅极层264。
该步骤中，所述基于所述假栅层262形成第二部分栅极结构26包括：
首先，如图11所示，形成与所述第一沟道通孔T1正对设置的第二沟道通孔T2，所述第二沟道通孔贯穿所有所述第二绝缘层261以及所有所述假栅层262。
然后，如图12所示，在所述第二沟道通孔T2的侧壁以及底部形成第二多层膜功能层263。第二多层膜功能层263的层次结构与第一多层膜功能层223相同，第二多层膜功能层263包括依次设置在第二沟道通孔T2侧壁的多晶硅沟道、遂穿氧化层、电荷存储氮化硅层、上氧化层以及高K阻挡氧化层。
再如图13所示，去除位于所述第二沟道通孔T2底部的所述第二多层膜功能层263、位于所述第二沟道通孔T2底部的所述阻挡层25以及位于所述待刻蚀材料24。
最后如图14和图15所示，去除所述假栅层262，以填充所述第二金属栅极层264。本发明实施例中，所述第一金属栅极层222以及所述第二金属栅极层264的材料均为金属W。假栅层262为氮化硅层时，可以通过刻蚀工艺去除假栅层262，具体的，通过算法刻蚀去除假栅层262。
当完成第二金属栅极层264的填充后，还包括对衬底11上的结构进行刻蚀，形成设定的图案结构，以形成栅极刻缝等后续工艺。
通过上述描述可知，本发明实施例所述制作方法中，将衬底上方的栅极结构分为两部分，第一部分栅极结构直接通过先金属栅工艺制备，第二部分栅极结构通过后金属栅工艺制备，相对于传统的完全采用先金属栅工艺或是完全采用后金属栅工艺，大大降低了工艺难度。
基于上述实施例所述制作方法，本发明另一实施例还提供了一种3D NAND，该3DNAND采用上述制作方法制备，该3D NAND可以如图15所示，包括：衬底21；位于所述衬底21表面的第一部分栅极结构22，所述第一部分栅极结构22包括至少一层第一金属栅极层222；位于所述第一部分栅极结构22表面的阻挡层25；位于所述阻挡层25表面的第二部分栅极结构26，所述第二部分栅极结构包括至少一层第二金属栅极层264。
所述第一部分栅极结构22包括：位于所述衬底21表面的多层交替分布的第一绝缘层221以及第一金属栅极层222；贯穿所有所述第一绝缘层221以及所有所述第一金属栅极层222的第一沟道结构T1，所述第一沟道结构T1露出所述衬底21；位于所述第一沟道结构T1底部的通道结构23，所述通道结构23位于所述第一沟道通孔T1露出的所述衬底21的表面；位于所述第一沟道结构T1侧壁的第一多层膜功能结构223。
所述第一部分栅极结构26包括：位于所述阻挡层25表面的多层交替分布的第二绝缘层261以及第二金属栅极层264，所述第二绝缘层261、所述第二金属栅极层264以及所述阻挡层25对应所述第一沟道通孔T1的位置具有第二沟道通孔T2；位于所述第二沟道通孔T2侧壁的第二多层膜功能层263。所述第二金属栅极层264通过后金属栅工艺填充在两层所述第二绝缘层261之间。
本发明实施例所述3D NAND中，将衬底上方的栅极结构分为两部分，第一部分栅极结构直接通过先金属栅工艺制备，第二部分栅极结构通过后金属栅工艺制备，相对于传统的完全采用先金属栅工艺或是完全采用后金属栅工艺，大大降低了工艺难度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的3DNAND而言，由于其与实施例公开的制作方法相对应，所以描述的比较简单，相关之处参见制作方法相应部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种三维计算机闪存设备的制作方法，其特征在于，所述制作方法包括：
提供一衬底；
在所述衬底上沉积至少一层第一金属栅极层，包括：在所述衬底表面依次沉积多层交替分布的第一绝缘层以及第一金属栅极层；
基于所述第一金属栅极层形成第一部分栅极结构，包括：形成第一沟道通孔，所述第一沟道通孔贯穿所有所述第一绝缘层以及所有所述第一金属栅极层，露出所述衬底；在所述第一沟道通孔露出的所述衬底的表面形成通道结构；在所述第一沟道通孔侧壁以及所述通道结构表面形成第一多层膜功能层；去除位于所述通道结构表面的第一多层膜功能层，露出所述通道结构；
在所述第一部分栅极结构表面形成阻挡层；
在所述阻挡层表面形成至少一层假栅层；
基于所述假栅层形成第二部分栅极结构，所述第二部分栅极结构包括至少一层第二金属栅极层；
所述第一金属栅极层以及所述第二金属栅极层的材料均为钨。
2.根据权利要求1所述的制作方法，其特征在于，所述在所述第一部分栅极结构表面形成阻挡层包括：
在所述第一沟道通孔内填充待刻蚀材料，所述待刻蚀材料与所述第一部分栅极结构的顶部齐平；
形成所述阻挡层，所述阻挡层覆盖所述第一部分栅极结构的表面以及所述待刻蚀材料的表面。
3.根据权利要求2所述的制作方法，其特征在于，所述在所述阻挡层表面形成至少一层假栅层包括：
在所述阻挡层表面沉积多层交替分布的第二绝缘层以及假栅层。
4.根据权利要求3所述的制作方法，其特征在于，所述基于所述假栅层形成第二部分栅极结构包括：
形成与所述第一沟道通孔正对设置的第二沟道通孔，所述第二沟道通孔贯穿所有所述第二绝缘层以及所有所述假栅层；
在所述第二沟道通孔的侧壁以及底部形成第二多层膜功能层；
去除位于所述第二沟道通孔底部的所述第二多层膜功能层、位于所述第二沟道通孔底部的所述阻挡层以及位于所述待刻蚀材料；
去除所述假栅层，以填充所述第二金属栅极层。
5.一种三维计算机闪存设备，其特征在于，所述三维计算机闪存设备包括：
衬底；
位于所述衬底表面的第一部分栅极结构，所述第一部分栅极结构包括至少一层第一金属栅极层，其中，所述第一部分栅极结构包括：位于所述衬底表面的多层交替分布的第一绝缘层以及第一金属栅极层；贯穿所有所述第一绝缘层以及所有所述第一金属栅极层的第一沟道通孔，所述第一沟道通孔露出所述衬底；位于所述第一沟道通孔底部的通道结构，所述通道结构位于所述第一沟道通孔露出的所述衬底的表面；位于所述第一沟道通孔侧壁的第一多层膜功能结构；
位于所述第一部分栅极结构表面的阻挡层；
位于所述阻挡层表面的第二部分栅极结构，所述第二部分栅极结构包括至少一层第二金属栅极层，其中，所述第二部分栅极结构包括：位于所述阻挡层表面的多层交替分布的第二绝缘层以及第二金属栅极层，所述第二绝缘层、所述第二金属栅极层以及所述阻挡层对应所述第一沟道通孔的位置具有第二沟道通孔；位于所述第二沟道通孔侧壁的第二多层膜功能层；
其中，所述第一部分栅极结构是在所述衬底上沉积至少一层第一金属栅极层，基于所述第一金属栅极层形成的；所述第二部分栅极结构是在所述第一部分栅极结构表面形成阻挡层，在所述阻挡层表面形成至少一层假栅层，基于所述假栅层形成的，所述第一金属栅极层以及所述第二金属栅极层的材料均为钨。
CN201810844424.4A 2018-07-27 2018-07-27 一种三维计算机闪存设备及其制作方法 Active CN109037228B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810844424.4A CN109037228B (zh) 2018-07-27 2018-07-27 一种三维计算机闪存设备及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810844424.4A CN109037228B (zh) 2018-07-27 2018-07-27 一种三维计算机闪存设备及其制作方法

Publications (2)

Publication Number Publication Date
CN109037228A CN109037228A (zh) 2018-12-18
CN109037228B true CN109037228B (zh) 2021-07-09

Family

ID=64646217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810844424.4A Active CN109037228B (zh) 2018-07-27 2018-07-27 一种三维计算机闪存设备及其制作方法

Country Status (1)

Country Link
CN (1) CN109037228B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614852A (zh) * 2020-12-01 2021-04-06 长江存储科技有限责任公司 3d nand存储器及其制造方法及存储器沟道结构的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504596B2 (en) * 2012-04-18 2019-12-10 Micron Technology, Inc. Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow
WO2014089795A1 (zh) * 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
US11018149B2 (en) * 2014-03-27 2021-05-25 Intel Corporation Building stacked hollow channels for a three dimensional circuit device
US10008570B2 (en) * 2016-11-03 2018-06-26 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device

Also Published As

Publication number Publication date
CN109037228A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
JP6987876B2 (ja) メモリデバイスおよび方法
TWI700783B (zh) 用於形成三維記憶體元件的雙堆疊通道孔結構的方法
JP7328334B2 (ja) 階段貫通コンタクトを有する三次元メモリデバイスおよびその形成方法
CN110767655B (zh) 三维存储器的制作方法
CN112002696B (zh) 3dnand存储器件的结构及其形成方法
TWI527160B (zh) 低成本可微縮之三維記憶體與其製造方法
CN109075174A (zh) 多堆叠层三维存储器件及其制造方法
US11139237B2 (en) Three-dimensional memory device containing horizontal and vertical word line interconnections and methods of forming the same
TWI674665B (zh) 半導體結構暨其形成方法
CN107611129B (zh) 三维非易失性存储器及其制造方法
US9543319B1 (en) Vertical channel structure
CN110088902A (zh) 提高三维存储器件之沟道孔均匀度的方法
JP2023029357A (ja) ３次元メモリデバイスにおける階段構造の形成
US11985824B2 (en) Three-dimensional memory devices having dummy channel structures and methods for forming the same
CN110797343A (zh) 三维存储器结构及其制备方法
CN107993925A (zh) 一种自对准四重图形技术
CN111180453B (zh) 三维存储器、制备方法及电子设备
TWI564996B (zh) 半導體裝置及其製造方法
CN109037228B (zh) 一种三维计算机闪存设备及其制作方法
US11101287B2 (en) Three dimensional memory device
KR102647618B1 (ko) 굴곡된 후면 워드 라인을 갖는 삼차원 메모리 디바이스
TWI566337B (zh) 半導體元件及其製造方法
CN108831890B (zh) 三维存储器的制备方法
US20200020711A1 (en) Memory device and method of fabricating the same
CN110534526B (zh) 一种三维存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant