CN106876403A - 一种三维存储器及其制作方法 - Google Patents
一种三维存储器及其制作方法 Download PDFInfo
- Publication number
- CN106876403A CN106876403A CN201710132051.3A CN201710132051A CN106876403A CN 106876403 A CN106876403 A CN 106876403A CN 201710132051 A CN201710132051 A CN 201710132051A CN 106876403 A CN106876403 A CN 106876403A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating barrier
- dimensional storage
- preparation
- sacrifice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种三维存储器及其制作方法，包括：S1、提供一半导体衬底；S2、在半导体衬底一表面上形成存储结构，其中，存储结构包括：位于半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿多个绝缘层的沟道孔及位于沟道孔内的堆叠结构，多个贯穿多个绝缘层的沟槽，覆盖相邻两个绝缘层之间相对表面和相应堆叠结构侧壁的介质层；S3、沉积金属层以覆盖介质层的内壁表面和绝缘层朝向沟槽的侧面；S4、回刻蚀金属层，以形成位于介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。本发明提供的技术方案，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量。
Description
技术领域
本发明涉及三维存储器技术领域，更为具体的说，涉及一种三维存储器及其制作方法。
背景技术
随着平面型存储器的不断发展，半导体的生产工艺取得了巨大的进步。但是近几年来，平面型存储器的发展遇到了各种挑战：物理极限，现有的显影技术极限以及存储电子密度极限等。在此背景下，为解决平面型存储器遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器的结构应运而生，目前三维存储器的技术研发已成为国际上研发的主流。
发明内容
有鉴于此，本发明提供了一种三维存储器及其制作方法，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。
为实现上述目的，本发明提供的技术方案如下：
一种三维存储器的制作方法，包括：
S1、提供一半导体衬底；
S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；
S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；
S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；
S5、重复步骤S3和S4预设次数。
可选的，所述金属层的材质为钨或铝。
可选的，所述介质层包括：
靠近所述绝缘层一侧的高K介质阻挡层；
以及，位于所述高K介质阻挡层的内壁一侧的种子层，其中，所述种子层的材质为氮化钛或氮化钽。
可选的，所述种子层的厚度范围为1nm～10nm，包括端点值。
可选的，述存储结构的形成包括：
在所述半导体衬底一表面形成沿竖直方向交替堆叠的所述多个绝缘层和多个牺牲层，其中，所述多个绝缘层为第一绝缘层至第N绝缘层，所述多个牺牲层为第一牺牲层至第N-1牺牲层，N为小于2的整数；
贯穿所述多个绝缘层和多个牺牲层形成所述多个沟道孔；
在所述沟道孔内形成所述堆叠结构；
贯穿所述多个绝缘层和多个牺牲层形成所述多个沟槽；
去除所述多个牺牲层；
在相邻两个所述绝缘层之间形成所述介质层，其中，所述介质层覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁。
可选的，所述牺牲层的厚度及绝缘层的厚度范围均为10nm～80nm，包括端点值。
可选的，所述多个绝缘层和多个牺牲层的厚度总和不小于1微米。
可选的，所述绝缘层的材质为二氧化硅，所述牺牲层的材质为氮化硅。
可选的，所述半导体衬底为P型半导体衬底。
相应的，本发明还提供了一种三维存储器，所述三维存储器采用上述的三维存储器的制作方法制作而成。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种三维存储器及其制作方法，制作方法，包括：S1、提供一半导体衬底；S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。由上述内容可知，本发明提供的技术方案，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种三维存储器的制作方法的流程图；
图2a～2d为与图1中制作方法相应的结构流程图；
图3为本申请实施例提供的一种存储结构的制作方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，随着平面型存储器的不断发展，半导体的生产工艺取得了巨大的进步。但是近几年来，平面型存储器的发展遇到了各种挑战：物理极限，现有的显影技术极限以及存储电子密度极限等。在此背景下，为解决平面型存储器遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器的结构应运而生，目前三维存储器的技术研发已成为国际上研发的主流。
现有的三维存储器的金属栅的电阻较大、且栅控能力较差，使得三维存储器的性能较差。经研究，发明人发现造成上述技术问题的原因是由于金属层的沉积是在横向的介质层的内壁空间内进行填充，再加上沟道孔的阻挡作用，使得金属层并不能很好的填充进介质层的内壁空间，进而使得制作的金属栅的质量较差。
基于此，本申请实施例提供了一种三维存储器及其制作方法，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图3所示，对本申请实施例提供的技术方案进行详细的描述。
参考图1所示，为本申请实施例提供的一种三维存储器的制作方法的流程图，其中，制作方法包括：
S1、提供一半导体衬底；
S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；
S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；
S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；
S5、重复步骤S3和S4预设次数。
由上述内容可知，本申请实施例提供的技术方案，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。
具体的，结合图2a至2d所示，对本申请实施例提供的制作方法进行更为详细的描述，其中，图2a～2d为与图1中制作方法相应的结构流程图。
参考图2a所示，其对应图1中步骤S1，首先提供一半导体衬底100。在本申请一实施例中，半导体衬底100优选为P型半导体衬底，其材质可以为硅衬底，且其电阻率和缺陷数量有一定要求，对此需要根据实际应用进行具体选取，对此本申请不做具体限制。
参考图2b所示，其对应图1中步骤S2，在所述半导体衬底100一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底100一表面上、且沿竖直方向叠加的多个绝缘层200，多个贯穿所述多个绝缘层200的沟道孔及位于所述沟道孔内的堆叠结构300，多个贯穿所述多个绝缘层200的沟槽400，以及，覆盖相邻两个所述绝缘层200之间相对表面和相应所述堆叠结构300侧壁的介质层500。
其中，本申请实施例提供的堆叠结构300包括有：形成在沟道孔400侧壁的阻挡层310，其中，阻挡层310的材质可以为二氧化硅材质；形成在阻挡层310背离沟道孔一侧的存储层320，其中，存储层320的材质可以为氮化硅材质；形成在存储层320背离阻挡层310一侧的隧穿层330，其中，隧穿层330的材质可以为二氧化硅材质；形成在隧穿层330背离存储层320一侧的多晶硅层340；以及，位于多晶硅层340背离隧穿层330一侧的二氧化硅填充层350和外延硅360，其中，二氧化硅填充层350位于外延硅360背离半导体衬底100一侧。在本申请另一实施例中，二氧化硅填充层350还可以为氮化硅填充层，对此本申请不作具体限制。
此外，本申请实施例提供的介质层500包括有：靠近所述绝缘层200一侧的高K介质阻挡层510；以及，位于所述高K介质阻挡层510的内壁一侧的种子层520，其中，所述种子层520的材质为氮化钛或氮化钽。其中，位于相邻两个绝缘层300之间空间的内壁表面的高K介质阻挡层510，其中，高K介质阻挡层510可以为氧化铝层，为了存储存储器的擦除性能，可以为HfO等高K介质。
具体参考图3所示，为本申请实施例提供的一种存储结构的制作方法的流程图，其中，所述存储结构的形成包括：
S21、在所述半导体衬底一表面形成沿竖直方向交替堆叠的所述多个绝缘层和多个牺牲层，其中，所述多个绝缘层为第一绝缘层至第N绝缘层，所述多个牺牲层为第一牺牲层至第N-1牺牲层，N为小于2的整数。
其中，本申请实施例可选的所述绝缘层的材质为二氧化硅，所述牺牲层的材质为氮化硅；以及，二氧化硅绝缘层还可以掺杂有磷、硼、氟、碳等杂质。另外，本申请实施例可选的所述牺牲层的厚度及绝缘层的厚度范围均为10nm～80nm，包括端点值。在本申请一实施例中，所述多个绝缘层和多个牺牲层的厚度总和不小于1微米。
S22、贯穿所述多个绝缘层和多个牺牲层形成所述多个沟道孔。
S23、在所述沟道孔内形成所述堆叠结构。
堆叠结构的制作过程可选的，依次在沟道孔内沉积阻挡层、存储层、隧穿层、多晶硅层；而后进行沟道孔内底部刻蚀，刻蚀完毕后进行外延硅的生长，最后进行二氧化硅的填充。
S24、贯穿所述多个绝缘层和多个牺牲层形成所述多个沟槽。
S25、去除所述多个牺牲层。
在牺牲层为氮化硅材质时，通过磷酸漂洗沟槽以对氮化硅的牺牲层进行去除，其中，磷酸的温度可以为100摄氏度～200摄氏度，包括端点值，以及，漂洗时间可以为10min～100min，包括端点值。
S26、在相邻两个所述绝缘层之间形成所述介质层，其中，所述介质层覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁。
去除牺牲层完毕后，对沟槽内进行高K介质阻挡层的沉积和种子层的沉积，其中，种子层的厚度范围可以为1nm～10nm，包括端点值；其中，高K介质阻挡层覆盖相邻两个绝缘层之间相对的表面以及堆叠结构的阻挡层侧面呈U形结构，以及，种子层覆盖高K介质阻挡层的内壁表面同样呈U形结构。
参考图2c所示，其对应图1中步骤S3，沉积金属层600以覆盖所述介质层500的内壁表面和所述绝缘层200朝向所述沟槽400的侧面。其中，进行金属层的沉积，其中，沉积工艺包括但不限于CVD、PVD和ALD等。可选的，所述金属层的材质可以为钨或铝等。
参考图2d所示，其对应图1中步骤S4，回刻蚀所述金属层600，以形成位于所述介质层500的内壁中的金属栅610。其中，通过回刻蚀工艺使得每一栅结构的金属材料之间相互隔离为金属栅610，其中，刻蚀工艺可以为湿法刻蚀工艺，也可以为干法刻蚀工艺。
而后，通过重复步骤S3和S4的过程，以得到高质量的金属栅，进而达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。
相应的，本申请实施例还提供了一种三维存储器，所述三维存储器采用上述任意一实施例提供的三维存储器的制作方法制作而成。
本申请实施例提供了一种三维存储器及其制作方法，制作方法，包括：S1、提供一半导体衬底；S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。由上述内容可知，本申请实施例提供的技术方案，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量，以达到降低金属栅电阻、提高金属栅的栅控能力、提高三维存储器性能的目的。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种三维存储器的制作方法，其特征在于，包括：
S1、提供一半导体衬底；
S2、在所述半导体衬底一表面上形成存储结构，其中，所述存储结构包括：位于所述半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽，以及，覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁的介质层；
S3、沉积金属层以覆盖所述介质层的内壁表面和所述绝缘层朝向所述沟槽的侧面；
S4、回刻蚀所述金属层，以形成位于所述介质层的内壁中的金属栅；
S5、重复步骤S3和S4预设次数。
2.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述金属层的材质为钨或铝。
3.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述介质层包括：
靠近所述绝缘层一侧的高K介质阻挡层；
以及，位于所述高K介质阻挡层的内壁一侧的种子层，其中，所述种子层的材质为氮化钛或氮化钽。
4.根据权利要求3所述的三维存储器的制作方法，其特征在于，所述种子层的厚度范围为1nm～10nm，包括端点值。
5.根据权利要求1所述的三维存储器的制作方法，其特征在于，述存储结构的形成包括：
在所述半导体衬底一表面形成沿竖直方向交替堆叠的所述多个绝缘层和多个牺牲层，其中，所述多个绝缘层为第一绝缘层至第N绝缘层，所述多个牺牲层为第一牺牲层至第N-1牺牲层，N为小于2的整数；
贯穿所述多个绝缘层和多个牺牲层形成所述多个沟道孔；
在所述沟道孔内形成所述堆叠结构；
贯穿所述多个绝缘层和多个牺牲层形成所述多个沟槽；
去除所述多个牺牲层；
在相邻两个所述绝缘层之间形成所述介质层，其中，所述介质层覆盖相邻两个所述绝缘层之间相对表面和相应所述堆叠结构侧壁。
6.根据权利要求5所述的三维存储器的制作方法，其特征在于，所述牺牲层的厚度及绝缘层的厚度范围均为10nm～80nm，包括端点值。
7.根据权利要求5所述的三维存储器的制作方法，其特征在于，所述多个绝缘层和多个牺牲层的厚度总和不小于1微米。
8.根据权利要求5所述的三维存储器的制作方法，其特征在于，所述绝缘层的材质为二氧化硅，所述牺牲层的材质为氮化硅。
9.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述半导体衬底为P型半导体衬底。
10.一种三维存储器，其特征在于，所述三维存储器采用权利要求1～9任意一项所述的三维存储器的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710132051.3A CN106876403A (zh) | 2017-03-07 | 2017-03-07 | 一种三维存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710132051.3A CN106876403A (zh) | 2017-03-07 | 2017-03-07 | 一种三维存储器及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106876403A true CN106876403A (zh) | 2017-06-20 |
Family
ID=59169834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710132051.3A Pending CN106876403A (zh) | 2017-03-07 | 2017-03-07 | 一种三维存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876403A (zh) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107782573A (zh) * | 2017-11-30 | 2018-03-09 | 长江存储科技有限责任公司 | 物理气相沉积机台对沟槽或孔的填充稳定性的模拟检测方法 |
| CN108511358A (zh) * | 2018-03-29 | 2018-09-07 | 长江存储科技有限责任公司 | 3d nand检测结构及其形成方法 |
| CN108962896A (zh) * | 2018-09-19 | 2018-12-07 | 长江存储科技有限责任公司 | 存储器 |
| CN109411474A (zh) * | 2018-11-07 | 2019-03-01 | 长江存储科技有限责任公司 | 三维存储器台阶结构的形成方法 |
| CN109698203A (zh) * | 2019-01-08 | 2019-04-30 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN110121774A (zh) * | 2017-08-23 | 2019-08-13 | 长江存储科技有限责任公司 | 形成三维存储设备的栅极结构的方法 |
| CN110931491A (zh) * | 2019-11-08 | 2020-03-27 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| WO2020103082A1 (en) * | 2018-11-22 | 2020-05-28 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US10680009B2 (en) | 2017-08-23 | 2020-06-09 | Yangtze Memory Technologies Co., Ltd. | Method for forming gate structure of three-dimensional memory device |
| WO2020199386A1 (en) * | 2019-03-29 | 2020-10-08 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| CN111883417A (zh) * | 2020-07-27 | 2020-11-03 | 长江存储科技有限责任公司 | 一种三维存储器的制造方法 |
| CN112435984A (zh) * | 2020-11-24 | 2021-03-02 | 复旦大学 | 半导体衬底、制备方法以及电子元器件 |
| US10964718B2 (en) | 2019-03-29 | 2021-03-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11004861B2 (en) | 2019-03-29 | 2021-05-11 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11011540B2 (en) | 2019-03-29 | 2021-05-18 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11081496B2 (en) | 2019-03-29 | 2021-08-03 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| WO2021184148A1 (en) * | 2020-03-16 | 2021-09-23 | Yangtze Memory Technologies Co., Ltd. | Memory device and method for forming the same |
| US11665903B2 (en) | 2019-03-29 | 2023-05-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030082902A1 (en) * | 2001-10-31 | 2003-05-01 | Shoichi Fukui | Semiconductor-device fabrication method |
| CN104269404A (zh) * | 2014-08-27 | 2015-01-07 | 武汉新芯集成电路制造有限公司 | 三维存储器及制备方法 |
| CN104701323A (zh) * | 2015-03-16 | 2015-06-10 | 武汉新芯集成电路制造有限公司 | 一种存储结构 |
-
2017
- 2017-03-07 CN CN201710132051.3A patent/CN106876403A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030082902A1 (en) * | 2001-10-31 | 2003-05-01 | Shoichi Fukui | Semiconductor-device fabrication method |
| CN104269404A (zh) * | 2014-08-27 | 2015-01-07 | 武汉新芯集成电路制造有限公司 | 三维存储器及制备方法 |
| CN104701323A (zh) * | 2015-03-16 | 2015-06-10 | 武汉新芯集成电路制造有限公司 | 一种存储结构 |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI699877B (zh) * | 2017-08-23 | 2020-07-21 | 大陸商長江存儲科技有限責任公司 | 形成三維記憶體元件的閘極結構的方法 |
| CN110121774A (zh) * | 2017-08-23 | 2019-08-13 | 长江存储科技有限责任公司 | 形成三维存储设备的栅极结构的方法 |
| CN111180449A (zh) * | 2017-08-23 | 2020-05-19 | 长江存储科技有限责任公司 | 形成三维存储设备的栅极结构的方法 |
| US10680009B2 (en) | 2017-08-23 | 2020-06-09 | Yangtze Memory Technologies Co., Ltd. | Method for forming gate structure of three-dimensional memory device |
| CN107782573B (zh) * | 2017-11-30 | 2019-09-06 | 长江存储科技有限责任公司 | 物理气相沉积机台对沟槽或孔的填充稳定性的模拟检测方法 |
| CN107782573A (zh) * | 2017-11-30 | 2018-03-09 | 长江存储科技有限责任公司 | 物理气相沉积机台对沟槽或孔的填充稳定性的模拟检测方法 |
| CN108511358A (zh) * | 2018-03-29 | 2018-09-07 | 长江存储科技有限责任公司 | 3d nand检测结构及其形成方法 |
| CN108962896A (zh) * | 2018-09-19 | 2018-12-07 | 长江存储科技有限责任公司 | 存储器 |
| CN108962896B (zh) * | 2018-09-19 | 2024-04-23 | 长江存储科技有限责任公司 | 存储器 |
| CN109411474A (zh) * | 2018-11-07 | 2019-03-01 | 长江存储科技有限责任公司 | 三维存储器台阶结构的形成方法 |
| CN109411474B (zh) * | 2018-11-07 | 2020-12-11 | 长江存储科技有限责任公司 | 三维存储器台阶结构的形成方法 |
| JP2021535627A (ja) * | 2018-11-22 | 2021-12-16 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. | 三次元メモリデバイスおよびその製作方法 |
| US11121150B2 (en) | 2018-11-22 | 2021-09-14 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| WO2020103082A1 (en) * | 2018-11-22 | 2020-05-28 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US11844216B2 (en) | 2018-11-22 | 2023-12-12 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN109698203A (zh) * | 2019-01-08 | 2019-04-30 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN109698203B (zh) * | 2019-01-08 | 2021-10-19 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| US11581332B2 (en) | 2019-03-29 | 2023-02-14 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| WO2020199386A1 (en) * | 2019-03-29 | 2020-10-08 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11943923B2 (en) | 2019-03-29 | 2024-03-26 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11081496B2 (en) | 2019-03-29 | 2021-08-03 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11004861B2 (en) | 2019-03-29 | 2021-05-11 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11665903B2 (en) | 2019-03-29 | 2023-05-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US10964718B2 (en) | 2019-03-29 | 2021-03-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11011540B2 (en) | 2019-03-29 | 2021-05-18 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11462565B2 (en) | 2019-03-29 | 2022-10-04 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| US11502102B2 (en) | 2019-03-29 | 2022-11-15 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabrication methods thereof |
| CN110931491A (zh) * | 2019-11-08 | 2020-03-27 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110931491B (zh) * | 2019-11-08 | 2023-06-23 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| WO2021184148A1 (en) * | 2020-03-16 | 2021-09-23 | Yangtze Memory Technologies Co., Ltd. | Memory device and method for forming the same |
| CN111883417B (zh) * | 2020-07-27 | 2021-07-06 | 长江存储科技有限责任公司 | 一种三维存储器的制造方法 |
| CN111883417A (zh) * | 2020-07-27 | 2020-11-03 | 长江存储科技有限责任公司 | 一种三维存储器的制造方法 |
| CN112435984A (zh) * | 2020-11-24 | 2021-03-02 | 复旦大学 | 半导体衬底、制备方法以及电子元器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876403A (zh) | 一种三维存储器及其制作方法 | |
| CN106847820B (zh) | 一种三维存储器及其制作方法 | |
| CN107810552B (zh) | 使用含有牺牲填充材料的腔制造的多级存储器堆叠体结构 | |
| US9984963B2 (en) | Cobalt-containing conductive layers for control gate electrodes in a memory structure | |
| US9870945B2 (en) | Crystalline layer stack for forming conductive layers in a three-dimensional memory structure | |
| US9812526B2 (en) | Three-dimensional semiconductor devices | |
| US20170352669A1 (en) | Three-dimensional memory device having multilayer word lines containing selectively grown cobalt or ruthenium and method of making the same | |
| CN110088905A (zh) | 用于三维存储器器件中直接源极接触的灯泡形存储器堆叠结构 | |
| CN110010613A (zh) | 三维半导体存储器件及其制造方法 | |
| US9343475B2 (en) | Vertical memory devices and methods of manufacturing the same | |
| CN109863597A (zh) | 具有比字线更厚的选择栅极电极的三维存储器器件及其制造方法 | |
| CN110114877A (zh) | 三维存储器件及其制作方法 | |
| US20180294225A1 (en) | Three-dimensional semiconductor memory device and method of fabricating the same | |
| US10892278B2 (en) | Three-dimensional semiconductor devices | |
| US20170278859A1 (en) | Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof | |
| CN110088901A (zh) | 具有增强的机械稳定性半导体基座的三维存储器器件及其制造方法 | |
| US10991699B2 (en) | Semiconductor memory devices | |
| CN109768047A (zh) | 三维半导体存储器件 | |
| CN109817628A (zh) | 三维半导体存储器件和制造其的方法 | |
| CN109390344A (zh) | 包括垂直结构的三维半导体器件及形成其的方法 | |
| TW201624640A (zh) | 濕氣阻擋結構、護環以及具有上述的半導體元件 | |
| CN108649034B (zh) | 半导体结构及其形成方法 | |
| KR20170027924A (ko) | 반도체 메모리 소자 | |
| CN107818984B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN108155152A (zh) | 导体结构、电容器阵列结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170620 |