CN109411474B - 三维存储器台阶结构的形成方法 - Google Patents

三维存储器台阶结构的形成方法 Download PDF

Info

Publication number
CN109411474B
CN109411474B CN201811317524.8A CN201811317524A CN109411474B CN 109411474 B CN109411474 B CN 109411474B CN 201811317524 A CN201811317524 A CN 201811317524A CN 109411474 B CN109411474 B CN 109411474B
Authority
CN
China
Prior art keywords
mask layer
sub
etching
layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811317524.8A
Other languages
English (en)
Other versions
CN109411474A (zh
Inventor
李飞
孙文辞
刘云飞
陈琳
胡军
王猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811317524.8A priority Critical patent/CN109411474B/zh
Publication of CN109411474A publication Critical patent/CN109411474A/zh
Application granted granted Critical
Publication of CN109411474B publication Critical patent/CN109411474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种三维存储器台阶结构的形成方法，包括：提供一衬底，所述衬底上形成有堆叠结构，所述堆叠结构包括台阶区域；在所述台阶区域表面形成掩膜层，所述掩膜层至少包括硬度大于有机聚合物层的硬度的第一子掩膜层；以所述掩膜层为掩膜，对所述堆叠结构的台阶区域进行台阶刻蚀，形成台阶结构。上述方法能够提高形成的台阶结构的侧壁形貌。

Description

三维存储器台阶结构的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器台阶区域的形成方法。
背景技术
近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。
在现有3D NAND中，需要在堆叠结构的外围形成台阶区域，以便后续蚀刻接触孔，将控制栅极连出。在台阶的成型过程中，使用光刻胶作为掩膜层，对光刻胶横向刻蚀之后，再对堆叠结构进行刻蚀。因为台阶层数较多，在横向刻蚀光刻胶层的同时也会对光刻胶层造成纵向刻蚀，对光刻胶层进行消耗，所以需要形成较厚的光刻胶层，否则会出现光刻胶层消耗过多，损伤台阶层的问题。由于光阻是一种比较软的材料，在横向刻蚀时，很容易产生不光滑的侧壁，这会导致光刻胶掩膜图形向下传递至氮化硅、氧化硅薄膜时，形成的台阶侧壁粗糙度较高，进而影响台阶尺寸的精确度，以及后续控制栅极填充工艺等。
因此，现有技术的台阶区域的形成方法还有待进一步的提高，以形成侧壁形貌较佳的台阶层。
发明内容
本发明所要解决的技术问题是，提供一种三维存储器台阶结构的形成方法，提高形成的台阶结构的形貌质量。
本发明提供一种三维存储器台阶结构的形成方法，包括：提供一衬底，所述衬底上形成有堆叠结构，所述堆叠结构包括台阶区域；在所述台阶区域表面形成掩膜层，所述掩膜层至少包括硬度大于有机聚合物层的硬度第一子掩膜层；以所述掩膜层为掩膜，对所述堆叠结构的台阶区域进行台阶刻蚀，形成台阶结构。
可选的，所述第一子掩膜层的厚度与所述堆叠结构的厚度正相关。
可选的，所述台阶刻蚀包括：对所述掩膜层进行横向刻蚀，暴露出下方的堆叠结构台阶区域的部分表面；以所述掩膜层为掩膜刻蚀所述堆叠结构至一个台阶厚度；重复上述步骤，直至在所述台阶区域形成自底部向上的台阶结构。
可选的，采用含氧气体对所述掩膜层进行横向刻蚀。
可选的，所述掩膜层还包括第二子掩膜层，所述第二子掩膜层的硬度小于所述第一子掩膜层的硬度。
可选的，所述第一子掩膜层和第二子掩膜层能被相同的刻蚀气体刻蚀。
可选的，所述第二子掩膜层位于所述堆叠结构表面，所述第一子掩膜层位于所述第二子掩膜层表面。
可选的，所述第一子掩膜层位于所述堆叠结构表面，所述第二子掩膜层位于所述第一子掩膜层表面。
可选的，对所述掩膜层进行横向刻蚀包括：对所述第二子掩膜层进行横向刻蚀，暴露出下方的第一子掩膜层；以所述第二子掩膜层为掩膜，刻蚀所述第一子掩膜层至所述堆叠结构表面。
可选的，所述堆叠结构包括自衬底表面向上，交替堆叠的绝缘层和牺牲层；所述一个台阶厚度至少包括一层绝缘层和一层牺牲层。
可选的，所述第一子掩膜层的材料为无定形碳。
可选的，所述第二子掩膜层为光刻胶层。
可选的，还包括：在形成所述掩膜层之前，对所述台阶区域进行刻蚀，形成台阶分区。
可选的，所述堆叠结构还包括核心区域，所述台阶区域围绕所述核心区域设置；在所述台阶区域和核心区域表面同时形成所述掩膜层。
可选的，所述三维存储器为3D NAND存储器。
本发明的三维存储器台阶结构的形成方法，在进行台阶刻蚀过程中，采用的掩膜层至少包括硬度大于光刻胶层硬度的第一子掩膜层。与采用光刻胶层作为台阶刻蚀的掩膜层相比，在对掩膜层进行横向刻蚀时，掩膜层的侧壁形貌更佳，从而提高最终形成的台阶结构的侧壁形貌。并且，由于第一子掩膜层的硬度较大，在台阶刻蚀过程中，消耗较小，因此可以降低掩膜层的总厚度，有利于掩膜图形的传递。
附图说明
图1至图8为本发明的具体实施方式的三维存储器台阶结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器台阶结构的形成方法的具体实施方式做详细说明。
请参考图1，提供一衬底100，所述衬底上形成有堆叠结构110，所述堆叠结构110包括核心区域I和围绕所述核心区域I的台阶区域II。
所述衬底100可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体材料作为所述衬底100，在此不作限定。该具体实施方式中，所述衬底100为单晶硅晶圆。
所述堆叠结构110包括沿垂直衬底100表面方向相互堆叠的绝缘层111和牺牲层112。在一个具体实施方式中，所述绝缘层111的材料为氧化硅，所述牺牲层112的材料为氮化硅；在其他具体实施方式中，所述绝缘层111和牺牲层112的还可以采用其他合适的材料。图1中，作为示例，仅简单示出了若干层交替堆叠的绝缘层111和牺牲层112，在其他具体实施方式中，根据存储器结构的设计，所述堆叠结构110可以包括64层、128层或其他层数的绝缘层111和对应层数的牺牲层112。在另一具体实施方式中，所述堆叠结构110包括相互堆叠的控制栅极和绝缘层。
图1中，仅示出了所述衬底100和堆叠结构110的剖面示意图，以及位于所述核心区域I一侧的台阶区域II。在实际的存储器结构中，所述衬底100和堆叠结构110在各个方向的剖面示意图中，所述核心区域I两侧均对称形成有台阶区域II。
请参考图2，对所述台阶区域II进行刻蚀，形成台阶分区。
具体的，对所述台阶区域II顶层的堆叠结构110进行刻蚀，形成沿水平方向的台阶分区。该具体实施方式中，仅刻形成一层台阶层。
后续可以同时对不同台阶分区同时进行刻蚀，同时形成多个台阶。
在其他具体实施方式中，也可以不形成所述台阶分区，后续直接在所述堆叠结构110表面形成掩膜层。
请参考图3，在所述堆叠结构110表面形成掩膜层310，所述掩膜层310至少包括第一子掩膜层311，且所述第一子掩膜层311的硬度大于有机聚合物层的硬度。这里所述的硬度，与材料层的厚度无关，而是由材料自身特性决定，标示材料抵抗硬物压入其表面的抵抗能力。
所述第一子掩膜层311的硬度较大，后续作为台阶刻蚀过程的掩膜层，能够形成较好的侧壁形貌，有利于台阶图形的传递，并且不易被消耗，可以降低形成的掩膜层高310的厚度，有利于图形向下传递。所述有机聚合物可以为半导体工艺中的光刻胶所包含的材料，例如聚甲基丙烯酸甲酯、聚乙烯醇肉桂酸酯、酚醛树脂等。因此，第一子掩膜层311的硬度大于光刻胶层的硬度。
所述第一子掩膜层311的厚度与所述堆叠结构110的厚度正相关，堆叠结构110厚度越大，所述第一子掩膜层311的厚度越大，以便在后续刻蚀过程中，保持足够的厚度。所述第一子掩膜层311的厚度可以为40nm～50nm。在一个具体实施方式中，所述第一子掩膜层311的厚度可以为50nm。
该具体实施方式中，所述掩膜层310还包括第二子掩膜层312，所述第二子掩膜层312的硬度小于所述第一子掩膜层311的硬度。所述第一子掩膜层311位于所述堆叠结构110表面，所述第二子掩膜层312位于所述第一子掩膜层311表面。
为了便于对所述第一子掩膜层311和第二子掩膜层312同时进行刻蚀，所述第一子掩膜层311和第二子掩膜层312均能够被同样的刻蚀气体刻蚀。
该具体实施方式中，所述第一子掩膜层311的材料为无定型碳；所述第二子掩膜层311为光刻胶层。
所述第一子掩膜层311和第二子掩膜层312均能够被含氧气体刻蚀，因此后续可以同时对所述第一子掩膜层311和第二子掩膜层312进行刻蚀，从而节约工艺步骤。
所述第一子掩膜层311可以采用化学气相沉积工艺在所述堆叠结构110表面沉积形成。
在其他具体实施方式中，所述第一子掩膜层311还可以位于所述第二子掩膜层312表面，具体的，第二子掩膜层312位于堆叠结构110表面，所述第一子掩膜层311位于所述第二子掩膜层311表面。这种情况下，所述第一子掩膜层311可以在后续的刻蚀过程中保护所述第二子掩膜层312的表面；并且，在形成有台阶分区的情况下，所述第二子掩膜层312的硬度较小，具有更好的台阶覆盖性。
请参考图4至图5，以所述掩膜层310为掩膜，对所述堆叠结构110的台阶区域II进行台阶刻蚀，形成台阶结构。
请参考图4，对所述掩膜层310进行横向刻蚀，暴露出下方的堆叠结构110部分表面。
采用含氧气体对所述掩膜层310进行横向刻蚀，所述含氧气体至少包括O2、O3、NO、NO2、CO以及CO2等含有氧元素的气体中的至少一种。通过调整不同时段的刻蚀气体配比、射频功率、流量等刻蚀参数，可以使得所述第一子掩膜层311和第二子掩膜层312被横向刻蚀相同的量。由于所述第一子掩膜层311的硬度较大，横向刻蚀后，所述第一子掩膜层311与所述第二子掩膜层312相比，侧壁更为平整，有利于提高后续刻蚀堆叠结构110形成的侧壁平整的台阶结构。
该具体实施方式中，横向刻蚀后的掩膜层310暴露出之前刻蚀形成的台阶分区。
请参考图5，以所述横向刻蚀后的掩膜层310为掩膜刻蚀所述堆叠结构110至一个台阶厚度。
该具体实施方式中，一个台阶厚度包括一层牺牲层112和一层绝缘层111。在其他具体实施方式中，所述一个台阶厚度还可以包括交替堆叠的两层牺牲层112和两层绝缘层111。在其他具体实施方式中，可以根据器件的实际要求，设置合适的台阶厚度。
请参考图6，重复上述图4至图5的步骤，直至在所述台阶区域II形成自底部向上的台阶结构610。在刻蚀过程中，上一层台阶也作为刻蚀下方台阶的掩膜。如此，可以同时实现台阶结构的横向和纵向刻蚀。
本发明的具体实施方式中，所述三维存储器为3D NAND存储器。在形成所述台阶结构610之后，可以继续进行后续的步骤，最终形成所述3D NAND存储器。
请查看图7至图8，为本发明另一具体实施方式中，以所述掩膜层310为掩膜，对所述堆叠结构110的台阶区域II进行台阶刻蚀的示意图。
请参考图7，在图3基础上，对所述第一子掩膜层311(请参考图3)和第二子掩膜层312(请参考图3)进行横向刻蚀，所述第二子掩膜层312的刻蚀速率大于所述第一子掩膜层311的刻蚀速率，使得刻蚀后的第二子掩膜层312a暴露出下方的第一子掩膜层311a部分表面。
请参考图8，以所述第二子掩膜层312a为掩膜，刻蚀所述第一子掩膜层311a至所述堆叠结构110表面。由于所述第一子掩膜层311a和第二子掩膜层312a的材料硬度不一致，通过刻蚀工艺参数使得所述第一子掩膜层311a和第二子掩膜层312a在横向刻蚀过程中控制所述第一子掩膜层311a和第二子掩膜层312a被刻蚀相同量的参数调整较为复杂。而该具体实施方式中，能够降低横向刻蚀的参数调整复杂度，通过对第一子掩膜层311a的进一步的竖直刻蚀，使得所述第一子掩膜层311a和第二子掩膜层311b具有相同的横向刻蚀量。
后续继续以所述第二子掩膜层312a和第一子掩膜层311a为掩膜，对所述堆叠结构110进行台阶刻蚀，在此不再赘述。
上述三维存储器台阶结构的形成方法，在进行台阶刻蚀过程中，采用的掩膜层至少包括硬度大于光刻胶层的硬度的第一子掩膜层。与采用光刻胶层作为台阶刻蚀的掩膜层相比，在对掩膜层进行横向刻蚀时，掩膜层的侧壁形貌更佳，从而提高最终形成的台阶结构的侧壁形貌。进一步的，由于第一子掩膜层的硬度较大，在台阶刻蚀过程中，消耗较小，因此可以降低掩膜层的总厚度，有利于掩膜图形的传递。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种三维存储器台阶结构的形成方法，其特征在于，包括：
提供一衬底，所述衬底上形成有堆叠结构，所述堆叠结构包括台阶区域；
在所述台阶区域表面形成掩膜层，所述掩膜层至少包括硬度大于有机聚合物层的硬度的第一子掩膜层；
以所述掩膜层为掩膜，对所述堆叠结构的台阶区域进行台阶刻蚀，形成台阶结构，所述台阶刻蚀包括：对所述掩膜层进行横向刻蚀，暴露出下方的台阶区域的部分表面；以所述掩膜层为掩膜刻蚀所述堆叠结构至一个台阶厚度；重复上述步骤，直至在所述台阶区域形成自底部向上的台阶结构。
2.根据权利要求1所述的三维存储器台阶结构的形成方法，其特征在于，所述第一子掩膜层的厚度与所述堆叠结构的厚度正相关。
3.根据权利要求1所述的三维存储器台阶结构的形成方法，其特征在于，采用含氧气体对所述掩膜层进行横向刻蚀。
4.根据权利要求1所述的三维存储器台阶结构的形成方法，其特征在于，所述掩膜层还包括第二子掩膜层，所述第二子掩膜层的硬度小于所述第一子掩膜层的硬度。
5.根据权利要求4所述的三维存储器台阶结构的形成方法，其特征在于，所述第一子掩膜层和第二子掩膜层能被相同的刻蚀气体刻蚀。
6.根据权利要求4所述的三维存储器台阶结构的形成方法，其特征在于，所述第二子掩膜层位于所述堆叠结构表面，所述第一子掩膜层位于所述第二子掩膜层表面。
7.根据权利要求4所述的三维存储器台阶结构的形成方法，其特征在于，所述第一子掩膜层位于所述堆叠结构表面，所述第二子掩膜层位于所述第一子掩膜层表面。
8.根据权利要求7所述的三维存储器台阶结构的形成方法，其特征在于，对所述掩膜层进行横向刻蚀包括：对所述第二子掩膜层进行横向刻蚀，暴露出下方的第一子掩膜层；以所述第二子掩膜层为掩膜，刻蚀所述第一子掩膜层至所述堆叠结构表面。
9.根据权利要求2所述的三维存储器台阶结构的形成方法，其特征在于，所述堆叠结构包括自衬底表面向上，交替堆叠的绝缘层和牺牲层；所述一个台阶厚度至少包括一层绝缘层和一层牺牲层。
10.根据权利要求1所述的三维存储器台阶结构的形成方法，其特征在于，所述第一子掩膜层的材料为无定形碳。
11.根据权利要求4所述的三维存储器台阶结构的形成方法，其特征在于，所述第二子掩膜层为光刻胶层。
12.根据权利要求1所述的三维存储器台阶结构的形成方法，其特征在于，还包括：在形成所述掩膜层之前，对所述台阶区域进行刻蚀，形成台阶分区。
13.根据权利要求1所述的三维存储器台阶结构的形成方法，其特征在于，所述堆叠结构还包括核心区域，所述台阶区域围绕所述核心区域设置；在所述台阶区域和核心区域表面同时形成所述掩膜层。
14.根据权利要求1所述的三维存储器台阶结构的形成方法，其特征在于，所述三维存储器为3D NAND存储器。
CN201811317524.8A 2018-11-07 2018-11-07 三维存储器台阶结构的形成方法 Active CN109411474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811317524.8A CN109411474B (zh) 2018-11-07 2018-11-07 三维存储器台阶结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811317524.8A CN109411474B (zh) 2018-11-07 2018-11-07 三维存储器台阶结构的形成方法

Publications (2)

Publication Number Publication Date
CN109411474A CN109411474A (zh) 2019-03-01
CN109411474B true CN109411474B (zh) 2020-12-11

Family

ID=65472030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811317524.8A Active CN109411474B (zh) 2018-11-07 2018-11-07 三维存储器台阶结构的形成方法

Country Status (1)

Country Link
CN (1) CN109411474B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211051B (zh) * 2020-01-02 2023-01-06 长江存储科技有限责任公司 台阶刻蚀方法、系统、电子设备及计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762115A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 存储器件的形成方法
CN106876403A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN107658224A (zh) * 2017-08-24 2018-02-02 长江存储科技有限责任公司 三维存储器的台阶结构及其形成方法
CN107968094A (zh) * 2017-11-21 2018-04-27 长江存储科技有限责任公司 一种用于3d nand闪存的台阶结构成形工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170492B2 (en) * 2017-04-07 2019-01-01 Macronix International Co., Ltd. Memory device and method for fabricating the same
CN108630691B (zh) * 2018-03-26 2021-03-30 长江存储科技有限责任公司 三维存储器及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762115A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 存储器件的形成方法
CN106876403A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN107658224A (zh) * 2017-08-24 2018-02-02 长江存储科技有限责任公司 三维存储器的台阶结构及其形成方法
CN107968094A (zh) * 2017-11-21 2018-04-27 长江存储科技有限责任公司 一种用于3d nand闪存的台阶结构成形工艺

Also Published As

Publication number Publication date
CN109411474A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
US7211498B2 (en) Method of manufacturing an isolation layer of a flash memory
US9281402B2 (en) Methods of fabricating fin structures
CN104752363B (zh) 快闪存储器的形成方法
US7508048B2 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
US10418370B2 (en) Flash memory having water vapor induced air gaps and fabricating method thereof
CN106941103A (zh) Nand存储器的形成方法
CN105336695A (zh) 半导体器件的形成方法
CN102800679B (zh) 闪存的存储单元的形成方法
CN108538848A (zh) 半导体结构及其形成方法
US7351630B2 (en) Method of manufacturing flash memory device
US6521941B2 (en) Non-volatile memory device and fabrication method thereof
WO2007149515A2 (en) Floating gate memory devices and fabrication
CN109411474B (zh) 三维存储器台阶结构的形成方法
CN109192731B (zh) 三维存储器的制造方法及三维存储器
CN104517890A (zh) 快闪存储器的浅沟槽隔离结构的形成方法
JP2008091915A (ja) フラッシュメモリ素子の製造方法
CN110223983A (zh) 台阶结构的制作方法
CN102263055A (zh) 接触孔的形成方法、半导体结构
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
US20210391183A1 (en) Method for Making Self-Aligned Double Pattern
CN107437547A (zh) 一种半导体器件的制作方法
KR100691946B1 (ko) 플래쉬 메모리 소자의 제조방법
CN105762115B (zh) 存储器件的形成方法
CN115116852A (zh) 一种mosfet器件及其制作方法
CN102201371A (zh) 沟槽的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant