KR102504650B1 - 집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법 - Google Patents

집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR102504650B1
KR102504650B1 KR1020200136919A KR20200136919A KR102504650B1 KR 102504650 B1 KR102504650 B1 KR 102504650B1 KR 1020200136919 A KR1020200136919 A KR 1020200136919A KR 20200136919 A KR20200136919 A KR 20200136919A KR 102504650 B1 KR102504650 B1 KR 102504650B1
Authority
KR
South Korea
Prior art keywords
extending
strings
flash memory
channel layer
string bar
Prior art date
Application number
KR1020200136919A
Other languages
English (en)
Other versions
KR20220052688A (ko
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200136919A priority Critical patent/KR102504650B1/ko
Priority to PCT/KR2021/014067 priority patent/WO2022080842A1/ko
Publication of KR20220052688A publication Critical patent/KR20220052688A/ko
Application granted granted Critical
Publication of KR102504650B1 publication Critical patent/KR102504650B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법이 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 포함한다.

Description

집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법{THREE DIMENSIONAL FLASH MEMORY FOR IMPROVING INTEGRATION AND MANUFACTUREING METHOD THEREOF}
아래의 실시예들은 3차원 플래시 메모리에 관한 것으로, 보다 상세하게는, 집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법에 대한 기술이다.
플래시 메모리 소자는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 그 메모리는, 예를 들어, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다. 이러한, 플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.
구체적으로, 기존의 3차원 플래시 메모리를 나타낸 X-Y 평면도인 도 1 및 도 1의 3차원 플래시 메모리를 나타낸 X-Z 단면도인 도 2를 참조하면, 기존의 3차원 플래시 메모리(100)에서는 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(111) 및 채널층(111)을 감싸도록 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(112)을 포함하는 복수의 스트링들(110)이 평면(X-Y 평면) 상 원 형태를 갖는다.
이와 같은 복수의 스트링들(110)은 원 형태의 수직 홀(Hole)들 내에 전하 저장층(112) 및 채널층(111)이 증착되어 형성되기 때문에, 기존의 3차원 플래시 메모리의 제조 공정에서는 수직 홀들을 각기 형성함에 의한 공정 복잡도가 높은 단점과 수직 홀들을 에칭하는 가스가 안정적으로 주입되지 않아 수직 홀들이 균일하게 형성되지 못하는 문제점이 발생될 수 있다.
또한, 기존의 3차원 플래시 메모리는 수직 홀들의 형성 공정상의 한계로 인해 평면(X-Y) 상 집적도가 떨어지는 단점을 갖는다.
따라서, 평면 상 집적도를 개선하고, 스트링의 균일성을 향상시키는 동시에 스트링 형성 공정의 복잡도를 낮추기 위한 기술이 제안될 필요가 있다.
일 실시예들은 평면 상 집적도를 개선하고, 스트링의 균일성을 향상시키는 동시에 스트링 형성 공정의 복잡도를 낮추고자, 평면 상 바(Bar) 형태를 갖는 스트링 바(Bar)가 분할되어 일괄적으로 형성되는 복수의 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법을 제안한다.
일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 포함한다.
일 측면에 따르면, 상기 복수의 스트링들은, 일정 간격으로 이격된 채 동일 로우(Row) 또는 동일 컬럼(Column) 상에 배치되는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 복수의 스트링들은, 평면 상 바(Bar) 형태를 갖는 스트링 바(Bar)가 분할되어 일괄적으로 형성되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 복수의 스트링들 각각에 대해 상기 전하 저장층이 형성된 양면에 접촉하는 상기 복수의 워드 라인들을 상기 복수의 스트링들 각각의 듀얼 게이트로 사용하는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들, 상기 복수의 희생층들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 희생층들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계; 상기 스트링 바 상에 일정 간격으로 분리 트렌치(Trench)들을 형성하는 단계; 및 상기 분리 트렌치들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계를 포함한다.
일 측면에 따르면, 상기 3차원 플래시 메모리의 제조 방법은, 상기 복수의 희생층들을 제거하고, 상기 복수의 희생층들이 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들을 형성하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 복수의 워드 라인들을 형성하는 단계는, 상기 분리 트렌치들을 통해 상기 복수의 희생층들이 제거된 공간들에 상기 전도성 물질을 채워 넣는 단계; 또는 상기 분리 트렌치들과 별도로 구비된 적어도 하나의 워드 라인 제거 패턴을 통해 상기 복수의 희생층들이 제거된 공간들에 상기 전도성 물질을 채워 넣는 단계 중 어느 하나의 단계를 포함하는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들, 상기 복수의 워드 라인들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계; 상기 스트링 바 상에 일정 간격으로 분리 트렌치(Trench)들을 형성하는 단계; 및 상기 분리 트렌치들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계를 포함한다.
일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들, 상기 복수의 희생층들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 희생층들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계; 상기 복수의 희생층들을 제거하고, 상기 복수의 희생층들이 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들을 형성하는 단계; 상기 스트링 바 상에 일정 간격으로 메탈 마스크들을 배치하는 단계; 상기 메탈 마스크들을 이용하는 포토 레지스트 공정을 통해, 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들을 에칭하는 단계; 및 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들이 에칭된 공간들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계를 포함한다.
일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들, 상기 복수의 워드 라인들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계; 상기 스트링 바 상에 일정 간격으로 메탈 마스크들을 배치하는 단계; 상기 메탈 마스크들을 이용하는 포토 레지스트 공정을 통해, 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들을 에칭하는 단계; 및 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들이 에칭된 공간들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계를 포함한다.
일 실시예들은 평면 상 바(Bar) 형태를 갖는 스트링 바(Bar)가 분할되어 일괄적으로 형성되는 복수의 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법을 제안함으로써, 평면 상 집적도를 개선하고, 스트링의 균일성을 향상시키는 동시에 스트링 형성 공정의 복잡도를 낮출 수 있다.
도 1은 기존의 3차원 플래시 메모리를 나타낸 X-Y 평면도이다.
도 2는 도 1에 도시된 3차원 플래시 메모리를 나타낸 X-Z 단면도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리를 나타낸 X-Y 평면도이다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 5a 내지 5d는 도 4에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.
도 6은 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 7a 내지 7c는 도 6에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.
도 8은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 9a 내지 9e는 도 8에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.
도 10은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 3차원 플래시 메모리를 나타낸 X-Y 평면도에서는 3차원 플래시 메모리가 설명의 편의를 위해 복수의 스트링들의 상부에 위치하는 비트 라인, 복수의 스트링들의 하부에 위치하는 소스 라인 등의 구성요소가 생략된 채 도시 및 설명될 수 있다. 그러나 후술되는 3차원 플래시 메모리는 이에 제한되거나 한정되지 않고 기존의 3차원 플래시 메모리의 구조에 기초하여 추가적인 구성요소를 더 포함할 수 있다.
도 3은 일 실시예에 따른 3차원 플래시 메모리를 나타낸 X-Y 평면도이다.
도 3을 참조하면, 일 실시예에 따른 3차원 플래시 메모리(300)는 복수의 워드 라인들(310) 및 복수의 스트링들(320)을 포함한다.
복수의 워드 라인들(310)은 기판 상 수평 방향(예컨대, X축 방향)으로 연장 형성된 채 순차적으로 적층되며, 각각이 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Cu(구리), Mo(몰리브덴), Ru(루테늄) 또는 Au(금)과 같은 전도성 물질(설명된 금속 물질 이외에도 ALD 형성 가능한 모든 금속 물질이 포함됨)로 형성되어 각각에 대응하는 메모리 셀들로 전압을 인가하여 메모리 동작(판독 동작, 프로그램 동작 및 소거 동작 등)이 수행되도록 할 수 있다. 이러한 복수의 워드 라인들(310)의 사이에는 절연 물질로 형성되는 복수의 절연층들이 개재될 수 있다.
이러한 복수의 워드 라인들(310)의 상단에는 SSL(String Selection Line)(미도시)이 배치될 수 있으며, 하단에는 GSL(Ground Selection Line)(미도시)이 배치될 수 있다.
복수의 스트링들(320)은 복수의 워드 라인들(310)을 관통하여 기판 상 일 방향(예컨대, Z축 방향)으로 연장 형성되는 가운데, 각각이 채널층(321) 및 전하 저장층(322)을 포함함으로써, 복수의 워드 라인들(310)에 대응하는 복수의 메모리 셀들을 구성할 수 있다.
채널층(321)은 복수의 워드 라인들(310), SSL, GSL, 비트 라인을 통해 인가되는 전압에 의해 전하 또는 홀을 전하 저장층(322)으로 전달하는 구성요소로서, 단결정질의 실리콘(Single crystal silicon) 또는 폴리 실리콘(Poly-silicon)으로 형성될 수 있다.
여기서, 채널층(321)은 평면(X-Y 평면) 상 사각 형태(Rectangle type)를 가진 채 복수의 워드 라인들(310)을 관통하도록 일 방향(예컨대, Z축 방향)으로 연장 형성될 수 있다. 이하, 채널층(321)이 내부가 꽉 찬 직육면체의 형상으로 설명되나, 이에 제한되거나 한정되지 않고 그 내부의 속이 빈 튜브형으로 배치될 수 있으며 이 경우 채널층(321)의 내부를 채우는 매립막(미도시)이 더 배치될 수 있다.
또한, 채널층(321)은 GSL에서의 누설 전류를 방지하기 위한 구조를 가질 수 있다. 예를 들어, 채널층(321) 중 복수의 워드 라인들(310)의 하단에 배치되는 GSL에 대응하는 영역은, 채널층(321) 중 GSL에 대응하는 영역에 B(boron)이 더 넣어져 해당 영역의 문턱 전압을 증가시키는 구조를 가질 수 있다.
전하 저장층(322)은 채널층(321)의 연장 형성되는 사면 중 마주보는 양면(321-1, 321-2) 각각의 외부에 접촉하며 일 방향(Z축 방향)으로 연장 형성된 채, 복수의 워드 라인들(310)을 통해 인가되는 전압에 의한 전하 또는 홀을 트랩하거나, 전하들의 상태(예를 들어, 전하들의 분극 상태)를 유지하는 구성요소로서, 3차원 플래시 메모리(300)에서 데이터 저장소의 역할을 할 수 있다. 일례로, 전하 저장층(322)으로는 ONO(Oxide-Nitride-Oxide)층 또는 강유전체층이 사용될 수 있다.
이처럼 채널층(321)이 평면 상 사각 형태를 가지며, 전하 저장층(322)이 채널층(321)의 연장 형성되는 사면 중 마주보는 양면(321-1, 321-2) 각각의 외부에 접촉하며 연장 형성되므로, 채널층(321) 및 전하 저장층(322)이 구성하는 복수의 스트링들(320) 각각은 사각 형태를 가질 수 있다.
특히, 복수의 스트링들(320)은 평면 상 바(Bar) 형태를 갖는 스트링 바(Bar)가 분할되어 일괄적으로 형성됨을 특징으로 한다. 이에 따라, 복수의 스트링들(320)은 사이에 위치하는 절연막들(330)에 의해 서로 이격되며 배치될 수 있다.
복수의 스트링들(320)이 스트링 바가 분할되어 형성됨으로써 스트링 별로 개별적인 공정을 통해 형성되는 기존의 스트링들에 비해 더 밀집해있어 평면 상 집적도가 개선될 수 있으며, 복수의 스트링들(320)이 각기 다른 공정을 통해 형성되는 것이 아닌 스트링 바가 분할되어 일괄적으로 형성됨으로써 기존의 스트링 형성 공정에 비해 공정 복잡도가 낮아지며 스트링의 균일성이 향상될 수 있다. 이에 대한 상세한 설명은 아래의 도 4 내지 10을 참조하여 기재하기로 한다.
또한, 복수의 스트링들(320)은 일정 간격으로 이격된 채 동일 로우(Row) 또는 동일 컬럼(Column) 상에 배치되는 것을 특징으로 한다. 예를 들어, 복수의 스트링들(320)은 전하 저장층(322)이 배치되는 위치를 기준으로 동일 로우 또는 동일 컬럼으로 그룹핑될 수 있다. 보다 구체적인 예를 들면, 복수의 스트링들(320)은 채널층(321)의 연장 형성되는 사면 중 전하 저장층(322)이 배치되지 않는 마주보는 양면의 방향으로 그룹핑될 수 있으며, 도면과 같이 제1 로우에 위치하는 그룹 A 및 제2 로우에 위치하는 그룹 B로 그룹핑될 수 있다.
이 때, 복수의 스트링들(320)이 그룹핑된 그룹들은, 그룹 별로 일괄적으로 형성될 수 있다. 일례로, 그룹 A에 포함되는 스트링들이 일괄적으로 동시에 형성된 이후, 그룹 B에 포함되는 스트링들이 일괄적으로 동시에 형성될 수 있다. 그러나 이에 제한되거나 한정되지 않고 복수의 스트링들(320)은 그룹과 무관하게 일괄적으로 동시에 형성될 수도 있다.
이외 같은 구조의 3차원 플래시 메모리(300)는 복수의 스트링들(320) 각각에 대해 전하 저장층(322)이 형성된 양면에 접촉하는 복수의 워드 라인들(310)을 복수의 스트링들(320) 각각의 듀얼 게이트로 사용할 수 있다. 따라서, 메모리 동작에서 듀얼 게이트가 활용될 수 있어, 동작 효율 및 속도가 향상될 수 있다.
이하, 설명되는 3차원 플래시 메모리의 제조 방법은, 도 3에 도시된 3차원 플래시 메모리(300)를 제조하기 위한 방법으로서 자동화 및 기계화된 시스템에 의해 수행됨을 전제로 한다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 5a 내지 5d는 도 4에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.
도 4, 5a 내지 5d를 참조하면, 단계(S410)에서 제조 시스템은, 도 5a와 같이 반도체 구조체(510)를 준비할 수 있다. 여기서 반도체 구조체(510)는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들(511), 복수의 희생층들(511) 사이에 교번하며 적층되는 복수의 절연층들 및 복수의 희생층들(511)을 관통하여 기판 상 일 방향(예컨대, Z축 방향)으로 연장 형성되는 스트링 바(Bar)(512)를 포함할 수 있다. 또한, 스트링 바(512)는 평면(X-Y 평면) 상 바 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(513) 및 채널층(513)의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면(513-1, 513-2) 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(514)을 포함할 수 있다.
이어서, 단계(S420)에서 제조 시스템은, 도 5b와 같이 스트링 바(512) 상에 일정 간격으로 분리 트렌치들(520)을 형성할 수 있다.
그 다음, 단계(S430)에서 제조 시스템은, 도 5c와 같이 분리 트렌치들(520)에 절연막(521)을 채워 넣어 스트링 바(512)가 분할된 복수의 스트링들(530)을 일괄적으로 생성할 수 있다. 이에, 복수의 스트링들(530) 각각은, 평면(X-Y 평면) 상 사각 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(531) 및 채널층(531)의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(532)을 포함하게 될 수 있으며, 절연막(521)에 의해 서로 이격되며 배치될 수 있다.
그 후, 단계(S440)에서 제조 시스템은, 도 5d와 같이 복수의 희생층들(511)을 제거하고, 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들(515)을 형성할 수 있다.
이 때, 단계(S440)에서 제조 시스템은, 분리 트렌치들(520)과 별도로 구비된 적어도 하나의 워드 라인 제거 패턴(미도시)을 통해 복수의 희생층들(511)이 제거된 공간들에 전도성 물질을 채워 넣을 수 있다. 그러나 이에 제한되거나 한정되지 않고 복수의 희생층들(511)이 제거되는 것과 전도성 물질이 채워 넣어지는 것은 분리 트렌치들(520)을 통해 수행될 수도 있다. 이러한 경우, 단계(S440)는 단계(S420) 및 단계(S430) 사이에 수행될 수 있다.
이처럼 일 실시예에 따른 제조 방법에서는, 복수의 스트링들(530)이 스트링 바(512)가 분할되어 일괄적으로 형성되기 때문에, 스트링 형성 공정의 복잡도가 낮아지며 스트링의 균일성이 향상될 수 있다. 또한, 일 실시예에 따른 제조 방법을 통해 형성되는 복수의 스트링들(530)은 스트링 별로 개별적인 공정을 통해 형성되는 기존의 스트링들과 비교하여 상대적으로 밀집해있기 때문에, 평면 상 집적도가 향상될 수 있다.
이상, 3차원 플래시 메모리의 제조 방법이 복수의 희생층들(511)을 활용하는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 복수의 희생층들(511)을 활용하지 않는 것으로도 수행될 수 있다. 이에 대한 상세한 설명은 아래의 도 6 내지 7c를 참조하여 기재하기로 한다.
도 6은 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 7a 내지 7c는 도 6에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.
도 6, 7a 내지 7c를 참조하면, 단계(S610)에서 제조 시스템은, 도 7a와 같이 반도체 구조체(710)를 준비할 수 있다. 여기서 반도체 구조체(710)는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들(711), 복수의 워드 라인들(711) 사이에 교번하며 적층되는 복수의 절연층들 및 복수의 워드 라인들(711)을 관통하여 기판 상 일 방향(예컨대, Z축 방향)으로 연장 형성되는 스트링 바(Bar)(712)를 포함할 수 있다. 또한, 스트링 바(712)는 평면(X-Y 평면) 상 바 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(713) 및 채널층(713)의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면(713-1, 713-2) 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(714)을 포함할 수 있다.
이어서, 단계(S620)에서 제조 시스템은, 도 7b와 같이 스트링 바(712) 상에 일정 간격으로 분리 트렌치들(720)을 형성할 수 있다.
그 후, 단계(S630)에서 제조 시스템은, 도 7c와 같이 분리 트렌치들(720)에 절연막(721)을 채워 넣어 스트링 바(712)가 분할된 복수의 스트링들(730)을 일괄적으로 생성할 수 있다. 이에, 복수의 스트링들(730) 각각은, 평면(X-Y 평면) 상 사각 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(731) 및 채널층(731)의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(732)을 포함하게 될 수 있으며, 절연막(721)에 의해 서로 이격되며 배치될 수 있다.
이처럼 다른 일 실시예에 따른 제조 방법에서도, 복수의 스트링들(730)이 스트링 바(712)가 분할되어 일괄적으로 형성되기 때문에, 스트링 형성 공정의 복잡도가 낮아지며 스트링의 균일성이 향상될 수 있다. 또한, 다른 일 실시예에 따른 제조 방법을 통해 형성되는 복수의 스트링들(730) 역시 스트링 별로 개별적인 공정을 통해 형성되는 기존의 스트링들과 비교하여 상대적으로 밀집해있기 때문에, 평면 상 집적도가 향상될 수 있다.
이상, 3차원 플래시 메모리의 제조 방법이 복수의 분리 트렌치들(720)의 에칭 공정을 활용하는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 메탈 마스크들에 기반한 포토 레지스트 공정을 활용할 수도 있다. 이에 대한 상세한 설명은 아래에서 기재하기로 한다.
도 8은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 9a 내지 9e는 도 8에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.
도 8, 9a 내지 9e를 참조하면, 단계(S810)에서 제조 시스템은, 도 9a와 같이 반도체 구조체(910)를 준비할 수 있다. 여기서 반도체 구조체(910)는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들(911), 복수의 희생층들(911) 사이에 교번하며 적층되는 복수의 절연층들 및 복수의 희생층들(911)을 관통하여 기판 상 일 방향(예컨대, Z축 방향)으로 연장 형성되는 스트링 바(Bar)(912)를 포함할 수 있다. 또한, 스트링 바(912)는 평면(X-Y 평면) 상 바 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(913) 및 채널층(913)의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면(913-1, 913-2) 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(914)을 포함할 수 있다.
이어서, 단계(S820)에서 제조 시스템은, 도 9b와 같이 복수의 희생층들(911)을 제거하고, 복수의 희생층들(911)이 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들(915)을 형성할 수 있다.
이 때, 단계(S820)에서 제조 시스템은, 적어도 하나의 워드 라인 제거 패턴(미도시)을 통해 복수의 희생층들(911)이 제거된 공간들에 전도성 물질을 채워 넣을 수 있다.
그 다음, 단계(S830)에서 제조 시스템은, 도 9c와 같이 스트링 바(912) 상에 일정 간격으로 메탈 마스크들(920)을 배치할 수 있다.
그 다음, 단계(S840)에서 제조 시스템은, 도 9d와 같이 메탈 마스크들(920)을 이용하는 포토 레지스트 공정을 통해, 스트링 바(912)에서 메탈 마스크들(920)에 의해 가려지지 않은 부분들을 에칭할 수 있다. 이 때, 포로 레지스트 공정은, 전도성 물질을 제외한 다른 물질을 제거하는 공정일 수 있다.
그 후, 단계(S850)에서 제조 시스템은, 도 9e와 같이 스트링 바(912)에서 메탈 마스크(920)에 의해 가려지지 않은 부분들이 에칭된 공간들(921)에 절연막(922)을 채워 넣어 스트링 바(912)가 분할된 복수의 스트링들(930)을 일괄적으로 생성할 수 있다. 이에, 복수의 스트링들(930) 각각은, 평면(X-Y 평면) 상 사각 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(931) 및 채널층(931)의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(932)을 포함하게 될 수 있으며, 절연막(922)에 의해 서로 이격되며 배치될 수 있다.
이처럼 또 다른 일 실시예에 따른 제조 방법에서도, 복수의 스트링들(930)이 스트링 바(912)가 분할되어 일괄적으로 형성되기 때문에, 스트링 형성 공정의 복잡도가 낮아지며 스트링의 균일성이 향상될 수 있다. 또한, 또 다른 일 실시예에 따른 제조 방법을 통해 형성되는 복수의 스트링들(930) 역시 스트링 별로 개별적인 공정을 통해 형성되는 기존의 스트링들과 비교하여 상대적으로 밀집해있기 때문에, 평면 상 집적도가 향상될 수 있다.
이상, 3차원 플래시 메모리의 제조 방법이 복수의 희생층들(911)을 활용하는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 복수의 희생층들(911)을 활용하지 않는 것으로도 수행될 수 있다. 이에 대한 상세한 설명은 아래의 도 10을 참조하여 기재하기로 한다.
도 10은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다. 이하 설명되는 제조 방법은 도 8, 9a 내지 9e를 참조하여 설명된 제조 방법의 일부 단계들을 그대로 포함하는 바, 도 9b 내지 9e를 참조하여 설명하기로 한다.
도 10을 참조하면, 단계(S1010)에서 제조 시스템은, 도 9b와 같이 반도체 구조체(910)를 준비할 수 있다. 여기서 반도체 구조체(910)는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들(915), 복수의 워드 라인들(915) 사이에 교번하며 적층되는 복수의 절연층들 및 복수의 워드 라인들(915)을 관통하여 기판 상 일 방향(예컨대, Z축 방향)으로 연장 형성되는 스트링 바(Bar)(912)를 포함할 수 있다. 또한, 스트링 바(912)는 평면(X-Y 평면) 상 바 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(913) 및 채널층(913)의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면(913-1, 913-2) 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(914)을 포함할 수 있다.
이어서, 단계(S1020)에서 제조 시스템은, 도 9c와 같이 스트링 바(912) 상에 일정 간격으로 메탈 마스크들(920)을 배치할 수 있다.
그 다음, 단계(S1030)에서 제조 시스템은, 도 9d와 같이 메탈 마스크들(920)을 이용하는 포토 레지스트 공정을 통해, 스트링 바(912)에서 메탈 마스크들(920)에 의해 가려지지 않은 부분들을 에칭할 수 있다.
그 후, 단계(S1040)에서 제조 시스템은, 스트링 바(912)에서 메탈 마스크(920)에 의해 가려지지 않은 부분들이 에칭된 공간들(921)에 절연막(922)을 채워 넣어 스트링 바(912)가 분할된 복수의 스트링들(930)을 일괄적으로 생성할 수 있다. 이에, 복수의 스트링들(930) 각각은, 평면(X-Y 평면) 상 사각 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(931) 및 채널층(931)의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(932)을 포함하게 될 수 있으며, 절연막(922)에 의해 서로 이격되며 배치될 수 있다.
이처럼 또 다른 일 실시예에 따른 제조 방법에서도, 복수의 스트링들(930)이 스트링 바(912)가 분할되어 일괄적으로 형성되기 때문에, 스트링 형성 공정의 복잡도가 낮아지며 스트링의 균일성이 향상될 수 있다. 또한, 또 다른 일 실시예에 따른 제조 방법을 통해 형성되는 복수의 스트링들(930) 역시 스트링 별로 개별적인 공정을 통해 형성되는 기존의 스트링들과 비교하여 상대적으로 밀집해있기 때문에, 평면 상 집적도가 향상될 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (10)

  1. 3차원 플래시 메모리에 있어서,
    기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및
    상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-
    을 포함하고,
    상기 3차원 플래시 메모리는,
    상기 복수의 스트링들 각각에 대해 상기 전하 저장층이 형성된 양면에 접촉하는 상기 복수의 워드 라인들을 상기 복수의 스트링들 각각의 듀얼 게이트로 사용하는 것을 특징으로 하는 3차원 플래시 메모리.
  2. 제1항에 있어서,
    상기 복수의 스트링들은,
    일정 간격으로 이격된 채 동일 로우(Row) 또는 동일 컬럼(Column) 상에 배치되는 것을 특징으로 하는 3차원 플래시 메모리.
  3. 제2항에 있어서,
    상기 복수의 스트링들은,
    평면 상 바(Bar) 형태를 갖는 스트링 바(Bar)가 분할되어 일괄적으로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  4. 삭제
  5. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들, 상기 복수의 희생층들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 희생층들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계;
    상기 스트링 바 상에 일정 간격으로 분리 트렌치(Trench)들을 형성하는 단계; 및
    상기 분리 트렌치들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  6. 제5항에 있어서,
    상기 복수의 희생층들을 제거하고, 상기 복수의 희생층들이 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  7. 제6항에 있어서,
    상기 복수의 워드 라인들을 형성하는 단계는,
    상기 분리 트렌치들을 통해 상기 복수의 희생층들이 제거된 공간들에 상기 전도성 물질을 채워 넣는 단계; 또는
    상기 분리 트렌치들과 별도로 구비된 적어도 하나의 워드 라인 제거 패턴을 통해 상기 복수의 희생층들이 제거된 공간들에 상기 전도성 물질을 채워 넣는 단계
    중 어느 하나의 단계를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  8. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들, 상기 복수의 워드 라인들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계;
    상기 스트링 바 상에 일정 간격으로 분리 트렌치(Trench)들을 형성하는 단계; 및
    상기 분리 트렌치들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  9. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들, 상기 복수의 희생층들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 희생층들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계;
    상기 복수의 희생층들을 제거하고, 상기 복수의 희생층들이 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들을 형성하는 단계;
    상기 스트링 바 상에 일정 간격으로 메탈 마스크들을 배치하는 단계;
    상기 메탈 마스크들을 이용하는 포토 레지스트 공정을 통해, 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들을 에칭하는 단계; 및
    상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들이 에칭된 공간들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  10. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들, 상기 복수의 워드 라인들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계;
    상기 스트링 바 상에 일정 간격으로 메탈 마스크들을 배치하는 단계;
    상기 메탈 마스크들을 이용하는 포토 레지스트 공정을 통해, 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들을 에칭하는 단계; 및
    상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들이 에칭된 공간들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
KR1020200136919A 2020-10-13 2020-10-21 집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법 KR102504650B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200136919A KR102504650B1 (ko) 2020-10-21 2020-10-21 집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법
PCT/KR2021/014067 WO2022080842A1 (ko) 2020-10-13 2021-10-13 3차원 플래시 메모리, 그 제조 방법 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200136919A KR102504650B1 (ko) 2020-10-21 2020-10-21 집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220052688A KR20220052688A (ko) 2022-04-28
KR102504650B1 true KR102504650B1 (ko) 2023-02-28

Family

ID=81446842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200136919A KR102504650B1 (ko) 2020-10-13 2020-10-21 집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102504650B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150340369A1 (en) 2014-05-21 2015-11-26 Macronix International Co., Ltd. 3d independent double gate flash memory
US20170125428A1 (en) 2015-11-02 2017-05-04 Kohji Kanamori Semiconductor devices and methods of fabricating the same
WO2018144538A1 (en) 2017-02-01 2018-08-09 Micron Technology, Inc. Nand memory arrays, and methods of forming nand memory arrays

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101200488B1 (ko) * 2008-12-24 2012-11-12 에스케이하이닉스 주식회사 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
US9985049B1 (en) * 2017-04-28 2018-05-29 Micron Technology, Inc. Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays
KR101933307B1 (ko) * 2017-05-17 2019-03-15 연세대학교 산학협력단 3 차원 비휘발성 메모리 소자 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150340369A1 (en) 2014-05-21 2015-11-26 Macronix International Co., Ltd. 3d independent double gate flash memory
US20170125428A1 (en) 2015-11-02 2017-05-04 Kohji Kanamori Semiconductor devices and methods of fabricating the same
WO2018144538A1 (en) 2017-02-01 2018-08-09 Micron Technology, Inc. Nand memory arrays, and methods of forming nand memory arrays

Also Published As

Publication number Publication date
KR20220052688A (ko) 2022-04-28

Similar Documents

Publication Publication Date Title
JP7566944B2 (ja) メモリデバイスおよびその形成方法
KR102622292B1 (ko) 메모리 어레이 및 메모리 어레이 형성에 사용되는 방법
TWI778334B (zh) 三維記憶體裝置及其形成方法
CN113206101B (zh) 3d存储器件及其制造方法
CN110649033B (zh) 3d存储器件及其制造方法
JP2008034825A (ja) 不揮発性メモリ素子、その動作方法及びその製造方法
CN109585454B (zh) 3d存储器件及其制造方法
JP2019161042A (ja) 半導体装置
TWI706548B (zh) 記憶體裝置及其製造方法
JP2021536136A (ja) 新規な３ｄ ｎａｎｄメモリデバイス及びその形成方法
US12082417B2 (en) 3-dimensional flash memory having air gap, and method for manufacturing same
CN109037226B (zh) 3d存储器件及其制造方法
TW201603229A (zh) 接觸結構及形成方法以及應用其之回路
CN110808254B (zh) 3d存储器件及其制造方法
US20200286914A1 (en) Three-dimensional flash memory and manufacturing method therefor
CN109686740B (zh) 3d存储器件及其制造方法
CN110676257A (zh) 3d存储器件及其制造方法
CN110828469A (zh) 3d存储器件及其制造方法
CN111540747B (zh) 3d存储器件的制造方法
CN110808252B (zh) 3d存储器件及其制造方法
CN109273452B (zh) 3d存储器件及其制造方法
CN109545793B (zh) 3d存储器件及其制造方法
KR102578436B1 (ko) Igzo 채널층의 컨택트 저항을 개선하는 3차원 플래시 메모리
US7154138B2 (en) Transistor-arrangement, method for operating a transistor arrangement as a data storage element and method for producing a transistor-arrangement
CN109148453B (zh) 制造半导体器件的方法与3d存储器件

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant