CN112768461B - 三维存储器件及其制造方法 - Google Patents

三维存储器件及其制造方法 Download PDF

Info

Publication number
CN112768461B
CN112768461B CN202110086011.6A CN202110086011A CN112768461B CN 112768461 B CN112768461 B CN 112768461B CN 202110086011 A CN202110086011 A CN 202110086011A CN 112768461 B CN112768461 B CN 112768461B
Authority
CN
China
Prior art keywords
layer
vertical direction
memory device
gate material
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110086011.6A
Other languages
English (en)
Other versions
CN112768461A (zh
Inventor
王启光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110086011.6A priority Critical patent/CN112768461B/zh
Publication of CN112768461A publication Critical patent/CN112768461A/zh
Application granted granted Critical
Publication of CN112768461B publication Critical patent/CN112768461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种三维(3D)存储器件及其制造方法。所述3D存储器件包括衬底、绝缘层、栅极材料层和垂直结构。所述绝缘层和所述栅极材料层设置在所述衬底上并且在垂直方向上交替堆叠。所述垂直结构沿所述垂直方向穿过所述栅极材料层。所述垂直结构包括半导体层和捕获层。所述半导体层沿所述垂直方向延长。所述捕获层在水平方向上围绕所述半导体层。所述捕获层包括在所述垂直方向上对齐并且相互隔开的捕获区段。可以通过相互隔开的所述捕获区段改善所述3D存储器件的电气性能。

Description

三维存储器件及其制造方法
本申请是申请号为201980002225.1、申请日为2019年9月20日、发明名称为“三维存储器件及其制造方法”的中国发明专利申请的分案申请。
技术领域
本公开涉及一种存储器件及其制造方法，更具体而言，涉及一种三维(3D)存储器件及其制造方法。
背景技术
通过改进工艺技术、电路设计、程序设计算法和制作工艺使平面存储单元缩小到了更小的尺寸。但是，随着存储单元的特征尺寸接近下限，平面加工和制作技术变得更加困难，而且成本更加高昂。结果，平面存储单元的存储密度接近上限。
三维(3D)存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列以及用于控制往返于存储阵列的信号的外围器件。在常规3D存储架构当中，存储串形成于穿过半导体衬底上的多层堆叠结构的沟道孔中。外延结构形成于每一沟道孔的底部，从而对存储串的沟道层和半导体衬底进行电连接。然而，随着堆叠结构中的层的数量的增大以及堆叠结构中的每一层变得更薄以实现更高存储密度，一些问题变得严重，而且影响了3D存储器件的电气性能和制造成品率。因此，必须对3D存储器件的结构和/或制造工艺做出修改，以提高3D存储器件的电气性能和/或制造成品率。
发明内容
在本公开中提供了一种三维(3D)存储器件及其制造方法。捕获层包括在垂直方向上对齐并且相互隔开的多个捕获区段，以改善3D存储器件的电气性能。
根据本公开的实施例，提供了一种3D存储器件。所述3D存储器件包括衬底、绝缘层、栅极材料层和垂直结构。所述绝缘层和所述栅极材料层设置在所述衬底上并且在垂直方向上交替堆叠。所述垂直结构沿所述垂直方向穿过所述栅极材料层。所述垂直结构包括半导体层和捕获层。所述半导体层沿所述垂直方向延长。所述捕获层在水平方向上围绕所述半导体层。所述捕获层包括在所述垂直方向上对齐并且相互隔开的捕获区段。
在一些实施例中，所述捕获区段之一在所述水平方向上位于所述半导体层和所述栅极材料层之一之间。
在一些实施例中，所述绝缘层之一部分地位于所述捕获区段中的在所述垂直方向上彼此相邻的两个捕获区段之间。
在一些实施例中，所述捕获区段的每者在垂直方向上的长度小于所述栅极材料层的每者在所述垂直方向上的长度。
在一些实施例中，所述3D存储器件进一步包括设置在所述绝缘层中的至少一个绝缘层当中的气隙，并且所述气隙位于所述栅极材料层中的在所述垂直方向上彼此相邻的两个栅极材料层之间。
在一些实施例中，所述垂直结构进一步包括在所述水平方向上围绕所述捕获层和所述半导体层的阻挡层，并且所述阻挡层包括在所述垂直方向上对齐并且相互隔开的阻挡区段。
在一些实施例中，所述阻挡区段之一在所述水平方向上设置在所述捕获区段之一和所述栅极材料层之一之间。
在一些实施例中，所述垂直方向与所述水平方向正交。
根据本公开的实施例，提供了一种3D存储器件的制造方法。所述制造方法包括下述步骤。在衬底上形成交替的牺牲堆叠体。所述交替的牺牲堆叠体包括在垂直方向上交替堆叠的第一牺牲层和第二牺牲层。形成沿所述垂直方向穿过所述交替的牺牲堆叠体的垂直结构。所述垂直结构包括半导体层和捕获层。所述半导体层沿垂直方向延长。所述捕获层在水平方向上围绕所述半导体层。去除所述第一牺牲层，从而露出所述垂直结构的部分。在去除所述第一牺牲层之后执行第一蚀刻工艺。通过所述第一蚀刻工艺对所述捕获层进行蚀刻，使之包括在所述垂直方向上对齐并且相互隔开的捕获区段。
在一些实施例中，所述垂直结构进一步包括在所述水平方向上围绕所述捕获层和所述半导体层的阻挡层，并且所述3D存储器件的制造方法进一步包括在去除所述第一牺牲层之后并且在所述第一蚀刻工艺之前执行第二蚀刻工艺。通过所述第二蚀刻工艺对所述阻挡层进行蚀刻，从而露出所述捕获层的部分。
在一些实施例中，所述3D存储器件的制造方法还包括在所述第二牺牲层之间形成绝缘层。所述绝缘层和所述第二牺牲层在所述垂直方向上交替堆叠。
在一些实施例中，在所述绝缘层的至少其中之一中形成气隙。
在一些实施例中，所述绝缘层之一部分地位于所述捕获区段中的在所述垂直方向上彼此相邻的两个捕获区段之间。
在一些实施例中，所述3D存储器件的制造方法进一步包括在形成所述绝缘层的步骤之后利用栅极材料层替代所述第二牺牲层。
在一些实施例中，在所述绝缘层的至少一个绝缘层中形成气隙，并且所述气隙位于所述栅极材料层中的在所述垂直方向上彼此相邻的两个栅极材料层之间。
在一些实施例中，所述捕获区段之一在所述水平方向上位于所述半导体层和所述栅极材料层之一之间。
在一些实施例中，所述捕获区段的每者在所述垂直方向上的长度小于所述栅极材料层的每者在所述垂直方向上的长度。
在一些实施例中，所述垂直结构还包括设置在所述衬底和所述捕获层之间的外延层，并且在去除所述第二牺牲层之后并且在形成所述栅极材料层之前，所述外延层的部分被氧化成氧化物区。
在一些实施例中，所述氧化物区在所述水平方向上位于所述外延层和所述栅极材料层之一之间。
在一些实施例中，所述垂直方向与所述水平方向正交。
本领域技术人员根据所述描述、权利要求和本公开的附图能够理解本公开的其他方面。
对于本领域技术人员而言，在阅读了下文对通过各幅附图例示的优选实施例的详细描述之后，本发明的这些和其他目的无疑将变得显而易见。
附图说明
被并入本文并形成说明书的部分的附图例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。
图1是示出了根据本公开的实施例的三维(3D)存储器件的示意图。
图2是示出了图1所示的3D存储器件的部分的示意图。
图3是根据本公开的实施例的3D存储器件的制造方法的流程图。
图4-图15是示出了根据本公开的实施例的3D存储器件的制造方法的示意图，其中，图5是继图4之后的步骤当中的示意图，图6是继图5之后的步骤当中的示意图，图7是继图6之后的步骤当中的示意图，图8是继图7之后的步骤当中的示意图，图9是继图8之后的步骤当中的示意图，图10是继图9之后的步骤当中的示意图，图11是继图10之后的步骤当中的示意图，图12是继图11之后的步骤当中的示意图，图13是继图12之后的步骤当中的示意图，图14是继图13之后的步骤当中的示意图，并且图15是继图14之后的步骤当中的示意图。
具体实施方式
尽管讨论了具体配置和布置，但是应当理解所述讨论只是为了达到举例说明的目的。本领域技术人员将认识到可以使用其他配置和布置而不脱离本公开的实质和范围。本领域技术人员显然将认识到也可以将本公开用到各种各样的其他应用当中。
应当指出，在说明书中提到“一个实施例”、“实施例”、“一些实施例”等表示所述的实施例可以包括特定的特征、结构或特性，但未必每个实施例都必须包括该特定特征、结构或特性。此外，这样的短语未必是指同一实施例。此外，在结合实施例描述特定特征、结构或特性时，结合明确或未明确描述的其他实施例实现这样的特征、结构或特性处于本领域技术人员的知识范围之内。
一般而言，应当至少部分地由语境下的使用来理解术语。例如，至少部分地根据语境，文中采用的术语“一个或多个”可以用于从单数的意义上描述任何特征、结构或特点，或者可以用于从复数的意义上描述特征、结构或特点的组合。类似地，还可以将术语“一”、“一个”或“该”理解为传达单数用法或者传达复数用法，其至少部分地取决于语境。此外，可以将术语“基于”理解为未必意在传达排他的一组因素，相反可以允许存在其他的未必明确表述的因素，其还是至少部分地取决于语境。
应当理解，尽管第一、第二等术语可在本文中用于描述各种元件、部件、区域、层和/或区段，但这些元件、部件、区域、层和/或区段不应受到这些术语的限制。这些术语只是用来将一个元件、部件、区域、层和/或区段与另一个区分开。因而，下文讨论的第一元件、部件、区域、层或区段可以被称为第二元件、部件、区域、层或区段而不脱离本公开的教导。
应当容易地理解，应当按照最宽的方式解释本公开中的“在……上”、“在……上方”和“在……之上”，使得“在……上”不仅意味着直接处于某物上，还包含在某物上且其间具有中间特征或层的含义，“在……上方”或者“在……之上”不仅包含在某物上方或之上的含义，还包含在某物上方或之上且其间没有中间特征或层的含义(即，直接处于某物上)。
此外，文中为了便于说明可以采用空间相对术语，例如，“下面”、“之下”、“下方”、“之上”、“上方”等，以描述一个元件或特征与其他元件或特征的如图所示的关系。空间相对术语意在包含除了附图所示的取向之外的处于使用或操作中的装置的不同取向。所述设备可以具有其他取向(旋转90度或者处于其他取向上)，并照样相应地解释文中采用的空间相对描述词。
在下文中使用术语“形成”或术语“设置”描述将一层材料施加至对象的行为。这样的术语意在描述任何可能的层形成技术，其包括但不限于热生长、溅射、蒸镀、化学气相沉积、外延生长、电镀等。
请参考图1和图2。图1是示出了根据本公开的实施例的三维(3D)存储器件的示意图，并且图2是示出了图1所示的3D存储器件的部分的示意图。如图1和图2所示，在这一实施例中提供了3D存储器件100。3D存储器件100包括衬底10、多个绝缘层38A、多个栅极材料层50G和垂直结构VS。绝缘层38A和栅极材料层50G设置在衬底10上并且在垂直方向D1上交替堆叠。在一些实施例中，第一方向D1可以被视为衬底10的厚度方向，并且垂直方向D1可以与衬底10的顶表面正交，但不限于此。垂直结构VS沿垂直方向D1穿过栅极材料层50G。垂直结构VS包括半导体层28和捕获层24。半导体层28沿垂直方向D1延长。捕获层24在水平方向D2上围绕半导体层28。垂直方向D1可以与水平方向D2正交，并且水平方向D2可以平行于衬底10的顶表面，但不限于此。捕获层24包括多个捕获区段，例如多个第一捕获区段24A和第二捕获区段24B。第一捕获区段24A可以在垂直方向D1上设置在第二捕获区段24B之上，并且第一捕获区段24A可以在垂直方向D1上对准并且相互隔开。
在一些实施例中，垂直结构VS可以进一步包括外延层20、阻挡层22、隧穿层26、填充层30和导电结构34。阻挡层22可以在水平方向D2上围绕捕获层24、隧穿层26、半导体层28和填充层30。隧穿层26可以设置在半导体层28和捕获层24之间，并且填充层30可以在水平方向D2上被半导体层28、隧穿层26、捕获层24和阻挡层22围绕。在一些实施例中，垂直结构VS可以被视作在垂直方向D1上穿过交替的电介质/栅极材料堆叠体ST2的NAND串，但不限于此。在一些实施例中，垂直结构VS可以具有在垂直方向D1上伸长的圆柱形状，并且半导体层28、隧穿层26、捕获层24和阻挡层22可以从圆柱中心沿径向朝圆柱外表面按照这一顺序布置。
在一些实施例中，阻挡层22的底部、捕获层24的底部和隧道层26的底部可以在垂直方向D1上堆叠并且设置在外延层20上。因此，外延层20可以在垂直方向D1上设置在阻挡层22和衬底10之间。在一些实施例中，开口可以沿垂直方向D1穿过阻挡层22的底部、捕获层24的底部和隧穿层26的底部，并且露出外延层20的部分，半导体层28可以部分地设置在这一开口内，以便接触外延层20并与之直接电连接，但不限于此。在一些实施例中，外延层20可以被视为NAND存储结构中的底部选择栅(BSG)晶体管的沟道结构，并且半导体层28可以通过外延层20电连接至衬底10中的掺杂阱(未示出)，但不限于此。在一些实施例中，可以将一个或多个气隙(例如，图1所示的第一气隙32)设置到填充层30中，并且导电结构34可以被设置到填充层30上方并且与半导体层28直接连接，但不限于此。
在一些实施例中，交替的电介质/栅极材料堆叠体ST2中的栅极材料层50G的至少一些可以用作存储单元中的栅极结构，并且该存储单元可以包括在水平方向D2上受到栅极材料层50G围绕的阻挡层22的部分、捕获层24的部分、隧穿层26的部分和半导体层28的部分。换言之，3D存储器件100可以包括在垂直方向D1上堆叠的多个存储单元。在一些实施例中，栅极材料层50G可以是单层导电材料或者多层不同材料。例如，栅极材料层50G的每者可以包括栅极电介质层52、势垒层54和金属层56，但不限于此。在栅极材料层50G的每者当中，栅极电介质层52可以在水平方向D2上部分地设置在金属层56和阻挡层22之间，并且在垂直方向D1上部分地设置在金属层56和绝缘层38A之间，并且势垒层54可以设置在栅极电介质层52和金属层56之间。
如图1和图2所示，第一捕获区段24A之一可以在水平方向D2上位于半导体层28与栅极材料层50G之一之间。第一捕获区段24A中的每者的所处位置可以在水平方向D2上对应于栅极材料层50G中的一个，而且所处位置对应于不同的栅极材料层50G的第一捕获区段24A相互隔开，以降低相邻存储单元之间的干扰，例如所处位置对应于在垂直方向D1上布置的多个存储单元的连续捕获层中的横向电荷展开以及/或者在水平方向D2上位于绝缘层38A和半导体层28之间的捕获层中捕获的电荷产生的耦合效应。换言之，被设置为相互隔开的第一捕获区段24A可以分别属于不同存储单元，以改善3D存储器件100的电气性能(例如电荷捕获和/或电荷保持能力)，因为可以相应地避免在水平方向D2上位于绝缘层38A和半导体层28之间的捕获层中捕获的电荷和/或连续捕获层中的电荷的横向展开。
在一些实施方案中，阻挡层22可以包括多个第一阻挡区段22A和第二阻挡区段22B。第一阻挡区段22A可以在垂直方向D1上设置在第二阻挡区段22B上方，并且第一阻挡区段22A可以在垂直方向D1上对准并且相互隔开。在一些实施例中，第一阻挡区段22A中的每者可以在水平方向D2上位于第一捕获区段24A之一和栅极材料层50G之一之间，并且被设置为相互隔开的第一阻挡区段22A可以分别属于不同存储单元。在一些实施例中，绝缘层38A之一可以部分地位于第一捕获区段24A中的在垂直方向D1上彼此相邻的两个第一捕获区段24A之间。换言之，第一捕获区段24A中的在垂直方向D1上彼此相邻的两个第一捕获区段24A可以通过绝缘层38A隔开。此外，在一些实施例中，3D存储器件100可以进一步包括设置在绝缘层38A的至少其中之一中的第二气隙40。在一些实施例中，第二气隙40可以位于栅极材料层50G中的在垂直方向D1上彼此相邻的两个栅极材料层50G之间，以降低栅极材料层50G之间的电容，并且改善栅极材料层50G之间的RC延迟问题。在一些实施例中，第二气隙40可以部分地位于第一阻挡区段22A中的在垂直方向D1上彼此相邻设置的两个第一阻挡区段22A之间和/或部分地位于第一捕获区段24A中的在垂直方向D1上彼此相邻设置的两个第一捕获区段24A之间，从而进一步降低相邻存储单元之间的干扰问题，但不限于此。在一些实施例中，第一捕获区段24A中的每者在垂直方向D1上的长度L1可以小于栅极材料层50G中的每者在垂直方向D1上的长度L3，从而避免在水平方向D2上在绝缘层38A和半导体层28之间形成捕获层24。在一些实施例中，第一阻挡区段22A中的每者在垂直方向D1上的长度L2也可以小于栅极材料层50G中的每者在垂直方向D1上的长度L3，但不限于此。
在一些实施例中，3D存储器件100可以进一步包括第一帽盖层16、第二帽盖层18、掺杂区36、第一氧化物区42、第二氧化物区44、第二绝缘材料60、缝隙结构70和第一开口H1。第一帽盖层16和第二帽盖层18可以设置在交替的电介质/栅极材料堆叠体ST2上，并且垂直结构VS可以进一步穿过第二帽盖层18和第一帽盖层16。第一氧化物区42可以设置在外延层20中，并且第一氧化物区42可以在水平方向D2上位于外延层20和栅极材料层50G之一之间。在一些实施例中，第一氧化物区42可以被视为NAND存储结构中的BSG晶体管的栅极电介质层的部分，但不限于此。掺杂区36可以设置在衬底10中，并且第二氧化物区44可以设置在掺杂区36上。第一开口H1可以在垂直方向D1上穿过位于掺杂区36上方的第二帽盖层18、第一帽盖层16和交替的电介质/栅极材料堆叠体ST2。缝隙结构70可以设置在第一开口H1中，并且穿过位于掺杂区36上方的第二氧化物区44，以接触掺杂区36并与掺杂区36电连接。第二绝缘材料60可以设置在第一开口H1中并且在水平方向D2上围绕缝隙结构70，从而使缝隙结构70与栅极材料层50G绝缘。在一些实施例中，当衬底10是P型半导体衬底时，掺杂区36可以是N型掺杂区，掺杂区36可以被视为公共源极区，并且缝隙结构70可以被视为源极接触结构，但不限于此。
请参考图3-15以及图1-2。图3是根据本公开的实施例的3D存储器件的制造方法的流程图，并图4-15是示出了这一实施例中的3D存储器件的制造方法的示意图。图5是继图4之后的步骤当中的示意图，图6是继图5之后的步骤当中的示意图，图7是继图6之后的步骤当中的示意图，图8是继图7之后的步骤当中的示意图，图9是继图8之后的步骤当中的示意图，图10是继图9之后的步骤当中的示意图，图11是继图10之后的步骤当中的示意图，图12是继图11之后的步骤当中的示意图，图13是继图12之后的步骤当中的示意图，图14是继图13之后的步骤当中的示意图，并且图15是继图14之后的步骤当中的示意图，并且图1可被视为继图15之后的步骤中的示意图。3D存储器件100的制造方法可以包括但不限于下述步骤。如图4所示，提供衬底10并且在衬底10上形成交替的牺牲堆叠体ST1。在一些实施例中，衬底10可以包括硅(例如，单晶硅、多晶硅)、硅锗(SiGe)、氮化硅(SiC)、氮化镓(GaN)、磷化铟(InP)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或者它们的任何适当组合。交替的牺牲堆叠体ST1可以包括在垂直方向D1上交替堆叠的多个第一牺牲层12和多个第二牺牲层14。第一牺牲层12的材料成分不同于第二牺牲层14的材料成分，从而在后续工艺当中提供所需的蚀刻选择性。例如，第一牺牲层12的材料可以包括氧化硅或氮化硅，并且第二牺牲层14的材料可以包括多晶硅，但不限于此。在一些实施例中，第一牺牲层12和第二牺牲层14也可以由其他具有所需的蚀刻选择性的适当材料构成。在一些实施例中，所述交替的牺牲堆叠体ST1中的第一牺牲层12和第二牺牲层14的总数可以是32或64，但不限于此。
如图3和图4所示，在步骤S11中，可以形成在垂直方向D1上穿过交替的牺牲堆叠体ST1的垂直结构VS。在一些实施例中，第一帽盖层16和第二帽盖层18可以是在形成垂直结构VS的步骤之前形成的，并且垂直结构VS可以进一步在垂直方向D1上穿过第二帽盖层18和第一帽盖层16。在一些实施例中，第一帽盖层16和第二帽盖层18可以包括不同于第一牺牲层12的材料和第二牺牲层14的材料的电介质材料，从而避免在被配置为去除第一牺牲层12的后续工艺和被配置为去除第二牺牲层14的后续工艺中被蚀刻。
在一些实施例中，垂直结构VS的形成方法可以包括但不限于下述步骤。首先，可以形成在垂直方向D1上穿过交替的牺牲堆叠体ST1的开口。在一些实施例中，所述开口在3D存储器件的顶视图中的形状可以是圆形、矩形或者其他适当闭合形状。在一些实施例中，衬底10的部分可以通过所述开口露出，并且可以通过形成所述开口的步骤去除衬底10的部分。接下来，可以在所述开口中形成外延层20，之后可以在垂直方向D1上在外延层20上方形成阻挡层22、捕获层24和隧穿层26。在一些实施例中，外延层20可以是通过选择性外延生长(SEG)工艺形成的多晶硅层，并且外延层20可以在通过所述开口露出的衬底10的表面处生长，但不限于此。在一些实施例中，外延层20可以包括其他适当的外延材料，并且/或者可以通过其他适当工艺形成。此外，阻挡层22、捕获层24和隧穿层26可以通过沉积工艺形成，例如原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺或其他适当膜形成工艺。在一些实施例中，阻挡层22可以包括氧化硅、氮氧化硅、高介电常数(高k)电介质或者它们的任何组合，捕获层24可以包括氮化硅、氮氧化硅、硅或者它们的任何组合，并且隧穿层26可以包括氧化硅、氮氧化硅或者它们的任何组合。例如，阻挡层22、捕获层24和隧穿层26可以是氧化物-氮化物-氧化物(ONO)结构，但不限于此。
接下来，可以形成在垂直方向D1上穿过阻挡层22的底部、捕获层24的底部和隧穿层26的底部并且露出外延层20的部分的开口，并且半导体层28可以形成在穿过交替的牺牲堆叠体ST1的开口中，并且形成在穿过阻挡层22、捕获层24和隧穿层26的开口中。半导体层28可以在垂直方向D1上延长，并且半导体层28可以在水平方向D2上被隧穿层26、捕获层24和阻挡层22围绕。填充层30和导电结构34可以是在形成半导体层28的步骤之后形成的。填充层30可以在水平方向D2上被半导体层28、隧穿层26、捕获层24和填充层22围绕。在一些实施例中，半导体层28可以包括非晶硅、多晶硅或其他半导体材料，并且填充层30可以包括氧化物或者其他适当绝缘材料，但不限于此。导电结构34可以被形成到填充层30上方的凹陷上，并且导电结构34可以包括多晶硅或者其他适当导电材料。在一些实施例中，隧穿层26可以被用于隧穿电荷(电子或空穴)。来自半导体层28的电子或空穴可以通过隧穿层26隧穿至捕获层24，并且捕获层24可以用于存储电荷(电子或空穴)，以实施存储操作，但不限于此。因此，垂直结构VS可以包括外延层20、阻挡层22、捕获层24、隧穿层26、半导体层28、填充层30、第一气隙32和导电结构34，但不限于此。
如图5所示，第一开口H1可以被形成为穿过第二帽盖层18、第一帽盖层16和交替的牺牲堆叠体ST1，并且在形成垂直结构VS的步骤之后露出衬底10的部分，并且掺杂区36可以形成到通过第一开口H1露出的衬底10中。在一些实施例中，掺杂区36可以是通过注入工艺或者其他适当掺杂方案形成的。在一些实施例中，掺杂区36可以被视为公共源极区，并且第一开口H1可以被视为公共源极沟槽，但不限于此。在一些实施例中，可以在形成第一开口H1的步骤之前形成覆盖垂直结构VS的图案化掩模层(未示出)，以保护垂直结构VS不受形成第一开口H1和掺杂区36的步骤的损害和/或影响，并且可以在形成掺杂区36之后去除图案化掩模层，但不限于此。在一些实施例中，垂直结构VS可以不穿过第二帽盖层18，并且第二帽盖层18可以在后续工艺期间覆盖垂直结构VS，以保护垂直结构VS不受后续工艺的损害和/或影响，但不限于此。
如图3和图6所示，在步骤S12中，可以在形成掺杂区36的步骤之后去除交替的牺牲堆叠体ST1中的第一牺牲层12，以露出垂直结构VS的部分。在一些实施例中，第一牺牲层12可以通过湿法蚀刻工艺或者其他能够完全去除第一牺牲层12而不损害其他材料层的适当去除方案去除。如图3、图6和图7所示，在步骤S13中，可以执行蚀刻工艺，以去除通过去除第一牺牲层12的步骤露出的阻挡层22的部分。阻挡层22可以通过所述蚀刻工艺蚀刻成露出捕获层24的部分，并且阻挡层22可以通过所述蚀刻工艺蚀刻成包括第一阻挡区段22A和第二阻挡区段22B。换言之，阻挡层22的部分可以通过所述蚀刻工艺的蚀刻变成第一阻挡区段22A，并且阻挡层22的另一部分可以通过所述蚀刻工艺的蚀刻变成第二阻挡区段22B。可以形成多个沿水平方向D2穿过阻挡层22的第二开口H2，并且露出捕获层24的部分。第一阻挡区段22A可以在垂直方向D1上对齐，并且相互隔开。第一阻挡区段22A可以在垂直方向D1上设置在第二阻挡区段22B上方，并且第二阻挡区段22B可以被设置为与第一阻挡区段22A隔开。
如图3、图7和图8所示，在步骤S14中，可以执行另一蚀刻工艺，以去除通过第二开口H2露出的捕获层24的部分。捕获层24可以通过所述蚀刻工艺蚀刻成露出隧穿层26的部分，并且捕获层24可以通过所述蚀刻工艺蚀刻成包括第一捕获区段24A和第二捕获区段24B。换言之，捕获层24的部分可以通过所述蚀刻工艺的蚀刻变成第一捕获区段24A，并且捕获层24的另一部分可以通过所述蚀刻工艺的蚀刻变成第二捕获区段24B。可以形成多个沿水平方向D2穿过捕获层24的第三开口H3，并且露出隧穿层26的部分。第一捕获区段24A可以在垂直方向D1上对齐并且相互隔开。第一捕获区段24A可以在垂直方向D1上设置在第二捕获区段24B上方，并且第二捕获区段24B可以被设置为与第一捕获区段24A隔开，但不限于此。在一些实施例中，第二捕获区段24B可以直接与最底部的第一捕获区段24A连接。在一些实施例中，被配置为蚀刻捕获层24的蚀刻工艺可以被视为第一蚀刻工艺，并且被配置为蚀刻阻挡层22的蚀刻工艺可以被视为在第一蚀刻工艺之前执行的第二蚀刻工艺。所述第一蚀刻工艺和第二蚀刻工艺可以是在去除第一牺牲层的步骤之后执行的。在一些实施例中，第一蚀刻工艺和第二蚀刻工艺可以包括湿法蚀刻工艺，或者其他具有高蚀刻选择性的蚀刻方案。在一些实施例中，在第一蚀刻工艺中使用的蚀刻剂可以不同于在第二蚀刻工艺中使用的蚀刻剂，尤其是在隧穿层26的材料与阻挡层22的材料类似的时候，但是本公开不限于此。在一些实施例中，阻挡层22和捕获层24也可以通过相同的蚀刻工艺蚀刻，从而形成第一阻挡区段22A和第一捕获区段24A。
如图3、图9和图10所示，在步骤S15中，绝缘层38A可以在垂直方向D1上形成于第二牺牲层14之间。在一些实施例中，通过CVD工艺或其他适当的膜形成工艺，第一绝缘层38可以部分地形成于第二牺牲层14之间并且部分地形成于第一开口H1中。第一绝缘材料38可以包括氧化物、氮化物、氮氧化物或其他适当的绝缘材料。接下来可以去除形成于第一开口H1中的第一绝缘材料38，从而在第二牺牲层14之间形成绝缘层38A。因此，可以在垂直方向D1上交替堆叠绝缘层38A和第二牺牲层14。在一些实施例中，绝缘层38A之一可以部分地位于第一捕获区段24A中的在垂直方向D1上彼此相邻的两个第一捕获区段24A之间。换言之，第一捕获区段24A中的在垂直方向D1上彼此相邻的两个第一捕获区段24A可以通过绝缘层38A隔开。在一些实施例中，可以在绝缘层38A之一当中形成一个或多个气隙40，尤其是当第二牺牲层14中的在垂直方向D1上彼此相邻的两个第二牺牲层14之间的距离极短并且/或者第一绝缘材料38的缝隙填充能力相对较差的时候。第二气隙40可以位于第二牺牲层中的在垂直方向D1上彼此相邻的两个第二牺牲层14之间。在一些实施例中，第二气隙40可以部分地位于第一阻挡区段22A中的在垂直方向D1上彼此相邻设置的两个第一阻挡区段22A之间和/或部分地位于第一捕获区段24A中的在垂直方向D1上彼此相邻设置的两个第一捕获区段24A之间，但不限于此。
如图3以及图10-图15所示，可以在形成绝缘层38A的步骤之后利用栅极材料层50G替代第二牺牲层14。利用栅极材料层50G替代第二牺牲层14的方法可以包括但不限于下述步骤。如图10和图11所示，可以去除第二牺牲层14，从而形成在垂直方向D1上处于绝缘层38A之间的多个第四开口H4。在一些实施例中，第四开口H4可以被视为栅极沟槽，并且第二牺牲层14可以通过湿法蚀刻工艺或者其他能够完全去除第二牺牲层14而不损害其他材料层的适当去除方案去除，但不限于此。在一些实施例中，当第二牺牲层14的材料与衬底10的材料类似时，通过第一开口H1露出的掺杂区36的部分可以通过被配置为去除第二牺牲层14的蚀刻工艺去除。
如图10-图12所示，在一些实施例中，可以在去除第二牺牲层14的步骤之后并且在形成栅极材料层的步骤之前通过氧化工艺将外延层20的部分氧化成第一氧化物区42。在一些实施例中，第四开口H4之一可以露出外延层20的部分，并且第一氧化物区42可以形成在通过第四开口H4露出的外延层20中。在一些实施例中，用于形成第一氧化物区42的氧化工艺可以包括热氧化工艺、化学氧化工艺或者其他适当的氧化方案，并且掺杂区36的部分可以通过所述氧化工艺被氧化成第二氧化物区44，但不限于此。如图13所示，栅极材料50可以部分地形成于绝缘层38A之间并且部分地形成于第一开口H1内。在一些实施例中，栅极材料50可以是单一导电材料，或者可以是包括不同材料层的复合材料，例如，上文描述的图2所示的栅极电介质层52、势垒层54和金属层56。在一些实施例中，栅极电介质层52可以包括高k电介质材料或者其他适当电介质材料，势垒层54可以包括氮化钛、氮化钽或其他适当势垒材料，金属层56可以包括具有相对较低的电阻率的金属材料，例如铜、铝、钨或其他适当金属材料。
如图13和图14所示，接下来可以去除形成于第一开口H1中的栅极材料50，从而在绝缘层38A之间形成栅极材料层50G。因此，可以使绝缘层38A和栅极材料层50G在垂直方向D1上交替堆叠，从而形成交替的电介质/栅极材料堆叠体ST2。在一些实施例中，可以使栅极材料层50G沿水平方向D2凹陷，但不限于此。在一些实施例中，第二气隙40可以位于栅极材料层50G中的在垂直方向D1上彼此相邻的两个栅极材料层50G之间，以降低栅极材料层50G之间的电容，并且改善栅极材料层50G之间的RC延迟问题。在一些实施例中，第一氧化物区42可以在水平方向D2上位于外延层20和栅极材料层50G之一之间，并且第一氧化物区42可以被视为NAND存储结构中的BSG晶体管的栅极电介质层的部分，但不限于此。
如图15和图1所示，在一些实施例中，第二绝缘层60可以形成在第一开口H1中，并且可以形成穿过掺杂区36上方的第二绝缘材料60和第二氧化物区44以便接触掺杂区36并与之电连接的缝隙结构70。在一些实施例中，第二绝缘材料60可以包括硅氧化物或其他适当绝缘材料，并且缝隙结构70可以包括导电材料，例如钨、铜、铝或其他适当导电材料。
作为对上文的描述的总结，在根据本公开的3D存储器件及其制造方法中，捕获层包括在垂直方向上对齐并且相互隔开的多个第一捕获区段，以降低相邻存储单元之间的干扰。例如所处位置对应于在垂直方向上布置的多个存储单元的连续捕获层中的横向电荷展开以及/或者在水平方向上位于绝缘层和半导体层之间的捕获层中捕获的电荷产生的耦合效应的相关问题可以得到避免，并且3D存储器件的电气性能可以得到相应地改善。此外，气隙可以形成于设置在栅极材料层中的在垂直方向上彼此相邻的两个栅极材料层之间的绝缘层中，以降低栅极材料层之间的电容，并且改善栅极材料层之间的RC延迟问题。
本领域的技术人员将容易地发现在遵循本发明的教导的同时可以对所述器件和方法做出很多修改和变更。相应地，应当将上文的公开内容视为仅由所附权利要求的划定范围来限定。

Claims (15)

1.一种三维(3D)存储器件，包括：
衬底；
设置在所述衬底上的绝缘层；
设置在所述衬底上的栅极材料层，其中所述绝缘层和所述栅极材料层在垂直方向上交替堆叠；
在所述垂直方向上穿过所述栅极材料层的垂直结构，其中所述垂直结构包括：
在所述垂直方向上延长的半导体层；以及
在水平方向上围绕所述半导体层的捕获层，所述捕获层包括相互隔开的捕获区段；以及
缝隙结构，所述缝隙结构在所述垂直方向上穿过交替堆叠的所述绝缘层和所述栅极材料层，所述缝隙结构的侧壁上沉积有第二绝缘材料，所述第二绝缘材料填充所述缝隙结构的侧壁上的凹陷，
其中所述捕获区段中的每者在所述垂直方向上的长度小于所述栅极材料层中的每者在所述垂直方向上的长度。
2.根据权利要求1所述的3D存储器件，其中所述捕获区段之一在所述水平方向上位于所述半导体层和所述栅极材料层之一之间。
3.根据权利要求1所述的3D存储器件，其中所述绝缘层之一部分地位于所述捕获区段中的在所述垂直方向上彼此相邻的两个捕获区段之间。
4.根据权利要求1所述的3D存储器件，还包括：
设置在所述绝缘层中的至少一个绝缘层中的气隙，其中所述气隙位于所述栅极材料层中的在所述垂直方向上彼此相邻的两个栅极材料层之间。
5.根据权利要求1所述的3D存储器件，其中所述垂直结构还包括在所述水平方向上围绕所述捕获层和所述半导体层的阻挡层，并且所述阻挡层包括在所述垂直方向上对齐并且相互隔开的阻挡区段。
6.根据权利要求5所述的3D存储器件，其中所述阻挡区段之一在所述水平方向上设置在所述捕获区段之一和所述栅极材料层之一之间。
7.根据权利要求1所述的3D存储器件，其中所述垂直方向与所述水平方向正交。
8.一种三维(3D)存储器件的制造方法，包括：
在衬底上形成交替的牺牲堆叠体，其中所述交替的牺牲堆叠体包括在垂直方向上交替堆叠的第一牺牲层和第二牺牲层；
形成在所述垂直方向上穿过所述交替的牺牲堆叠体的垂直结构，其中所述垂直结构包括：
在所述垂直方向上延长的半导体层；以及
在水平方向上围绕所述半导体层的捕获层；
形成在所述垂直方向上穿过所述交替的牺牲堆叠体的第一开口；
去除所述第一牺牲层，以露出所述垂直结构的部分；
在去除所述第一牺牲层之后执行第一蚀刻工艺，其中通过所述第一蚀刻工艺蚀刻所述捕获层，以包括相互隔开的捕获区段；
形成位于所述第二牺牲层之间的绝缘层，其中所述绝缘层和所述第二牺牲层在所述垂直方向上交替堆叠；
通过所述第一开口将所述第二牺牲层替代为栅极材料层，其中所述捕获区段中的每者在所述垂直方向上的长度小于所述栅极材料层中的每者在所述垂直方向上的长度；
在所述第一开口中形成缝隙结构，所述缝隙结构在所述垂直方向上穿过交替堆叠的所述绝缘层和所述栅极材料层，所述缝隙结构的侧壁上沉积有第二绝缘材料，所述第二绝缘材料填充所述缝隙结构的侧壁上的凹陷。
9.根据权利要求8所述的3D存储器件的制造方法，其中所述垂直结构还包括在所述水平方向上围绕所述捕获层和所述半导体层的阻挡层，并且所述3D存储器件的制造方法还包括：
在去除所述第一牺牲层之后并且在所述第一蚀刻工艺之前执行第二蚀刻工艺，其中通过所述第二蚀刻工艺对所述阻挡层进行蚀刻，以露出所述捕获层的部分。
10.根据权利要求8所述的3D存储器件的制造方法，其中气隙形成于所述绝缘层中的至少一个绝缘层中。
11.根据权利要求8所述的3D存储器件的制造方法，其中所述绝缘层之一部分地位于所述捕获区段中的在所述垂直方向上彼此相邻的两个捕获区段之间。
12.根据权利要求8所述的3D存储器件的制造方法，其中气隙形成于所述绝缘层中的至少一个绝缘层中，并且所述气隙位于所述栅极材料层中的在所述垂直方向上彼此相邻的两个栅极材料层之间。
13.根据权利要求8所述的3D存储器件的制造方法，其中所述捕获区段之一在所述水平方向上位于所述半导体层和所述栅极材料层之一之间。
14.根据权利要求8所述的3D存储器件的制造方法，其中所述垂直结构还包括设置在所述衬底和所述捕获层之间的外延层，并且在去除所述第二牺牲层之后并且在形成所述栅极材料层之前，所述外延层的部分被氧化成氧化物区。
15.根据权利要求14所述的3D存储器件的制造方法，其中所述氧化物区在所述水平方向上位于所述外延层和所述栅极材料层之一之间。
CN202110086011.6A 2019-09-20 2019-09-20 三维存储器件及其制造方法 Active CN112768461B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110086011.6A CN112768461B (zh) 2019-09-20 2019-09-20 三维存储器件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2019/106881 WO2021051371A1 (en) 2019-09-20 2019-09-20 Three-dimensional memory device and manufacturing method thereof
CN201980002225.1A CN110785844B (zh) 2019-09-20 2019-09-20 三维存储器件及其制造方法
CN202110086011.6A CN112768461B (zh) 2019-09-20 2019-09-20 三维存储器件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980002225.1A Division CN110785844B (zh) 2019-09-20 2019-09-20 三维存储器件及其制造方法

Publications (2)

Publication Number Publication Date
CN112768461A CN112768461A (zh) 2021-05-07
CN112768461B true CN112768461B (zh) 2023-10-20

Family

ID=69394813

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980002225.1A Active CN110785844B (zh) 2019-09-20 2019-09-20 三维存储器件及其制造方法
CN202110086011.6A Active CN112768461B (zh) 2019-09-20 2019-09-20 三维存储器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980002225.1A Active CN110785844B (zh) 2019-09-20 2019-09-20 三维存储器件及其制造方法

Country Status (7)

Country Link
US (2) US11751389B2 (zh)
EP (1) EP3895214B1 (zh)
JP (1) JP7322158B2 (zh)
KR (1) KR20210102983A (zh)
CN (2) CN110785844B (zh)
TW (1) TWI707461B (zh)
WO (1) WO2021051371A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289501B2 (en) * 2019-05-20 2022-03-29 Micron Technology, Inc. Integrated assemblies having vertically-extending channel material with alternating regions of different dopant distributions, and methods of forming integrated assemblies
US11189629B2 (en) * 2020-04-30 2021-11-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11476268B2 (en) * 2020-05-29 2022-10-18 Micron Technology, Inc. Methods of forming electronic devices using materials removable at different temperatures
CN112567518B (zh) * 2020-11-10 2024-04-09 长江存储科技有限责任公司 具有在三维存储器器件中的突出部分的沟道结构和用于形成其的方法
CN112820736A (zh) * 2021-03-23 2021-05-18 长江存储科技有限责任公司 三维存储器及其制备方法
US11942429B2 (en) 2021-06-18 2024-03-26 Sandisk Technologies Llc Three-dimensional memory device and method of making thereof using double pitch word line formation
WO2022265686A1 (en) * 2021-06-18 2022-12-22 Sandisk Technologies Llc Three-dimensional memory device and method of making thereof using double pitch word line formation
TWI824382B (zh) * 2022-01-13 2023-12-01 旺宏電子股份有限公司 三維記憶體結構及其製造方法
WO2024069681A1 (ja) * 2022-09-26 2024-04-04 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050046090A (ko) * 2003-11-13 2005-05-18 삼성전자주식회사 자기 정렬을 이용한 로컬 소노스 소자 제조 방법
CN104541370A (zh) * 2012-07-09 2015-04-22 桑迪士克科技股份有限公司 三维nand 装置和电荷捕获层分开以及在nand 装置中浮动栅极形成的方法
CN107968091A (zh) * 2017-11-16 2018-04-27 长江存储科技有限责任公司 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法
CN109768047A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 三维半导体存储器件

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW469601B (en) * 2000-12-08 2001-12-21 Ememory Technology Inc Dual bit trench type gate non-volatile flash memory cell structure and the operating method thereof
JP2010010596A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8816424B2 (en) * 2008-12-26 2014-08-26 SK Hynix Inc. Nonvolatile memory device
KR101792778B1 (ko) * 2010-10-26 2017-11-01 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
KR101825534B1 (ko) * 2011-02-07 2018-02-06 삼성전자주식회사 3차원 반도체 장치
JP2013201270A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US9236394B2 (en) 2013-11-08 2016-01-12 Conversant Intellectual Property Management Inc. Three dimensional nonvolatile memory cell structure with upper body connection
WO2015081413A1 (en) 2013-12-05 2015-06-11 Conversant Intellectual Property Management Inc. A three dimensional non-volatile memory with charge storage node isolation
KR102175763B1 (ko) 2014-04-09 2020-11-09 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102248205B1 (ko) 2014-06-25 2021-05-04 삼성전자주식회사 수직 채널 및 에어 갭을 갖는 반도체 소자
TWI570893B (zh) 2014-08-05 2017-02-11 旺宏電子股份有限公司 具有交錯之控制結構的三維陣列記憶體構造
US9691884B2 (en) * 2014-08-26 2017-06-27 Sandisk Technologies Llc Monolithic three dimensional NAND strings and methods of fabrication thereof
US9576975B2 (en) * 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
US9368509B2 (en) * 2014-10-15 2016-06-14 Sandisk Technologies Inc. Three-dimensional memory structure having self-aligned drain regions and methods of making thereof
US9589979B2 (en) 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
US9455261B1 (en) * 2015-07-10 2016-09-27 Micron Technology, Inc. Integrated structures
US9935123B2 (en) 2015-11-25 2018-04-03 Sandisk Technologies Llc Within array replacement openings for a three-dimensional memory device
CN106941103A (zh) * 2016-01-04 2017-07-11 中芯国际集成电路制造(北京)有限公司 Nand存储器的形成方法
KR102624498B1 (ko) 2016-01-28 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US10115732B2 (en) * 2016-02-22 2018-10-30 Sandisk Technologies Llc Three dimensional memory device containing discrete silicon nitride charge storage regions
JP6542149B2 (ja) * 2016-03-18 2019-07-10 東芝メモリ株式会社 半導体記憶装置
KR20180012640A (ko) * 2016-07-27 2018-02-06 삼성전자주식회사 수직형 메모리 소자 및 이의 제조방법
US10056399B2 (en) 2016-12-22 2018-08-21 Sandisk Technologies Llc Three-dimensional memory devices containing inter-tier dummy memory cells and methods of making the same
US9875929B1 (en) * 2017-01-23 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
US10431591B2 (en) * 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
US9960045B1 (en) * 2017-02-02 2018-05-01 Applied Materials, Inc. Charge-trap layer separation and word-line isolation for enhanced 3-D NAND structure
US20180269222A1 (en) 2017-03-17 2018-09-20 Macronix International Co., Ltd. 3d memory device with layered conductors
CN108878438A (zh) * 2017-05-09 2018-11-23 三星电子株式会社 半导体存储器装置及其制造方法
US10381364B2 (en) * 2017-06-20 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device including vertically offset drain select level layers and method of making thereof
CN109326608B (zh) * 2017-07-31 2020-10-16 旺宏电子股份有限公司 三维叠层半导体结构的制造方法及其制得的结构
US10453855B2 (en) * 2017-08-11 2019-10-22 Micron Technology, Inc. Void formation in charge trap structures
US10164009B1 (en) * 2017-08-11 2018-12-25 Micron Technology, Inc. Memory device including voids between control gates
US10446572B2 (en) * 2017-08-11 2019-10-15 Micron Technology, Inc. Void formation for charge trap structures
CN107579068B (zh) 2017-08-31 2019-01-25 长江存储科技有限责任公司 三维计算机闪存设备的栅极氧化层的制作方法及栅极结构
US10700087B2 (en) * 2017-10-12 2020-06-30 Applied Materials, Inc. Multi-layer stacks for 3D NAND extendibility
CN107946193B (zh) 2017-11-23 2021-02-26 长江存储科技有限责任公司 三维存储结构制作方法、存储结构、存储器及电子设备
JP2019153626A (ja) * 2018-03-01 2019-09-12 東芝メモリ株式会社 半導体記憶装置
WO2020014976A1 (en) 2018-07-20 2020-01-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
WO2020198944A1 (en) * 2019-03-29 2020-10-08 Yangtze Memory Technologies Co., Ltd. Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same
KR20220020357A (ko) * 2019-09-26 2022-02-18 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050046090A (ko) * 2003-11-13 2005-05-18 삼성전자주식회사 자기 정렬을 이용한 로컬 소노스 소자 제조 방법
CN104541370A (zh) * 2012-07-09 2015-04-22 桑迪士克科技股份有限公司 三维nand 装置和电荷捕获层分开以及在nand 装置中浮动栅极形成的方法
CN109768047A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 三维半导体存储器件
CN107968091A (zh) * 2017-11-16 2018-04-27 长江存储科技有限责任公司 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法

Also Published As

Publication number Publication date
EP3895214B1 (en) 2024-04-10
US11751389B2 (en) 2023-09-05
WO2021051371A1 (en) 2021-03-25
EP3895214A4 (en) 2022-08-10
EP3895214A1 (en) 2021-10-20
JP7322158B2 (ja) 2023-08-07
JP2022519875A (ja) 2022-03-25
US12016180B2 (en) 2024-06-18
US20210091106A1 (en) 2021-03-25
TWI707461B (zh) 2020-10-11
US20220093641A1 (en) 2022-03-24
CN110785844B (zh) 2021-01-29
CN110785844A (zh) 2020-02-11
CN112768461A (zh) 2021-05-07
TW202114173A (zh) 2021-04-01
KR20210102983A (ko) 2021-08-20

Similar Documents

Publication Publication Date Title
CN112768461B (zh) 三维存储器件及其制造方法
CN111415944B (zh) 三维存储器件及其制造方法
CN109285838B (zh) 半导体存储设备及其制造方法及包括存储设备的电子设备
US10804194B2 (en) Semiconductor device and method of manufacturing the same
US11665905B2 (en) Three-dimensional memory device and manufacturing method thereof
US11239249B2 (en) Vertical-type memory device
US20210217767A1 (en) Memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant