TWI824382B - 三維記憶體結構及其製造方法 - Google Patents
三維記憶體結構及其製造方法 Download PDFInfo
- Publication number
- TWI824382B TWI824382B TW111101505A TW111101505A TWI824382B TW I824382 B TWI824382 B TW I824382B TW 111101505 A TW111101505 A TW 111101505A TW 111101505 A TW111101505 A TW 111101505A TW I824382 B TWI824382 B TW I824382B
- Authority
- TW
- Taiwan
- Prior art keywords
- layers
- layer
- charge trapping
- gate electrode
- insulating
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000463 material Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 170
- 230000005641 tunneling Effects 0.000 description 10
- 238000009413 insulation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000013500 data storage Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
三維記憶體結構及其製造方法。三維記憶體結構包括一通道層、數個閘電極層以及數個電荷捕捉層。該些電荷捕捉層在該通道層的一通道側壁表面與該些閘電極層的數個電極側壁表面之間。該些電荷捕捉層排列在一方向上且彼此不連續。
Description
本發明是有關於一種三維記憶體結構及其製造方法。
三維記憶體裝置，例如具有單閘極記憶胞、雙閘極記憶胞和環繞式閘極記憶胞的三維快閃記憶體裝置，包含複數個建構於多層堆疊結構之中，且具有垂直通道的記憶胞立體陣列，可達到更高的儲存密度以及更優異的資料保存可靠性和操作速度。
如第10A圖所示的三維記憶體結構的剖面圖，其包括資料儲存層、閘電極層300(字元線)、通道層400、絕緣層500與介電元件600。資料儲存層包括高介電常數層200(例如氧化鋁)、電荷捕捉層810、穿隧層820與阻擋層830。第10B圖的立體圖顯示三維記憶體結構的通道層400與電荷捕捉層810。電荷捕捉層810具有連續延伸在方向VD上的結構，這會使得一程式化之記憶胞中的電荷將會在電荷捕捉層810中往鄰近之上、下方的記憶胞方向移動。
再者，隨著應用的增加，三維記憶體裝置的需求也趨向較小的尺寸、較大的記憶容量。為了提高三維記憶體裝置的儲存密度，必須微縮多層堆疊結構的元件尺寸。舉例來說，可微縮閘極長度(亦即閘電極層300在方向VD上的尺寸)與閘極間距(亦即閘電極層300在方向VD上的間距)。但是，閘極間距縮短會使一程式化之記憶胞的電荷更容易受到對應上、下鄰近記憶胞的閘電極層300的偏壓干擾而移動。電荷的移動會改變記憶胞的臨界電壓(Vt)，降低記憶胞的資料保持力與記憶體裝置的可靠度。
此外，如第10A圖所示之三維記憶體結構的製造方法是在堆疊結構的狹縫中形成高介電常數層200之後形成閘電極層300。然而，閘電極層300其上電極表面300U與下電極表面300B上的高介電常數層200的厚度使得閘電極層300在方向VD上的間距微縮化受到阻礙。
本發明係有關於一種三維記憶體結構及其製造方法。
根據本發明之一方面，提出一種三維記憶體結構，其包括一通道層、數個閘電極層以及數個電荷捕捉層。該些電荷捕捉層在該通道層的一通道側壁表面與該些閘電極層的數個電極側壁表面之間。該些電荷捕捉層排列在一方向上且彼此不連續。
根據本發明之另一方面，提出一種三維記憶體結構的製造方法，其包括以下步驟。形成一通道層。形成數個電荷捕捉層。形成數個閘電極層。該些電荷捕捉層在該通道層的一通道側壁表面與該些閘電極層的數個電極側壁表面之間。該些電荷捕捉層排列在一方向上且彼此不連續。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
110:電荷捕捉層
110B:下記憶表面
110U:上記憶表面
110W:記憶側壁表面
120:穿隧層
120WA,120WB:穿隧側壁表面
200:高介電常數層
200B:下介電表面
200U:上介電表面
200W:介電側壁表面
300:閘電極層
300B:下電極表面
300U:上電極表面
300W:電極側壁表面
400:通道層
400W:通道側壁表面
500:絕緣層
500B:下絕緣表面
500U:上絕緣表面
500W:絕緣側壁表面
600:介電元件
600W:介電側壁表面
VD:方向
700:材料層
700W:材料側壁表面
710:堆疊結構
712:開口
714,716:凹口
720:狹縫
810:電荷捕捉層
820:穿隧層
830:阻擋層
第1A圖為一實施例之三維記憶體結構的剖面圖。
第1B圖顯示第1A圖之三維記憶體結構的電荷捕捉層與通道層的立體圖。
第2圖至第9圖繪示一實施例之三維記憶體結構的製造方法。
第10A圖為先前技術之三維記憶體結構的剖面圖。
第10B圖顯示第10A圖之三維記憶體結構的電荷捕捉層與通道層的立體圖。
以下係以一些實施例做說明。須注意的是，本揭露並非顯示出所有可能的實施例，未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。另外，實施例中之敘述，例如細
部結構、製程步驟和材料應用等等，僅為舉例說明之用，並非對本揭露欲保護之範圍做限縮。實施例之步驟和結構各自細節可在不脫離本揭露之精神和範圍內根據實際應用製程之需要而加以變化與修飾。以下是以相同/類似的符號表示相同/類似的元件做說明。
第1A圖與第1B圖用以說明一實施例的三維記憶體結構。
請參照第1A圖，其為三維記憶體結構的剖面圖。三維記憶體結構可包括資料儲存層、閘電極層300、通道層400、絕緣層500與介電元件600。資料儲存層包括高介電常數(high-k)層200、電荷捕捉層110與穿隧層120。閘電極層300與絕緣層500在方向VD上交錯堆疊。方向VD可為實質上正交於基底之上表面的垂直方向，且通道層400可稱為垂直通道層，但本揭露不限於此。高介電常數層200在電荷捕捉層110與閘電極層300之間。穿隧層120在通道層400的通道側壁表面400W與電荷捕捉層110的記憶側壁表面110W之間，並在通道側壁表面400W與絕緣層500的絕緣側壁表面500W之間。通道層400在介電元件600的介電側壁表面600W與穿隧層120的穿隧側壁表面120WA之間。
請參照第1A圖與第1B圖。第1B圖的立體圖顯示三維記憶體結構的電荷捕捉層110與通道層400。實施例中，通道層400之通道側壁表面400W上的電荷捕捉層110(或電荷儲存單元)彼此分離設置在方向VD上的不同階層中。電荷捕捉層110彼此獨立且
不連續，且為侷限的電荷儲存單元，因此被程式化之記憶胞的儲存電荷不會偏移。從而，記憶胞能具有穩定的資料保持力，且記憶體裝置的可靠度佳。微縮閘極長度與閘極間距不會影響記憶體裝置的操作效能。
如第1A圖所示，電荷捕捉層110在一較上階層的絕緣層500的下絕緣表面500B與一較下階層的絕緣層500的上絕緣表面500U之間，並在高介電常數層200的介電側壁表面200W與穿隧層120的穿隧側壁表面120WB之間。位在方向VD上不同階層的電荷捕捉層110藉由絕緣層500彼此分開且彼此不連續。電荷捕捉層110的上記憶表面110U與下記憶表面110B可鄰接絕緣層500。電荷捕捉層110的上記憶表面110U、高介電常數層200的上介電表面200U與閘電極層300的上電極表面300U為共平面，亦即彼此齊平。電荷捕捉層110的下記憶表面110B、高介電常數層200的下介電表面200B與閘電極層300的下電極表面300B為共平面，亦即彼此齊平。在相同階層的電荷捕捉層110、高介電常數層200與閘電極層300具有一致的高度(方向VD的尺寸)。閘電極層300只有電極側壁表面300W具有電荷捕捉層110於其上。電荷捕捉層110並未設置在閘電極層300的上電極表面300U與下電極表面300B上。
實施例中，閘電極層300只有電極側壁表面300W具有高介電常數層200於其上。換句話說，高介電常數層200並未設置在閘電極層300的上電極表面300U與下電極表面300B上。因此，閘電極層300在方向VD上可具有更小的間距。
實施例中，三維記憶體結構可為三維全環繞式閘極(gate-all-around,GAA)結構，可應用於反及型(NAND-type)或反或型(NOR-type)記憶體裝置。
第2圖至第9圖繪示一實施例之三維記憶體結構的製造方法。
請參照第2圖，於方向VD(例如垂直方向)上交錯堆疊材料層700與絕緣層500以形成堆疊結構710於基底的上表面上。材料層700的材質不同於絕緣層500的材質。一實施例中，材料層700包括氮化物，例如氮化矽。絕緣層500包括氧化物，例如氧化矽。但本揭露不限於此。
可圖案化堆疊結構710以形成開口712露出材料層700的材料側壁表面與絕緣層500的絕緣側壁表面500W。可對開口712露出的材料層700進行回蝕刻步驟以形成凹口714。凹口714由材料層700的材料側壁表面700W和絕緣層500的上絕緣表面500U與下絕緣表面500B的定義出。
請參照第3圖，可利用沉積方法形成高介電常數層200在凹口714露出的材料層700的材料側壁表面700W和絕緣層500的上絕緣表面500U與下絕緣表面500B上，並在開口712露出的絕緣層500的絕緣側壁表面500W上。高介電常數層200可包括氧化鋁(Al2O3)。
請參照第4圖，可利用非等向蝕刻步驟移除高介電常數層200在絕緣層500的絕緣側壁表面500W上的部分，留下高介電
常數層200在凹口714中的部分。可對凹口714中的高介電常數層200進行回蝕刻步驟以形成如第5圖所示的凹口716。凹口716由高介電常數層200的介電側壁表面200W和絕緣層500的上絕緣表面500U與下絕緣表面500B的定義出。
請參照第6圖，形成電荷捕捉層110在凹口716中。一實施例中，可形成一電荷捕捉膜在凹口716露出的高介電常數層200的介電側壁表面200W和絕緣層500的上絕緣表面500U與下絕緣表面500B上，並在開口712露出的絕緣層500的絕緣側壁表面500W上。然後可利用非等向蝕刻方法移除電荷捕捉膜在絕緣層500的絕緣側壁表面500W上的部分，留下電荷捕捉層110在凹口716中的部分。電荷捕捉層110可包括氮化矽(例如Si3N4)，或其它合適的材料例如二氧化鉿(HfO2)。
請參照第7圖，形成穿隧層120在堆疊結構710之開口712露出的絕緣層500的絕緣側壁表面500W和電荷捕捉層110的記憶側壁表面110W上。穿隧層120可包括單層氧化物例如單層氧化矽，或單層氮氧化矽。或者，穿隧層120可包括雙層氧化物結構，例如氧化矽層和氮氧化矽層組成的雙層結構。或者，穿隧層120可包括由氧化物及氮化物組成的三層結構，例如兩個氧化矽層和一個氮化矽層組成的三層結構，其中該一個氮化矽層設置在該兩個氧化矽層之間。形成通道層400在堆疊結構710之開口712露出的穿隧層120的穿隧側壁表面120WA上。通道層400可包括多晶
矽、單晶矽、矽鍺(Silicon-germanium，SiGe)或其它合適的半導體材料。
請參照第8圖，以介電元件600填充如第7圖所示的堆疊結構710的開口712。移除材料層700(也可稱為犧牲層)以形成狹縫720在絕緣層500之間。狹縫720可由絕緣層500的上絕緣表面500U與下絕緣表面500B和高介電常數層200的介電側壁表面200K定義出。
請參照第9圖，形成閘電極層300在狹縫720中。閘電極層300可為金屬電極。
根據以上揭露的製造方法，實施例中，是在堆疊結構710的開口712中形成高介電常數層200(參照第2圖至第5圖的製造步驟)，然後形成狹縫720(參照第8圖的製造步驟)，並以閘電極層300填充狹縫720(參照第9圖的製造步驟)。狹縫720中並不具有高介電常數層200，所以閘電極層300能順利完全填入狹縫720。因此可提升記憶體裝置的良率及操作可靠度。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110:電荷捕捉層
110B:下記憶表面
110U:上記憶表面
110W:記憶側壁表面
120:穿隧層
120WA,120WB:穿隧側壁表面
200:高介電常數層
200B:下介電表面
200U:上介電表面
200W:介電側壁表面
300:閘電極層
300B:下電極表面
300U:上電極表面
300W:電極側壁表面
400:通道層
400W:通道側壁表面
500:絕緣層
500B:下絕緣表面
500U:上絕緣表面
500W:絕緣側壁表面
600:介電元件
600W:介電側壁表面
VD:方向
Claims (10)
- 一種三維記憶體結構，包括：一通道層；數個閘電極層；以及數個電荷捕捉層，在該通道層的一通道側壁表面與該些閘電極層的數個電極側壁表面之間，其中該些電荷捕捉層排列在一方向上且彼此不連續，其中該些電荷捕捉層各者的上記憶表面和下記憶表面與該些閘電極層中對應的一個的上電極表面和下電極表面分別共平面。
- 如請求項1所述的三維記憶體結構，其中該些電荷捕捉層各與該些閘電極層其中對應的一個具有一致的高度。
- 如請求項1所述的三維記憶體結構，其中該些閘電極層只有該些電極側壁表面具有該些電荷捕捉層於其上。
- 如請求項1所述的三維記憶體結構，更包括數個高介電常數層，其中該些高介電常數層各在該些電荷捕捉層其中對應的一個與該些閘電極層其中對應的一個之間。
- 如請求項4所述的三維記憶體結構，其中該些高介電常數層各與該些閘電極層其中對應的一個以及該些電荷捕捉層其中對應的一個具有一致的高度。
- 如請求項1所述的三維記憶體結構，更包括數個絕緣層，其中該些絕緣層與該些閘電極層交錯堆疊於該方向上，該些電荷捕捉層藉由該些絕緣層彼此分開。
- 一種三維記憶體結構的製造方法，包括：形成一通道層；形成數個電荷捕捉層；以及形成數個閘電極層，其中該些電荷捕捉層在該通道層的一通道側壁表面與該些閘電極層的數個電極側壁表面之間，其中該些電荷捕捉層排列在一方向上且彼此不連續，其中該些電荷捕捉層各者的上記憶表面和下記憶表面與該些閘電極層中對應的一個的上電極表面和下電極表面分別共平面。
- 如請求項7所述的三維記憶體結構的製造方法，更包括在該方向上交錯堆疊數個材料層與數個絕緣層，其中該些材料層的數個材料側壁表面和該些絕緣層的數個上絕緣表面與數個下絕緣表面的定義出數個凹口，該些電荷捕捉層形成在該些凹口中。
- 如請求項8所述的三維記憶體結構的製造方法，更包括在該形成該些電荷捕捉層之後，移除該些材料層以定義出數個狹縫在該些絕緣層之間，其中該些閘電極層形成在該些狹縫中。
- 如請求項9所述的三維記憶體結構的製造方法，更包括形成數個高介電常數層在該些凹口中，其中該些狹縫由該些絕緣層的該些上絕緣表面與該些下絕緣表面和該些高介電常數層的數個介電側壁表面定義出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111101505A TWI824382B (zh) | 2022-01-13 | 2022-01-13 | 三維記憶體結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111101505A TWI824382B (zh) | 2022-01-13 | 2022-01-13 | 三維記憶體結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202329413A TW202329413A (zh) | 2023-07-16 |
| TWI824382B true TWI824382B (zh) | 2023-12-01 |
Family
ID=88147537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111101505A TWI824382B (zh) | 2022-01-13 | 2022-01-13 | 三維記憶體結構及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI824382B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160118398A1 (en) * | 2014-10-24 | 2016-04-28 | Gukhyon Yon | Semiconductor device, electronic device, and method of fabricating the same |
| US20170278859A1 (en) * | 2016-03-25 | 2017-09-28 | Sandisk Technologies Llc | Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof |
| TWI707461B (zh) * | 2019-09-20 | 2020-10-11 | 大陸商長江存儲科技有限責任公司 | 三維記憶裝置及其製造方法 |
-
2022
- 2022-01-13 TW TW111101505A patent/TWI824382B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160118398A1 (en) * | 2014-10-24 | 2016-04-28 | Gukhyon Yon | Semiconductor device, electronic device, and method of fabricating the same |
| US20170278859A1 (en) * | 2016-03-25 | 2017-09-28 | Sandisk Technologies Llc | Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof |
| TWI707461B (zh) * | 2019-09-20 | 2020-10-11 | 大陸商長江存儲科技有限責任公司 | 三維記憶裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202329413A (zh) | 2023-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10930674B2 (en) | Three-dimensional flat NAND memory device having curved memory elements and methods of making the same | |
| US20200286903A1 (en) | Three-dimensional flat nand memory device having curved memory elements and methods of making the same | |
| US8907398B2 (en) | Gate structure in non-volatile memory device | |
| KR20190122821A (ko) | 3차원 메모리 소자를 위한 트렌치 구조 | |
| US20150214239A1 (en) | Three dimensional non-volatile memory with charge storage node isolation | |
| US20130168752A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| US11672115B2 (en) | Methods of semiconductor device fabrication | |
| US20060140028A1 (en) | Semiconductor device and manufacturing method thereof | |
| TW202021098A (zh) | 三維記憶體元件及其製造方法 | |
| KR100885891B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| CN111987105A (zh) | 一种分栅式存储器的制造方法 | |
| KR100706815B1 (ko) | 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 | |
| TWI745132B (zh) | 快閃記憶體 | |
| TW202205626A (zh) | 記憶體裝置及其製作方法 | |
| TWI440138B (zh) | 記憶體及其製作方法 | |
| TWI824382B (zh) | 三維記憶體結構及其製造方法 | |
| TWI647819B (zh) | 立體記憶體元件及其製作方法 | |
| TWI704680B (zh) | 立體記憶體元件及其製作方法 | |
| US20230225125A1 (en) | Three-dimensional memory structure and manufacturing method for the same | |
| TW202137506A (zh) | 記憶體元件以及形成記憶體元件的方法 | |
| TWI776357B (zh) | 記憶體裝置 | |
| TWI640085B (zh) | 記憶體元件及其製作方法 | |
| TWI753670B (zh) | 半導體裝置 | |
| TWI775534B (zh) | 三維及式快閃記憶體及其形成方法 | |
| TWI793422B (zh) | 三維記憶體裝置及其製作方法 |