CN110249428A - Nand存储器阵列以及形成nand存储器阵列的方法 - Google Patents

Nand存储器阵列以及形成nand存储器阵列的方法 Download PDF

Info

Publication number
CN110249428A
CN110249428A CN201880009133.1A CN201880009133A CN110249428A CN 110249428 A CN110249428 A CN 110249428A CN 201880009133 A CN201880009133 A CN 201880009133A CN 110249428 A CN110249428 A CN 110249428A
Authority
CN
China
Prior art keywords
level
charge
insulating materials
gap
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201880009133.1A
Other languages
English (en)
Inventor
合田晃
Y·胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110249428A publication Critical patent/CN110249428A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一些实施例包含一种具有交替式绝缘层级和字线层级的竖直堆叠的NAND存储器阵列。所述字线层级具有对应于控制栅极区域的末端。电荷捕集材料沿着所述字线层级的所述控制栅极区域，并且通过电荷阻挡材料与所述控制栅极区域间隔开。沿着竖直相邻字线层级的所述电荷捕集材料通过中介区域间隔开，其中阻止穿过所述中介区域的电荷迁移。沟道材料沿着所述堆叠竖直延伸并且通过电荷隧穿材料与所述电荷捕集材料间隔开。一些实施例包含形成NAND存储器阵列的方法。

Description

NAND存储器阵列以及形成NAND存储器阵列的方法
相关专利数据
本申请案主张2017年2月1日申请的标题为“NAND存储器阵列以及形成NAND存储器阵列的方法(NAND Memory Arrays,and Methods of Forming NAND Memory Arrays)”的美国专利申请案第15/422,307号的优先权，所述美国专利申请案的公开内容以引用的方式并入本文中。
技术领域
本发明涉及NAND存储器阵列以及形成NAND存储器阵列的方法。
背景技术
存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为所述快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
NAND可以是集成式快闪存储器的基本架构。NAND单元单位包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(所述串联组合通常被称作NAND串)。NAND架构可被配置成包括竖直堆叠的存储器单元的三维布置。期望开发改进的NAND架构。
附图说明
图1是具有实例NAND存储器阵列的区域的实例集成式结构的示意性横截面侧视图。
图2是具有另一实例NAND存储器阵列的区域的另一实例集成式结构的示意性横截面侧视图。
图3-12是实例方法的处理阶段的实例集成式结构的示意性横截面侧视图。
图13-17是实例方法的处理阶段的实例集成式结构的示意性横截面侧视图。图13的处理阶段可在图7的处理阶段之后。
图18-20是实例方法的处理阶段的实例集成式结构的示意性横截面侧视图。图18的处理阶段可在图8的处理阶段之后。
图21和22是实例方法的处理阶段的实例集成式结构的示意性横截面侧视图。图21的处理阶段可在图15的处理阶段之后。
具体实施方式
NAND存储器单元的操作包括电荷在沟道材料与电荷存储材料之间的移动。举例来说，NAND存储器单元的编程可包括使电荷(即，电子)从沟道材料移动到电荷存储材料中，并且接着将电荷存储在电荷存储材料内。NAND存储器单元的擦除可包括使电洞移动到电荷存储材料中以与存储在电荷存储材料中的电子重组，并且进而从电荷存储材料释放电荷。电荷存储材料可包括电荷捕集材料(例如，氮化硅、金属点等)。常规NAND的问题可能是电荷捕集材料跨存储器阵列的多个存储器单元延伸并且可启动单元之间的电荷迁移。存储器单元之间的电荷迁移可引起数据保持问题。一些实施例包含阻止存储器单元之间的电荷迁移的结构。在实例实施例中，用于阻止电荷迁移的结构可为存储器单元之间的区域中的电荷捕集材料的变薄区域，或可为存储器单元之间的区域中的电荷捕集材料的中断部。参考图1-22描述实例实施例。
参考图1，说明集成式结构10的一部分，其中这类部分包含三维NAND存储器阵列12的片段。
集成式结构10包括交替式第一层级18和第二层级20的堆叠15。层级18是绝缘的(即，电介质)，且层级20是导电的。
绝缘层级18包括绝缘材料26。这类绝缘材料可包括任何适合的组成物或组成物的组合；和可例如包括二氧化硅。
导电层级20包括导电材料28和30。导电材料28可被视为导电芯，且导电材料30可被视为环绕导电芯的外导电层。导电材料28与30可相对于彼此包括不同的组成物。在一些实施例中，导电材料28可包括一或多种金属(例如，钨、钛等)，主要由一或多种金属(例如，钨、钛等)组成，或由一或多种金属(例如，钨、钛等)组成，且导电材料30可包括一或多种含金属的组成物(例如，金属氮化物、金属硅化物、金属碳化物等)，主要由一或多种含金属的组成物(例如，金属氮化物、金属硅化物、金属碳化物等)组成，或由一或多种含金属的组成物(例如，金属氮化物、金属硅化物、金属碳化物等)组成。在一些实施例中，导电芯材料28可包括一或多种金属(例如，钨、钛等)，主要由一或多种金属(例如，钨、钛等)组成或由一或多种金属(例如，钨、钛等)组成，且环绕的导电材料30可包括一或多种金属氮化物(例如，氮化钛、氮化钨等)，主要由一或多种金属氮化物(例如，氮化钛、氮化钨等)组成，或由一或多种金属氮化物(例如，氮化钛、氮化钨等)组成。
材料28/30说明导电层级20的实例配置。在其它实施例中，导电层级20可包括导电材料的其它配置；且可例如包括单一种导电材料或大于所说明的两种导电材料。一般来说，导电层级20可包括具有任何适合组成物或组成物的组合的导电材料；且可包括例如各种金属(例如，钨、钛等)、含金属组成物(例如，金属氮化物、金属碳化物、金属硅化物等)和导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。
绝缘材料32形成环绕材料30的外导电层的绝缘内衬。绝缘材料32可包括高k材料(例如，氧化铝、氧化铪、氧化锆、氧化钽等中的一或多种)；其中术语“高k”是指大于二氧化硅的介电常数的介电常数。虽然绝缘材料32示出为单一种同质材料，但是在其它实施例中，绝缘材料可包括两种或更多种离散组合物。举例来说，在一些实施例中，绝缘材料32可包括二氧化硅和一或多种高k材料的层压物。在一些实施例中，绝缘材料32可以被称作电荷阻挡材料。在一些实施例中，导电层级20可被视为NAND存储器阵列的字线层级。字线层级20的末端34可充当NAND存储器单元36的控制栅极区域35，其中在图1中用括弧指示存储器单元36的大概位置。
导电层级20和绝缘层级18可具有任何适合的竖直厚度。在一些实施例中，导电层级20和绝缘层级18可具有在从约10纳米(nm)到约300nm的范围内的竖直厚度。在一些实施例中，导电层级20可与绝缘层级18具有大约相同的竖直厚度。在其它实施例中，导电层级20可与绝缘层级18具有显著不同的竖直厚度。
竖直堆叠的存储器单元36形成竖直串(例如存储器单元的竖直NAND串)，其中每一串中的存储器单元的数目由导电层级20的数目确定。所述堆叠可包括任何合适数目个导电层级。举例来说，所述堆叠可具有8个导电层级、16个导电层级、32个导电层级、64个导电层级、512个导电层级、1028个导电层级等。
绝缘材料26和32可被视为形成延伸穿过堆叠15的开口40的侧壁38，其中这类侧壁沿着材料26向内并且沿着材料32向外呈波浪状。开口40当从上方观察时可具有连续形状；且可以是例如圆形、椭圆形等。因此，图1的侧壁38可由围绕开口40的外围延伸的连续侧壁构成。
电荷阻挡材料42沿着字线层级20的末端34延伸，并且通过绝缘材料32与字线层级20的导电材料30间隔开。在所说明的实施例中，电荷阻挡材料42包绕字线层级20的末端34。
电荷阻挡材料42形成存储器单元30的电荷阻挡区域。电荷阻挡材料42可包括任何适合的组成物或组成物的组合；包含例如二氧化硅、一或多种高k电介质材料等。在一些实施例中，绝缘材料32和电荷阻挡材料42一起形成存储器单元36的电荷阻挡区域。
电荷存储材料44沿着字线层级20的末端34(即，控制栅极区域35)延伸，并且通过电荷阻挡材料32/42与末端34间隔开。电荷存储材料44可包括任何适合的组成物或组成物的组合；且在一些实施例中，可包括浮动栅极材料(例如，掺杂或非掺杂硅)或电荷捕集材料(例如，氮化硅、金属点等)。在一些实施例中，电荷存储材料44可包括包括硅和氮的材料，主要由包括硅和氮的材料组成，或由包括硅和氮的材料组成。在一些实施例中，电荷存储材料44可由氮化硅组成，并且可具有在从约3nm到约10nm的范围内的水平厚度T1。在一些方面中，“电荷捕集”是指可以可逆方式捕获电荷载流子(例如，电子或电洞)的能量阱。
在竖直堆叠式分段43中提供电荷存储材料44，所述竖直堆叠式分段43通过间隙45彼此间隔开。间隙45可以被称作中介区域，其中阻止穿过所述中介区域的电荷迁移。在一些实施例中，电荷存储材料44包括电荷捕集材料(例如，氮化硅)，且间隙45防止电荷在竖直相邻存储器单元36之间迁移。相反地，常规三维NAND存储器阵列可具有沿着NAND串的所有竖直堆叠的存储器单元延伸的电荷捕集材料的连续层，且这可能非所要地启动NAND串的存储器单元之间的电荷迁移并且造成数据丢失。图1的实施例与这类常规三维NAND存储器阵列相比可具有改进的数据保持。
栅极电介质材料46沿着电荷存储材料42竖直延伸，并且延伸到间隙45中。栅极电介质材料46可包括任何适合组成物或组成物的组合；且在一些实施例中，可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成。栅极电介质材料46形成存储器单元36的栅极电介质区域。在一些实施例中，层级18的绝缘材料26可被视为第一绝缘材料，且栅极电介质材料46可被视为处于电荷存储材料44的分段之间的间隙45内的第二绝缘材料。第一绝缘材料26和第二绝缘材料46在一些实施例中可为彼此相同的组成物(例如，可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成)，或在其它实施例中可在组成物上不同于彼此。第一绝缘材料26和第二绝缘材料46沿着界面47彼此接合。在一些实施例中，空隙49(以虚线示出以指示其为任选的)可沿着界面47延伸到第一绝缘材料26中。如下文参考图10更详细地论述，空隙49可在沉积材料26期间形成。栅极电介质材料可充当电荷载流子在编程操作、擦除操作等期间隧穿或以其它方式穿过的材料。在一些情境中，栅极电介质材料可简单地称为绝缘材料或电介质材料。
在示出的实施例中，第一绝缘材料26具有沿着界面47的竖直厚度T2，且第二绝缘材料46具有沿着界面47的竖直厚度T3。竖直厚度T3小于竖直厚度T2，且在一些实施例中，可小于或等于竖直厚度T2的约二分之一。在一些实施例中，材料26和46的竖直厚度T2和T3可以分别被称作第一竖直厚度和第二竖直厚度。
沟道材料48沿着栅极电介质材料46竖直延伸(并且，在一些实施例中，可被视为沿着堆叠15竖直延伸)，并且通过栅极电介质材料46与电荷存储材料44间隔开。沟道材料48可包括任何适合的组成物或组成物的组合，且在一些实施例中，可包括适当掺杂的硅，主要由适当掺杂的硅组成，或由适当掺杂的硅组成沟道材料被称为“竖直延伸”以指示其大体延伸穿过堆叠15。竖直延伸的材料48(和在本文中描述为竖直延伸的其它材料)可(如所示)相对于层级18和20的上部表面大体正交地延伸，或并非如此；取决于例如开口40是否具有大体正交于层级18和20的上部表面的侧壁。
在一些实施例中，栅极电介质材料46可被视为电荷隧穿材料；即，电荷在编程操作、擦除操作等期间在存储器单元36的电荷存储材料44与沟道材料48之间隧穿的材料。电荷隧穿材料可如上文所描述包括二氧化硅，或可包括带隙工程化材料(例如横向地包夹在两种氧化物之间的氮化硅，其中所述氧化物中的一种或两种可为二氧化硅)。
在所说明的实施例中，绝缘区域50沿着开口40的中间延伸。绝缘区域50可包括任何适合的绝缘组成物；包含例如二氧化硅、氮化硅等。替代地，绝缘区域50的至少一部分可为空隙。具有眼中开口40的中间向下延伸的绝缘区域50的所说明的实施例一种所谓的中空沟道配置。在其它实施例中，沟道材料48可完全填充开口40的中心区域以在这类中心区域内形成竖直延伸的底座。
堆叠15被基底52支撑。中断部设置于基底52与堆叠15之间以指示可在基底52与堆叠15之间存在额外材料和/或集成电路结构。在一些应用中，这类额外集成式材料可包含例如源极侧选择栅极材料(SGS材料)。
基底52可包括半导体材料；且可例如包括单晶硅，主要由单晶硅组成，或由单晶硅组成。基底52可以被称作半导体衬底。术语“半导体衬底”是指包括半导电材料的任何构造，包含但不限于例如半导电晶片的块体半导电材料(单独地或处于包括其它材料的组合件中)，以及半导电材料层(单独地或处于包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，基底52可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。这类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。
图2示出说明另一实例配置的具有NAND存储器阵列12a的构造10a。图2的配置类似于图1的配置，不同之处在于间隙45(图1)置换成电荷存储材料44的变薄区域51。变薄区域51沿着控制栅极区域35具有比电荷存储材料的厚度T1小得多的厚度T4。变薄区域51形成为薄到足以阻止电荷迁移，并且相应地对应于存储器单元36之间的阻止从一个存储器单元到另一存储器单元的电荷迁移的中介区域。在一些实施例中，变薄区域51的厚度T4可小于存储器单元36内的电荷存储材料分段的厚度T1的一半。在一些实施例中，变薄区域51的厚度T4可小于约2nm、小于约1nm、小于约0.5nm等。在一些实施例中，变薄区域51可为约1单层厚。
可使用任何适合方法制造图1和2的三维NAND配置。参考图3-22描述实例方法。参考图3-12描述第一实例实施例方法。
参考图3，构造10b包含在基底52上方的交替式第一层级62和第二层级64的竖直堆叠60。第一层级62包括第一材料66，且第二层级64包括第二材料68。第一材料66和第二材料68可包括任何适合的组成物或组成物的组合。第一材料66相对于第二材料68为可选择性移除的，且反之亦然。在一些实施例中，第一材料66包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成；且第二材料68包括氮化硅，主要由氮化硅组成或由氮化硅组成。
参考图4，开口40形成为延伸穿过堆叠60。可使用任何适合的方法形成开口40。举例来说，经图案化掩模(未示出)可形成于堆叠60上方以界定开口40的位置，并且接着开口40可通过一或多种适合的蚀刻形成为延伸穿过堆叠60。随后，可移除经图案化掩模。
开口40具有沿着第一材料66和第二材料68延伸的侧壁65。
参考图5，第一层级62相对于第二层级64凹入。可使用使第一材料66相对于第二材料68为选择性的任何适合蚀刻来实现这类凹进。在第一层级62凹入之后，第二层级64具有向外延伸到超出凹入的第一层级62的突出末端70。腔72在突出末端70之间延伸到第一层级62中。开口40的波浪状侧壁表面73延伸到腔72中并且围绕突出末端70。
参考图6，沿着波浪状侧壁表面73形成电荷阻挡材料42，并且沿着电荷阻挡材料42形成电荷存储材料44。材料42/44延伸到腔72中并且围绕突出末端70。在一些实施例中，材料42/44可被视为腔72的内衬。电荷挡块可具有存储器单元中的如下功能：在编程模式中，电荷挡块可阻止电荷载流子离开电荷存储材料(例如，浮动栅极材料、电荷捕集材料等)朝向控制栅极传送，且在擦除模式中，电荷挡块可阻止电荷载流子从控制栅极流入电荷存储材料。电荷阻挡区域可包括提供所要电荷阻挡性质的任何合适材料或结构；且可例如包括：控制栅极与电荷存储材料之间的绝缘材料；电荷捕集材料的最外部部分，在所述最外部部分中的材料是电介质并且独立于在这类部分中的存储“电荷”处；控制栅极与电荷捕集材料之间的界面等。
参考图7，栅极电介质材料46形成为沿着电荷存储材料44竖直延伸，并且填充腔72。沟道材料48形成为沿着栅极电介质材料46竖直延伸。绝缘材料74接着形成于开口40的剩余的中心区域内。绝缘材料74形成上文参考图1所描述的绝缘区域50；且可包括任何适合的组成物或组成物的组合(例如氮化硅、二氧化硅等)。在一些实施例中，可省略绝缘材料74，且可在开口40的中心区域内留有空隙。替代地，沟道材料48可形成为完全填充开口40。
参考图8，移除第一材料66(图7)，以保留空隙76。可通过使第一材料66相对于第二材料68为选择性的任何适合蚀刻来实现这类移除。在未示出的处理步骤中，可形成穿过堆叠60的狭缝(图7)以提供对第一和第二层级62/64的接近(图7)。蚀刻剂可流动到这类狭缝中以接近第一材料66(图7)。
参考图9，用提供于空隙76中的蚀刻剂蚀刻电荷阻挡材料42和电荷存储材料44。所述蚀刻移除腔72内的电荷存储材料42和电荷阻挡材料44的区域以暴露栅极电介质材料46的表面，并且将电荷存储材料42和电荷阻挡材料44分别图案化成围绕突出部70延伸的分段77和43。
从空隙76内对电荷阻挡材料42和电荷存储材料44中的一种或两种的蚀刻可用与用以形成空隙76的蚀刻剂相同的蚀刻剂进行，或可用与用以形成空隙76的蚀刻剂不同的蚀刻剂进行。
参考图10，绝缘材料26形成于空隙76内。在一些实施例中，绝缘材料26可以被称作第三材料以与图3的第一材料66和第二材料68区分开。在材料26沉积于空隙76内之后，空隙49(以虚线示出以指示其为任选的)取决于例如材料26的组成物、所使用的沉积条件等可或可不保持为材料26内的钥匙孔空隙。在示出的实施例中，材料26沿着界面47接触栅极电介质材料46。
参考图11，移除第二材料68(图10)以留下空隙80。可通过使第二材料68相对于材料26和42为选择性的任何适合的蚀刻来实现这类移除。空隙80可以被称作第二空隙以将其与在图8的处理阶段处形成的第一空隙76区分开。术语“第一空隙”可用以指代通过移除第一材料66形成的空隙(图3)，且术语“第二空隙”可用以指代通过移除第二材料68形成的空隙。第二空隙可在第一空隙之后形成，如图8-11的处理中所示；或可在第一空隙之前形成(如所示出，在下文参考图13-15描述的处理中)。
在一些实施例中，任选的空隙49可以被称作第三空隙以将其与第一空隙76和第二空隙80区分开。
参考图12，绝缘材料32形成于空隙80(图10)内以为空隙加衬，并且进而变成空隙内的绝缘内衬。绝缘材料32可如上文参考图1所论述包括高k材料(例如，氧化铝、氧化铪、氧化锆、氧化钽等中的一或多种)，且可为电荷阻挡材料。
导电材料30在形成绝缘材料32之后形成于经加衬空隙80(图10)内，并且接着导电材料28形成于空隙80(图10)内。导电材料28可被视为导电芯(如上文参考图1所论述)，且导电材料30可被视为环绕导电芯的外导电层(也如上文关于图1所论述)。
图12的构造10b包括类似于上文参考图1所论述的NAND存储器阵列12的NAND存储器阵列12b。
参考图13-17描述制作NAND存储器阵列的第二实例实施例方法。
参考图13，示出在跟在图7的处理阶段之后的处理阶段的构造10c。构造10c示出为在移除第二材料68(图7)以留下空隙80(所谓的“第二空隙”)之后。可通过使第二材料68相对于材料66和42为选择性的任何适合的蚀刻来实现这类移除。
参看图14，材料28、30和32形成于第二空隙80(图13)内。
参看图15，移除第一材料66(图14)以留下空隙76(所谓的“第一空隙”)。可通过使第一材料66相对于电荷阻挡材料32和42为选择性的任何适合的蚀刻来实现这类移除。
参考图16，在类似于上文参考图9所描述的处理的处理中用提供于空隙76中的蚀刻剂蚀刻电荷阻挡材料42和电荷存储材料44。
参考图17，绝缘材料26形成于空隙76(图16)内。图17的构造10c包括类似于上文参考图1所论述的NAND存储器阵列12的NAND存储器阵列12c。
参考图18-20描述制作NAND存储器阵列的第三实例实施例方法。
参考图18，示出在跟在图8的处理阶段之后的处理阶段处的构造10d。构造10d示出为在进入第一空隙76的蚀刻从腔72内移除电荷阻挡材料42并且使电荷存储材料44变薄之后。与上文参考图9所描述的处理相比，电荷存储材料44变薄，但不被移除。电荷存储材料44可变薄到具有上文参考图2所描述的尺寸的最终厚度T4。
参考图19，绝缘材料26通过类似于上文参考图10所描述的处理的处理形成于空隙76(图18)内。
参考图20，用类似于上文参考图11所描述的处理的处理移除第二材料68(图19)以留下空隙(如图11的空隙80)；且接着使材料28、20和32通过类似于上文参考图12所描述的处理的处理形成于空隙内。
图20的构造l0d包括类似于上文参考图2所论述的NAND存储器阵列12a的NAND存储器阵列12d。
参考图21和22描述制作NAND存储器阵列的第四实例实施例方法。
参考图21，示出在跟在图15的处理阶段之后的处理阶段处的构造10e。构造10e示出为在进入第一空隙76的蚀刻从腔72内移除电荷阻挡材料42并且使电荷存储材料44变薄之后。与上文参考图16所描述的处理相比，电荷存储材料44变薄，但不被移除。电荷存储材料44可变薄到具有上文参考图2所描述的尺寸的最终厚度T4。
参考图22，绝缘材料26通过类似于上文参考图10所描述的处理的处理形成于空隙76(图21)内。
图22的构造10e包括类似于上文参考图2所论述的NAND存储器阵列12a的NAND存储器阵列12e。
上文所描述的结构可并入到电子系统中。这类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。
除非另外规定，否则本文中所描述的各种材料、物质、组合物可由现在已知或待开发的任何合适的方法形成，包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“电介质”和“电绝缘”两者可用于描述具有绝缘电性质的材料。所述术语在本公开中被视为同义的。在一些情况下的术语“电介质”和在其它情况下的术语“电绝缘”可用于在本公开内提供语言变化以简化所附权利要求书内的前提基础，而非用于指示任何显著化学或电差异。
图式中的各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所示定向旋转。本文中所提供的描述和所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，而无关乎结构是处于图式的特定定向中，还是相对于这类定向旋转。
随附图解说明的截面图仅示出横截面的平面内的特征，且不示出横截面的平面后面的材料，以便简化图式。
当结构被称作“在另一结构上”或“抵靠另一结构”时，所述结构可直接在另一结构上或还可能存在中介结构。相反地，当结构被称作“直接在另一结构上”或“直接抵靠另一结构”时，不存在中介结构。
结构(例如，层、材料等)可以被称作“竖直延伸”以指示所述结构大体从下伏基底(例如，衬底)向上延伸。竖直延伸的结构可或可不相对于基底的上表面大体正交延伸。
一些实施例包含一种具有交替式绝缘层级和字线层级的竖直堆叠的NAND存储器阵列。所述字线层级具有对应于控制栅极区域的末端。电荷捕集材料沿着所述字线层级的所述控制栅极区域，并且通过电荷阻挡材料与所述控制栅极区域间隔开。沿着竖直相邻字线层级的所述电荷捕集材料通过中介区域间隔开，其中阻止穿过所述中介区域的电荷迁移。沟道材料沿着所述堆叠竖直延伸，并且通过电荷隧穿材料与所述电荷捕集材料间隔开。
一些实施例包含一种具有交替式绝缘层级和字线层级的竖直堆叠的NAND存储器阵列。所述字线层级具有对应于控制栅极区域的末端。所述绝缘层级包括竖直处于所述字线层级之间的第一绝缘材料。电荷捕集材料沿着所述字线层级的所述控制栅极区域，并且通过电荷阻挡材料与所述控制栅极区域间隔开。沿着竖直相邻字线层级的所述电荷捕集材料通过阻止电荷迁移的第二绝缘材料的中介区域间隔开。沟道材料沿着所述堆叠竖直延伸并且通过电荷隧穿材料与所述电荷捕集材料间隔开。
一些实施例包含一种具有交替式绝缘层级和字线层级的竖直堆叠的NAND存储器阵列。所述字线层级具有对应于控制栅极区域的末端。所述绝缘层级包括竖直处于所述字线层级之间的第一绝缘材料。电荷捕集材料沿着所述字线层级的所述控制栅极区域，并且通过电荷阻挡材料与所述控制栅极区域间隔开。沿着竖直相邻字线层级的所述电荷捕集材料通过第二绝缘材料的中介区域间隔开。所述电荷捕集材料包括硅和氮。所述第二绝缘材料包括氧化物。空隙沿着所述第一绝缘材料与第二绝缘材料的界面延伸到所述第一绝缘材料中。沟道材料沿着所述堆叠竖直延伸并且通过电荷隧穿材料与所述电荷捕集材料间隔开。
一些实施例包含一种形成NAND存储器阵列的方法。形成交替式第一层级和第二层级的竖直堆叠。所述第一层级包括第一材料，且所述第二层级包括第二材料。使所述第一层级相对于所述第二层级凹入。所述第二层级具有延伸到超过所述凹入的第一层级的突出末端。腔在所述突出末端之间延伸到所述第一层级中。围绕所述第二层级的所述末端形成电荷存储材料。所述电荷存储材料延伸到所述腔中以为所述腔加衬。形成沿着所述电荷存储材料竖直延伸的电荷隧穿材料。所述电荷隧穿材料填充所述经加衬腔。形成沿着所述电荷隧穿材料竖直延伸的沟道材料。移除所述第一材料以留下第一空隙。用提供于所述第一空隙中的蚀刻剂蚀刻到所述电荷存储材料中。在蚀刻到所述电荷存储材料中之后，在所述第一空隙内形成绝缘性第三材料。移除所述第二材料以形成第二空隙。在所述第二空隙内形成导电层级。所述导电层级是所述NAND存储器阵列的字线层级并且具有对应于控制栅极区域的末端。所述控制栅极区域与所述电荷存储材料相邻。
一些实施例包含一种形成NAND存储器阵列的方法。形成交替式第一层级和第二层级的竖直堆叠。所述第一层级包括第一材料，且所述第二层级包括第二材料。使所述第一层级相对于所述第二层级凹入。所述第二层级具有延伸到超过所述凹入的第一层级的突出末端。腔在所述突出末端之间延伸到所述第一层级中。围绕所述第二层级的所述末端形成第一电荷阻挡材料。在所述第一电荷阻挡材料上方并且围绕所述第二层级的所述末端形成氮化硅。所述氮化硅和所述第一电荷阻挡材料延伸到所述腔中以为所述腔加衬。形成沿着所述氮化硅竖直延伸的电荷隧穿材料。所述电荷隧穿材料延伸到所述经加衬腔中。形成沿着所述电荷隧穿材料竖直延伸的沟道材料。移除所述第一材料以留下第一空隙。用提供于所述第一空隙中的蚀刻剂蚀刻所述氮化硅。在蚀刻到所述氮化硅中之后，在所述第一空隙内形成绝缘性第三材料。移除所述第二材料以形成第二空隙。用第二电荷阻挡材料为所述第二空隙加衬。在所述经加衬第二空隙内形成导电层级。所述导电层级是所述NAND存储器阵列的字线层级并且具有对应于控制栅极区域的末端。所述控制栅极区域与所述氮化硅相邻。所述导电层级中的每一个包括被外导电层环绕的导电芯。所述导电芯与所述外导电层包括不同的组成物。

Claims (37)

1.一种NAND存储器阵列，其包括：
交替式绝缘层级和字线层级的竖直堆叠，所述字线层级具有对应于控制栅极区域的末端；
电荷捕集材料，其沿着所述字线层级的所述控制栅极区域，并且通过电荷阻挡材料与所述控制栅极区域间隔开；沿着竖直相邻字线层级的所述电荷捕集材料通过中介区域间隔开，其中阻止穿过所述中介区域的电荷迁移；和
沟道材料，其沿着所述堆叠竖直延伸并且通过电荷隧穿材料与所述电荷捕集材料间隔开。
2.根据权利要求1所述的NAND存储器阵列，其中所述电荷捕集材料包括硅和氮。
3.根据权利要求1所述的NAND存储器阵列，其中所述中介区域是延伸穿过所述电荷捕集材料的间隙。
4.根据权利要求1所述的NAND存储器阵列，其中所述中介区域是所述电荷捕集材料的变薄区域；沿着所述控制栅极区域的所述电荷捕集材料具有第一厚度，且所述电荷捕集材料的所述变薄区域具有小于所述第一厚度的二分之一的第二厚度。
5.根据权利要求4所述的NAND存储器阵列，其中所述第二厚度小于2nm。
6.根据权利要求4所述的NAND存储器阵列，其中所述第二厚度小于0.5nm。
7.一种NAND存储器阵列，其包括：
交替式绝缘层级和字线层级的竖直堆叠，所述字线层级具有对应于控制栅极区域的末端；所述绝缘层级包括竖直处于所述字线层级之间的第一绝缘材料；
电荷捕集材料，其沿着所述字线层级的所述控制栅极区域，并且通过电荷阻挡材料与所述控制栅极区域间隔开；沿着竖直相邻字线层级的所述电荷捕集材料通过阻止电荷迁移的第二绝缘材料的中介区域间隔开；和
沟道材料，其沿着所述堆叠竖直延伸并且通过电荷隧穿材料与所述电荷捕集材料间隔开。
8.根据权利要求7所述的NAND存储器阵列，其中所述电荷捕集材料包括硅和氮。
9.根据权利要求7所述的NAND存储器阵列，其包括沿着所述第一绝缘材料与第二绝缘材料的界面延伸到所述第一绝缘材料中的空隙。
10.根据权利要求7所述的NAND存储器阵列，其中所述第一绝缘材料具有沿着所述第一绝缘材料与第二绝缘材料的所述界面的第一竖直厚度，且其中所述第二绝缘材料具有沿着所述第一绝缘材料与第二绝缘材料的所述界面的小于或等于所述第一竖直厚度的约二分之一的第二竖直厚度。
11.根据权利要求7所述的NAND存储器阵列，其中所述第一绝缘材料与第二绝缘材料是彼此相同的组成物。
12.根据权利要求7所述的NAND存储器阵列，其中所述第一绝缘材料与第二绝缘材料是相对于彼此的不同组成物。
13.根据权利要求7所述的NAND存储器阵列，其中每一字线层级包括被外导电层环绕的导电芯；其中所述导电芯与所述外导电层包括不同组成物。
14.根据权利要求13所述的NAND存储器阵列，其中所述导电芯包括一或多种金属；且其中所述外导电层包括金属氮化物。
15.根据权利要求13所述的NAND存储器阵列，其另外包括环绕每一导电层级的所述外导电层的高k电介质材料。
16.一种NAND存储器阵列，其包括：
交替式绝缘层级和字线层级的竖直堆叠，所述字线层级具有对应于控制栅极区域的末端；所述绝缘层级包括竖直处于所述字线层级之间的第一绝缘材料；
电荷捕集材料，其沿着所述字线层级的所述控制栅极区域，并且通过电荷阻挡材料与所述控制栅极区域间隔开；沿着竖直相邻字线层级的所述电荷捕集材料通过第二绝缘材料的中介区域间隔开；所述电荷捕集材料包括硅和氮，所述第二绝缘材料包括氧化物；
空隙，其沿着所述第一绝缘材料与第二绝缘材料的界面延伸到所述第一绝缘材料中；和
沟道材料，其沿着所述堆叠竖直延伸并且通过电荷隧穿材料与所述电荷捕集材料间隔开。
17.根据权利要求16所述的NAND存储器阵列，其中所述第一绝缘材料具有沿着所述第一绝缘材料与第二绝缘材料的所述界面的第一竖直厚度，且其中所述第二绝缘材料具有沿着所述第一绝缘材料与第二绝缘材料的所述界面的小于或等于所述第一竖直厚度的约二分之一的第二竖直厚度。
18.根据权利要求16所述的NAND存储器阵列，其中所述第一绝缘材料与第二绝缘材料是彼此相同的组成物。
19.根据权利要求16所述的NAND存储器阵列，其中所述第一绝缘材料与第二绝缘材料是相对于彼此的不同组成物。
20.一种形成NAND存储器阵列的方法，其包括：
形成交替式第一层级和第二层级的竖直堆叠；所述第一层级包括第一材料，且所述第二层级包括第二材料；
使所述第一层级相对于所述第二层级凹入；所述第二层级具有延伸到超过所述凹入的第一层级的突出末端；腔在所述突出末端之间延伸到所述第一层级中；
围绕所述第二层级的所述末端形成电荷存储材料；所述电荷存储材料延伸到所述腔中以为所述腔加衬；
形成沿着所述电荷存储材料竖直延伸的电荷隧穿材料；所述电荷隧穿材料填充所述经加衬腔；
形成沿着所述电荷隧穿材料竖直延伸的沟道材料；
移除所述第一材料以留下第一空隙；
用提供于所述第一空隙中的蚀刻剂蚀刻到所述电荷存储材料中；
在蚀刻到所述电荷存储材料中之后，在所述第一空隙内形成绝缘性第三材料；
移除所述第二材料以形成第二空隙；和
在所述第二空隙内形成导电层级；所述导电层级是所述NAND存储器阵列的字线层级并且具有对应于控制栅极区域的末端；所述控制栅极区域与所述电荷存储材料相邻。
21.根据权利要求20所述的方法，其中所述第一空隙在所述第二空隙之前形成。
22.根据权利要求20所述的方法，其中所述第一空隙在所述第二空隙之后形成。
23.根据权利要求20所述的方法，其中所述电荷存储材料是电荷捕集材料。
24.根据权利要求23所述的方法，其中所述进入所述电荷捕集材料的蚀刻使所述腔内的所述电荷捕集材料的区域变薄。
25.根据权利要求23所述的方法，其中所述电荷捕集材料包括硅和氮。
26.根据权利要求20所述的方法，其中所述进入所述电荷存储材料的蚀刻移除所述腔内的所述电荷存储材料的区域以暴露所述电荷隧穿材料的表面，且其中所述绝缘性第三材料接触所述电荷隧穿材料的所述暴露表面。
27.根据权利要求26所述的方法，其中第三空隙保持沿着其中所述绝缘性第三材料接触所述电荷隧穿材料的界面。
28.根据权利要求26所述的方法，其中所述绝缘性第三材料与所述电荷隧穿材料是相对于彼此的不同组成物。
29.根据权利要求26所述的方法，其中所述绝缘性第三材料与所述电荷隧穿材料是彼此相同的组成物。
30.根据权利要求20所述的方法，其在围绕所述第二层级的所述末端形成所述电荷存储材料之前围绕所述第二层级的所述末端形成电荷阻挡材料，以及/或在所述第二空隙内形成所述导电层级之前在所述第二空隙内形成电荷阻挡材料以为所述第二空隙加衬。
31.一种形成NAND存储器阵列的方法，其包括：
形成交替式第一层级和第二层级的竖直堆叠；所述第一层级包括第一材料，且所述第二层级包括第二材料；
使所述第一层级相对于所述第二层级凹入；所述第二层级具有延伸到超过所述凹入的第一层级的突出末端；腔在所述突出末端之间延伸到所述第一层级中；
围绕所述第二层级的所述末端形成第一电荷阻挡材料；
在所述第一电荷阻挡材料上方并且围绕所述第二层级的所述末端形成氮化硅；所述氮化硅和所述第一电荷阻挡材料延伸到所述腔中以为所述腔加衬；
形成沿着所述氮化硅竖直延伸的电荷隧穿材料；所述电荷隧穿材料延伸到所述经加衬腔中；
形成沿着所述电荷隧穿材料竖直延伸的沟道材料；
移除所述第一材料以留下第一空隙；
用提供于所述第一空隙中的蚀刻剂蚀刻到所述氮化硅中；
在蚀刻到所述氮化硅中之后，在所述第一空隙内形成绝缘性第三材料；
移除所述第二材料以形成第二空隙；
用第二电荷阻挡材料为所述第二空隙加衬；和
在所述经加衬第二空隙内形成导电层级，所述导电层级是所述NAND存储器阵列的字线层级并且具有对应于控制栅极区域的末端；所述控制栅极区域与所述氮化硅相邻；所述导电层级中的每一个包括被外导电层环绕的导电芯，其中所述导电芯与所述外导电层包括不同的组成物。
32.根据权利要求31所述的方法，其中所述进入所述氮化硅的蚀刻使所述腔内的所述氮化硅的区域变薄。
33.根据权利要求32所述的方法，其中所述氮化硅的所述变薄区域具有小于或等于所述氮化硅的原始厚度的约二分之一的厚度。
34.根据权利要求31所述的方法，其中所述进入所述氮化硅的蚀刻移除所述腔内的所述氮化硅的区域以暴露所述电荷隧穿材料的表面，且其中所述绝缘性第三材料接触所述电荷隧穿材料的所述暴露表面。
35.根据权利要求34所述的方法，其中第三空隙保持沿着其中所述绝缘性第三材料接触所述电荷隧穿材料的界面。
36.根据权利要求34所述的方法，其中所述绝缘性第三材料与所述电荷隧穿材料是相对于彼此不同的组成物。
37.根据权利要求34所述的方法，其中所述绝缘性第三材料与所述电荷隧穿材料是彼此相同的组成物。
CN201880009133.1A 2017-02-01 2018-01-31 Nand存储器阵列以及形成nand存储器阵列的方法 Withdrawn CN110249428A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/422,307 US10431591B2 (en) 2017-02-01 2017-02-01 NAND memory arrays
US15/422,307 2017-02-01
PCT/US2018/016144 WO2018144538A1 (en) 2017-02-01 2018-01-31 Nand memory arrays, and methods of forming nand memory arrays

Publications (1)

Publication Number Publication Date
CN110249428A true CN110249428A (zh) 2019-09-17

Family

ID=62980215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880009133.1A Withdrawn CN110249428A (zh) 2017-02-01 2018-01-31 Nand存储器阵列以及形成nand存储器阵列的方法

Country Status (6)

Country Link
US (3) US10431591B2 (zh)
EP (1) EP3577690A4 (zh)
JP (1) JP6884218B2 (zh)
KR (1) KR102237409B1 (zh)
CN (1) CN110249428A (zh)
WO (1) WO2018144538A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048516A (zh) * 2020-01-02 2020-04-21 长江存储科技有限责任公司 3d nand存储器件及其制造方法
TWI806338B (zh) * 2021-09-22 2023-06-21 日商鎧俠股份有限公司 半導體裝置

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102130558B1 (ko) * 2013-09-02 2020-07-07 삼성전자주식회사 반도체 장치
US10431591B2 (en) 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
US10083981B2 (en) 2017-02-01 2018-09-25 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
US10170493B1 (en) 2017-12-20 2019-01-01 Micron Technology, Inc. Assemblies having vertically-stacked conductive structures
US10283524B1 (en) 2017-12-20 2019-05-07 Micron Technology, Inc. Methods of filling horizontally-extending openings of integrated assemblies
US10593695B1 (en) 2018-10-17 2020-03-17 Micron Technology, Inc. Integrated assemblies having charge-trapping material arranged in vertically-spaced segments, and methods of forming integrated assemblies
US10770472B2 (en) * 2018-10-31 2020-09-08 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
KR102611730B1 (ko) * 2018-11-22 2023-12-07 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 및 그 제조 방법
CN109643718B (zh) * 2018-11-22 2019-10-18 长江存储科技有限责任公司 三维存储器器件及其制造方法
CN109643717B (zh) * 2018-11-22 2019-11-26 长江存储科技有限责任公司 三维存储器件及其制造方法
US11721727B2 (en) * 2018-12-17 2023-08-08 Sandisk Technologies Llc Three-dimensional memory device including a silicon-germanium source contact layer and method of making the same
CN110047839B (zh) * 2019-03-29 2020-05-19 长江存储科技有限责任公司 3d nand闪存及制备方法
CN110071114B (zh) * 2019-03-29 2020-04-17 长江存储科技有限责任公司 3d nand闪存及其制备方法
CN110914986B (zh) 2019-03-29 2021-05-14 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896670B (zh) 2019-03-29 2021-06-08 长江存储科技有限责任公司 三维存储器件及其制造方法
EP3878013B1 (en) * 2019-03-29 2024-04-03 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabrication methods thereof
CN110061008B (zh) * 2019-03-29 2020-11-17 长江存储科技有限责任公司 3d nand闪存及其制备方法
CN110137176B (zh) * 2019-03-29 2020-06-23 长江存储科技有限责任公司 3d nand闪存及制备方法
TWI749360B (zh) * 2019-03-29 2021-12-11 大陸商長江存儲科技有限責任公司 三維記憶體及其製造方法
CN110896671B (zh) * 2019-03-29 2021-07-30 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896672B (zh) 2019-03-29 2021-05-25 长江存储科技有限责任公司 三维存储器件及其制造方法
JP2022519752A (ja) * 2019-03-29 2022-03-24 長江存儲科技有限責任公司 ３次元メモリデバイス
US11056497B2 (en) * 2019-05-09 2021-07-06 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11289501B2 (en) * 2019-05-20 2022-03-29 Micron Technology, Inc. Integrated assemblies having vertically-extending channel material with alternating regions of different dopant distributions, and methods of forming integrated assemblies
US10957775B2 (en) 2019-07-01 2021-03-23 Micron Technology, Inc. Assemblies having conductive structures with three or more different materials
US11244954B2 (en) * 2019-08-22 2022-02-08 Micron Technology, Inc. Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
US11024644B2 (en) * 2019-08-22 2021-06-01 Micron Technology, Inc. Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
US11081497B2 (en) * 2019-08-22 2021-08-03 Micron Technology, Inc. Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
CN112768461B (zh) * 2019-09-20 2023-10-20 长江存储科技有限责任公司 三维存储器件及其制造方法
KR20210060723A (ko) * 2019-11-18 2021-05-27 삼성전자주식회사 반도체 장치
EP3828918A1 (en) 2019-11-29 2021-06-02 Imec VZW Low parasitic ccb heterojunction bipolar transistor
JP2021118234A (ja) * 2020-01-23 2021-08-10 キオクシア株式会社 半導体記憶装置
CN111373538B (zh) * 2020-02-17 2021-08-17 长江存储科技有限责任公司 三维存储器件及其制造方法
KR20210106295A (ko) 2020-02-20 2021-08-30 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20210106293A (ko) * 2020-02-20 2021-08-30 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20210106294A (ko) 2020-02-20 2021-08-30 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN115349171A (zh) * 2020-05-30 2022-11-15 华为技术有限公司 一种铁电存储器及其制作方法、电子设备
US11889683B2 (en) * 2020-07-01 2024-01-30 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
KR20220009296A (ko) 2020-07-15 2022-01-24 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20220009295A (ko) 2020-07-15 2022-01-24 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102537270B1 (ko) * 2020-09-15 2023-05-26 한양대학교 산학협력단 백 게이트 구조를 기반으로 강유전체층을 이용하는 3차원 플래시 메모리
KR102504650B1 (ko) * 2020-10-21 2023-02-28 한양대학교 산학협력단 집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법
KR102493068B1 (ko) * 2020-10-13 2023-01-30 한양대학교 산학협력단 듀얼 게이트 구조의 3차원 플래시 메모리 및 그 동작 방법
WO2022080842A1 (ko) * 2020-10-13 2022-04-21 한양대학교 산학협력단 3차원 플래시 메모리, 그 제조 방법 및 그 동작 방법
US11488975B2 (en) * 2020-10-27 2022-11-01 Sandisk Technologies Llc Multi-tier three-dimensional memory device with nested contact via structures and methods for forming the same
US11476276B2 (en) * 2020-11-24 2022-10-18 Macronix International Co., Ltd. Semiconductor device and method for fabricating the same
US20230037066A1 (en) * 2021-07-30 2023-02-02 Micron Technology, Inc. Integrated Assemblies and Methods of Forming Integrated Assemblies
US20230043163A1 (en) * 2021-08-06 2023-02-09 Micron Technology, Inc. Integrated Assemblies and Methods of Forming Integrated Assemblies
KR20240028041A (ko) * 2022-08-24 2024-03-05 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147824A1 (en) * 2009-12-16 2011-06-23 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
US20120049268A1 (en) * 2010-09-01 2012-03-01 Samsung Electronics Co., Ltd. Three dimensional semiconductor memory devices and methods of fabricating the same
CN104241294A (zh) * 2014-09-16 2014-12-24 华中科技大学 一种非易失性三维半导体存储器及其制备方法
US20150294980A1 (en) * 2014-04-09 2015-10-15 Jaegoo Lee Semiconductor Memory Devices Including Fine Patterns and Methods of Fabricatring the Same
WO2016025192A1 (en) * 2014-08-11 2016-02-18 Sandisk Technologies Inc. Three dimensional nand string with discrete charge trap segments
US9305934B1 (en) * 2014-10-17 2016-04-05 Sandisk Technologies Inc. Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420819B2 (en) 2005-06-23 2008-09-02 Inventec Corporation Expanding high speed transport interface hardware method for motherboard
US7829938B2 (en) 2005-07-14 2010-11-09 Micron Technology, Inc. High density NAND non-volatile memory device
US7646041B2 (en) * 2006-12-04 2010-01-12 Samsung Electronics Co., Ltd. Non-volatile memory devices including vertical channels, methods of operating, and methods of fabricating the same
CN101911287B (zh) * 2007-12-27 2013-05-15 株式会社东芝 半导体存储器件及其制造方法
KR101495806B1 (ko) * 2008-12-24 2015-02-26 삼성전자주식회사 비휘발성 기억 소자
KR101075494B1 (ko) 2009-12-18 2011-10-21 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
KR101773044B1 (ko) * 2010-05-24 2017-09-01 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법과, 이를 포함하는 메모리 모듈 및 시스템
US10128261B2 (en) * 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US8349681B2 (en) 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
KR20120007838A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 그 제조방법
KR101762823B1 (ko) 2010-10-29 2017-07-31 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 제조 방법
KR20120068392A (ko) 2010-12-17 2012-06-27 삼성전자주식회사 비휘발성 메모리 소자 및 반도체 소자의 콘택 플러그의 제조 방법
JP5431386B2 (ja) * 2011-02-22 2014-03-05 株式会社東芝 半導体記憶装置
JP2012244180A (ja) 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
KR20130066950A (ko) 2011-12-13 2013-06-21 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
KR20130077441A (ko) 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 제조 방법
US8658499B2 (en) 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device
US9321513B2 (en) * 2012-08-03 2016-04-26 Cgg Services Sa Streamer coating device and method
KR20140042418A (ko) * 2012-09-28 2014-04-07 코오롱인더스트리 주식회사 폴리에스테르 필름
US10403766B2 (en) * 2012-12-04 2019-09-03 Conversant Intellectual Property Management Inc. NAND flash memory with vertical cell stack structure and method for manufacturing same
US8853818B2 (en) 2013-02-20 2014-10-07 Macronix International Co., Ltd. 3D NAND flash memory
US9184175B2 (en) 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
KR102091724B1 (ko) 2013-03-18 2020-03-20 삼성전자 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR102099294B1 (ko) 2013-05-13 2020-04-09 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9159845B2 (en) 2013-05-15 2015-10-13 Micron Technology, Inc. Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor
KR102078597B1 (ko) * 2013-06-27 2020-04-08 삼성전자주식회사 반도체 장치
KR102195112B1 (ko) 2013-11-19 2020-12-24 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9666449B2 (en) 2014-06-17 2017-05-30 Micron Technology, Inc. Conductors having a variable concentration of germanium for governing removal rates of the conductor during control gate formation
US9324729B2 (en) 2014-06-24 2016-04-26 Kabushiki Kaisha Toshiba Non-volatile memory device having a multilayer block insulating film to suppress gate leakage current
US9349745B2 (en) 2014-08-25 2016-05-24 Macronix International Co., Ltd. 3D NAND nonvolatile memory with staggered vertical gates
US9620514B2 (en) * 2014-09-05 2017-04-11 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9305937B1 (en) * 2014-10-21 2016-04-05 Sandisk Technologies Inc. Bottom recess process for an outer blocking dielectric layer inside a memory opening
US9449980B2 (en) * 2014-10-31 2016-09-20 Sandisk Technologies Llc Band gap tailoring for a tunneling dielectric for a three-dimensional memory structure
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
US9553100B2 (en) * 2014-12-04 2017-01-24 Sandisk Techologies Llc Selective floating gate semiconductor material deposition in a three-dimensional memory structure
US9443865B2 (en) 2014-12-18 2016-09-13 Sandisk Technologies Llc Fabricating 3D NAND memory having monolithic crystalline silicon vertical NAND channel
KR20160080365A (ko) 2014-12-29 2016-07-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9478558B2 (en) 2015-01-20 2016-10-25 Sandisk Technologies Llc Semiconductor structure with concave blocking dielectric sidewall and method of making thereof by isotropically etching the blocking dielectric layer
US9842847B2 (en) 2015-02-11 2017-12-12 Micron Technology, Inc. Drain select gate formation methods and apparatus
US9870945B2 (en) 2015-03-10 2018-01-16 Sandisk Technologies Llc Crystalline layer stack for forming conductive layers in a three-dimensional memory structure
US20160268292A1 (en) 2015-03-13 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US9659949B2 (en) 2015-03-23 2017-05-23 Micron Technology, Inc. Integrated structures
US9613975B2 (en) 2015-03-31 2017-04-04 Sandisk Technologies Llc Bridge line structure for bit line connection in a three-dimensional semiconductor device
US9601508B2 (en) * 2015-04-27 2017-03-21 Sandisk Technologies Llc Blocking oxide in memory opening integration scheme for three-dimensional memory structure
US9627399B2 (en) 2015-07-24 2017-04-18 Sandisk Technologies Llc Three-dimensional memory device with metal and silicide control gates
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
KR102336739B1 (ko) * 2015-09-25 2021-12-06 삼성전자주식회사 비휘발성 메모리 장치
US9620512B1 (en) 2015-10-28 2017-04-11 Sandisk Technologies Llc Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device
US9659955B1 (en) * 2015-10-28 2017-05-23 Sandisk Technologies Llc Crystalinity-dependent aluminum oxide etching for self-aligned blocking dielectric in a memory structure
US9842851B2 (en) * 2015-10-30 2017-12-12 Sandisk Technologies Llc Three-dimensional memory devices having a shaped epitaxial channel portion
US9859363B2 (en) * 2016-02-16 2018-01-02 Sandisk Technologies Llc Self-aligned isolation dielectric structures for a three-dimensional memory device
US9721663B1 (en) * 2016-02-18 2017-08-01 Sandisk Technologies Llc Word line decoder circuitry under a three-dimensional memory array
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US9741737B1 (en) * 2016-04-15 2017-08-22 Micron Technology, Inc. Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US10529620B2 (en) 2016-07-13 2020-01-07 Sandisk Technologies Llc Three-dimensional memory device containing word lines formed by selective tungsten growth on nucleation controlling surfaces and methods of manufacturing the same
KR102563924B1 (ko) * 2016-08-05 2023-08-04 삼성전자 주식회사 수직형 메모리 소자
US9711229B1 (en) * 2016-08-24 2017-07-18 Sandisk Technologies Llc 3D NAND with partial block erase
US10083981B2 (en) 2017-02-01 2018-09-25 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
US10431591B2 (en) 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US9922992B1 (en) 2017-04-10 2018-03-20 Sandisk Technologies Llc Doping channels of edge cells to provide uniform programming speed and reduce read disturb
US9985049B1 (en) 2017-04-28 2018-05-29 Micron Technology, Inc. Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays
US10957775B2 (en) * 2019-07-01 2021-03-23 Micron Technology, Inc. Assemblies having conductive structures with three or more different materials

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147824A1 (en) * 2009-12-16 2011-06-23 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
US20120049268A1 (en) * 2010-09-01 2012-03-01 Samsung Electronics Co., Ltd. Three dimensional semiconductor memory devices and methods of fabricating the same
US20150294980A1 (en) * 2014-04-09 2015-10-15 Jaegoo Lee Semiconductor Memory Devices Including Fine Patterns and Methods of Fabricatring the Same
WO2016025192A1 (en) * 2014-08-11 2016-02-18 Sandisk Technologies Inc. Three dimensional nand string with discrete charge trap segments
CN104241294A (zh) * 2014-09-16 2014-12-24 华中科技大学 一种非易失性三维半导体存储器及其制备方法
US9305934B1 (en) * 2014-10-17 2016-04-05 Sandisk Technologies Inc. Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048516A (zh) * 2020-01-02 2020-04-21 长江存储科技有限责任公司 3d nand存储器件及其制造方法
CN111048516B (zh) * 2020-01-02 2022-04-29 长江存储科技有限责任公司 3d nand存储器件及其制造方法
TWI806338B (zh) * 2021-09-22 2023-06-21 日商鎧俠股份有限公司 半導體裝置

Also Published As

Publication number Publication date
JP6884218B2 (ja) 2021-06-09
JP2020505779A (ja) 2020-02-20
EP3577690A4 (en) 2020-01-22
US20180374860A1 (en) 2018-12-27
US10431591B2 (en) 2019-10-01
US20190378858A1 (en) 2019-12-12
US11201164B2 (en) 2021-12-14
KR102237409B1 (ko) 2021-04-08
KR20190104430A (ko) 2019-09-09
WO2018144538A1 (en) 2018-08-09
US20180219017A1 (en) 2018-08-02
US10340286B2 (en) 2019-07-02
EP3577690A1 (en) 2019-12-11

Similar Documents

Publication Publication Date Title
CN110249428A (zh) Nand存储器阵列以及形成nand存储器阵列的方法
US10541252B2 (en) Memory arrays, and methods of forming memory arrays
US10600807B2 (en) Integrated structures and methods of forming vertically-stacked memory cells
US10504917B2 (en) Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays
CN110062958A (zh) 用于形成三维存储器件的方法
US20130168752A1 (en) Nonvolatile memory device and method for fabricating the same
CN112530975A (zh) 三维存储器及其制备方法
US10658480B2 (en) Memory device
US11716851B2 (en) Semiconductor memory devices
CN112992910B (zh) 三维存储器及其制备方法
CN112289805A (zh) 凹槽结构的制作方法、三维nand存储器及其制作方法
CN113707663B (zh) 半导体结构、三维存储器及其制备方法
US20240164090A1 (en) Semiconductor device and fabrication method thereof, and memory system
US20240172437A1 (en) Method for removing sacrificial layers of a stack of a three-dimensional semiconductor structure in two steps
CN114864389A (zh) 三维存储器及其制备方法
CN114420697A (zh) 半导体存储器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190917

WW01 Invention patent application withdrawn after publication