CN107527921B - 一种三维存储器沟道的制备方法及三维存储器 - Google Patents
一种三维存储器沟道的制备方法及三维存储器 Download PDFInfo
- Publication number
- CN107527921B CN107527921B CN201710772625.3A CN201710772625A CN107527921B CN 107527921 B CN107527921 B CN 107527921B CN 201710772625 A CN201710772625 A CN 201710772625A CN 107527921 B CN107527921 B CN 107527921B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- substrate
- monocrystalline silicon
- medium layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title claims abstract description 71
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 22
- 238000010276 construction Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 230000026267 regulation of growth Effects 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000008520 organization Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种三维存储器沟道的制备方法及三维存储器，所述三维存储器的制备方法在第二沟槽中形成单晶硅立柱之前，先根据衬底上所有的第二沟槽的高度和深度参数确定所述衬底各区域的单晶硅生长工艺参数；然后根据所述衬底各区域的单晶硅生长工艺参数在所述第二沟槽中进行单晶硅的生长，实现生长高度均一的单晶硅立柱的目的，为后续沟道的沉积提供了良好的基础，从而提升了后续形成的沟道的质量，进而提升了三维存储器的电学性能。
Description
技术领域
本申请涉及半导体技术领域，更具体地说，涉及一种三维存储器沟道的制备方法及三维存储器。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器很难做到进一步提高其集成度和数据存储密度，因此，三维(3D)存储器应运而生。
三维NAND(与非)存储器是三维闪速存储器的一种，主要由衬底和位于衬底表面的多个沟道和多个堆叠结构构成，堆叠结构位于沟道的两侧，沟道的质量在很大程度上决定着三维存储器的电学性能。有研究发现，在形成沟道之前，在沟道形成位置的衬底中预先生长一个与衬底平齐的单晶硅立柱结构，有利于后续沟道多晶硅层的生长，有利于改善沟道质量，从而提升三维存储器的电学性能。
但是在实际的生产过程中发现，在衬底中形成单晶硅立柱的过程中，很难使生长的单晶硅立柱的高度保持一致，这不仅给后续的单晶硅立柱的刻蚀工艺的参数选择带来了一定的难度，也会导致刻蚀过后的单晶硅立柱的高度不一，进而影响后续沟道多晶硅层的生长，不利于后续生长的沟道的质量。
发明内容
为解决上述技术问题，本发明提供了一种三维存储器沟道的制备方法及三维存储器，以实现在生长沟道之前生长一个高度均一的单晶硅立柱，以提升后续生长的沟道的质量的目的。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种三维存储器沟道的制备方法，包括：
提供衬底，所述衬底表面具有叠层结构；所述叠层结构包括多个第一沟槽以及多层交错堆叠的第一介质层和牺牲层，所述牺牲层位于相邻的第一介质层之间，所述第一沟槽贯穿多层所述第一介质层和牺牲层，并暴露出所述衬底表面；
对所述第一沟槽暴露出的衬底进行刻蚀，获得第二沟槽；
根据所述衬底上所有第二沟槽的高度和深度参数确定所述衬底各区域的单晶硅生长工艺参数，所述单晶硅生长工艺参数包括：生长时间和生长功率；
根据所述衬底各区域的单晶硅生长工艺参数在所述第二沟槽中进行单晶硅生长，获得单晶硅立柱；
对所述单晶硅立柱进行刻蚀，以使所述单晶硅立柱与所述衬底表面平齐；
刻蚀去除所述叠层结构的牺牲层，并在相邻所述第一介质层之间形成存储介质层和金属栅；
在所述单晶硅立柱表面生长多晶硅层和多晶硅介质层，形成沟道。
可选的，所述根据所述衬底上所有第二沟槽的高度和深度参数确定所述衬底各区域的单晶硅生长工艺参数包括：
根据所述衬底上所有第二沟槽的高度和深度参数确定单晶硅的生长时间作为所述衬底所有区域的生长时间；
根据所述衬底上各区域的第二沟槽的高度和深度参数确定各区域单晶硅的生长功率。
可选的，所述根据所述衬底各区域的单晶硅生长工艺参数在所述第二沟槽中进行单晶硅生长，获得单晶硅立柱包括：
根据所述衬底各区域的单晶硅生长工艺参数，采用选择性外延生长工艺在所述第二沟槽中进行单晶硅生长，获得单晶硅立柱。
可选的，所述对所述第一沟槽暴露出的衬底进行刻蚀，获得第二沟槽包括：
对所述第一沟槽暴露出的衬底进行第一次刻蚀，获得待处理第二沟槽；
对所述待处理第二沟槽进行第二次刻蚀，以去除所述待处理第二沟槽表面的无定形硅；
对所述待处理第二沟槽进行第三次刻蚀，以去除所述待处理第二沟槽表面的氧化物层，获得所述第二沟槽。
可选的，所述对所述待处理第二沟槽进行第三次刻蚀，以去除所述待处理第二沟槽表面的氧化物层，获得所述第二沟槽包括：
利用氢氟酸对所述第二沟槽进行化学腐蚀，以去除所述待处理第二沟槽表面的氧化物层，获得所述第二沟槽。
可选的，所述第一次刻蚀和第二次刻蚀采用的刻蚀工艺为干法刻蚀或湿法刻蚀。
可选的，所述刻蚀去除所述叠层结构的牺牲层，并在相邻所述第一介质层之间形成存储介质层和金属栅包括：
刻蚀去除所述叠层结构的牺牲层，以为存储介质层的生长提供空间；
在所述第一介质层表面生长第一氧化物层；
在所述第一氧化物层表面生长第一氮化物层；
在所述第一氮化物层表面生长第二氧化物层，所述第一氧化物层、第一氮化物层和第二氧化物层构成所述存储介质层；
在所述第二氧化物层表面沉积金属栅。
可选的，所述在所述单晶硅立柱表面生长多晶硅层和多晶硅介质层，形成沟道包括：
在所述单晶硅立柱表面及所述第一沟槽表面生长多晶硅，形成具有第三沟槽的多晶硅层；
在所述第三沟槽中生长多晶硅介质层，以填充所述第三沟槽；
对所述多晶硅介质层进行刻蚀，以使所述多晶硅介质层的高度小于所述多晶硅层的高度；
在所述多晶硅介质层表面生长多晶硅，以使所述多晶硅层包裹所述多晶硅介质层。
一种三维存储器，包括：衬底，所述衬底的第一表面具有共用源线和多个掺杂区；位于所述衬底第一表面平行排列的多个沟道和堆叠结构，所述堆叠结构包括位于所述沟道两侧的多层金属栅、多层第一介质层和多层存储介质层，多层所述金属栅和第一介质层交替堆叠设置，所述存储介质层位于所述金属栅和所述沟道之间，且与所述衬底第一表面接触；位于所述沟道背离所述衬底一端表面的接触孔，所述接触孔用于连接位线和字线；所述沟道采用上述任一项所述的三维存储器沟道的制备方法进行制备。
从上述技术方案可以看出，本发明实施例提供了一种三维存储器沟道的制备方法及三维存储器，发明人研究发现，在相同的单晶硅生长工艺参数的情况下，单晶硅立柱的生长高度在一定程度上由第二沟槽的高度和深度参数决定，因此，在具有不同的高度和深度参数的第二沟槽中生长单晶硅立柱时，可以根据其高度和深度参数确定单晶硅生长工艺参数，以实现在具有不同高度和深度参数的第二沟槽中生长相同或相近高度的单晶硅立柱的目的。基于上述发现，所述三维存储器的制备方法在第二沟槽中形成单晶硅立柱之前，先根据衬底上所有的第二沟槽的高度和深度参数确定所述衬底各区域的单晶硅生长工艺参数；然后根据所述衬底各区域的单晶硅生长工艺参数在所述第二沟槽中进行单晶硅的生长，实现生长高度均一的单晶硅立柱的目的，为后续沟道的沉积提供了良好的基础，从而提升了后续形成的沟道的质量，进而提升了三维存储器的电学性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请的一个实施例提供的一种三维存储器沟道的制备方法的流程示意图；
图2为图1中步骤S101提供的衬底及其表面结构的剖面结构示意图；
图3为图1中经过步骤S102后的衬底及其表面结构的剖面结构示意图；
图4为当第二沟槽宽度在80nm左右，且深度大于60nm时，在相同的单晶硅生长工艺参数的情况下，生长的单晶硅立柱的X-TEM图像；
图5为当第二沟槽的宽度在80nm左右，且深度大于60nm时，生长的单晶硅立柱X-TEM图像；
图6为图1中经过步骤S104后衬底及其表面结构的剖面结构示意图；
图7为图1中经过步骤S105后衬底及其表面结构的剖面结构示意图；
图8为图1中经过步骤S106后衬底及其表面结构的剖面结构示意图；
图9为图1中经过步骤S107后衬底及其表面结构的剖面结构示意图；
图10为本申请的另一个实施例提供的一种三维存储器沟道的制备方法的流程示意图；
图11为本申请的又一个实施例提供的一种三维存储器沟道的制备方法的流程示意图；
图12为本申请的再一个实施例提供的一种三维存储器沟道的制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供了一种三维存储器沟道的制备方法，如图1所示，包括：
S101：提供衬底，所述衬底表面具有叠层结构；所述叠层结构包括多个第一沟槽以及多层交错堆叠的第一介质层和牺牲层，所述牺牲层位于相邻的第一介质层之间，所述第一沟槽贯穿多层所述第一介质层和牺牲层，并暴露出所述衬底表面；
参考图2，图2为衬底及其表面结构的剖面示意图；在图2中，标号10表示所述衬底，20表示所述叠层结构，21表示所述牺牲层，22表示所述第一介质层，23表示所述第一沟槽；另外图2中还示出了共用源线11(Common Source Line，CSL)和共用源极24。
标号100表示所述衬底，200表示所述叠层结构，210表示所述第一介质层，220表示所述牺牲层，300表示所述第一沟槽。
S102：对所述第一沟槽暴露出的衬底进行刻蚀，获得第二沟槽；
参考图3，图3为经过步骤S102后的衬底及其表面结构的剖面示意图；在图3中，标号25表示所述第二沟槽。
S103：根据所述衬底上所有第二沟槽的高度和深度参数确定所述衬底各区域的单晶硅生长工艺参数，所述单晶硅生长工艺参数包括：生长时间和生长功率；
发明人研究发现，在相同的单晶硅生长工艺参数的情况下，单晶硅立柱的生长高度在一定程度上由第二沟槽的高度和深度参数决定，更具体地说，参考图4，当所述第二沟槽的宽度在80nm左右，且深度大于60nm时，在相同的单晶硅生长工艺参数(即相同的生长时间和生长功率)的情况下，生长的单晶硅立柱的高度几乎相同，也就是说，在第二沟槽的宽度在80nm左右，且深度大于60nm时，单晶硅立柱的高度与第二沟槽的深度无关。
参考图5，当所述第二沟槽的深度在60nm左右，且深度在80nm-100nm时，在相同的单晶硅生长工艺参数的情况下，生长的单晶硅立柱的高度与所述第二沟槽的宽度成反比。
因此，根据上述关系，在具有不同的高度和深度参数的第二沟槽中生长单晶硅立柱时，可以根据其高度和深度参数确定单晶硅生长工艺参数，以实现在具有不同高度和深度参数的第二沟槽中生长相同或相近高度的单晶硅立柱的目的。
S104：根据所述衬底各区域的单晶硅生长工艺参数在所述第二沟槽中进行单晶硅生长，获得单晶硅立柱；
参考图6，图6为经过步骤S104后衬底及其表面结构的剖面结构示意图，在图6中，标号26表示所述单晶硅立柱。
S105：对所述单晶硅立柱进行刻蚀，以使所述单晶硅立柱与所述衬底表面平齐；
参考图7，图7为经过步骤S105后衬底及其表面结构的剖面结构示意图。
S106：刻蚀去除所述叠层结构的牺牲层，并在相邻所述第一介质层之间形成存储介质层和金属栅；
参考图8，图8为经过步骤S106后衬底及其表面结构的剖面结构示意图，在图8中，标号27表示所述金属栅，28表示所述存储介质层。
S107：在所述单晶硅立柱表面生长多晶硅层和多晶硅介质层，形成沟道。
参考图9，图9为经过步骤S107后衬底及其表面结构的剖面结构示意图。图9中，标号29表示所述多晶硅介质层；30表示所述多晶硅层。
所述三维存储器的制备方法在第二沟槽中形成单晶硅立柱之前，先根据衬底上所有的第二沟槽的高度和深度参数确定所述衬底各区域的单晶硅生长工艺参数；然后根据所述衬底各区域的单晶硅生长工艺参数在所述第二沟槽中进行单晶硅的生长，实现生长高度均一的单晶硅立柱的目的，为后续沟道的沉积提供了良好的基础，从而提升了后续形成的沟道的质量，进而提升了三维存储器的电学性能。
在上述实施例的基础上，在本申请的一个实施例中，参考图10，所述根据所述衬底上所有第二沟槽的高度和深度参数确定所述衬底各区域的单晶硅生长工艺参数包括：
S1031：根据所述衬底上所有第二沟槽的高度和深度参数确定单晶硅的生长时间作为所述衬底所有区域的生长时间；
S1032：根据所述衬底上各区域的第二沟槽的高度和深度参数确定各区域单晶硅的生长功率。
需要说明的是，通常情况下在一个衬底上生长单晶硅时，采用一次单晶硅生长过程，因此生长时间通常需要确定为一个统一的时间，但是可以通过调整衬底上各区域(例如衬底内圈和衬底外圈)的单晶硅的生长功率来使得最终获得的单晶硅立柱的高度保持在一个相对一致的水平上。
可选的，所述根据所述衬底各区域的单晶硅生长工艺参数在所述第二沟槽中进行单晶硅生长，获得单晶硅立柱包括：
根据所述衬底各区域的单晶硅生长工艺参数，采用选择性外延生长(SelectiveEpitaxial Growth，SEG)工艺在所述第二沟槽中进行单晶硅生长，获得单晶硅立柱。
在上述实施例的基础上，在本申请的另一个实施例很重，如图11所示，所述对所述第一沟槽暴露出的衬底进行刻蚀，获得第二沟槽包括：
S1021：对所述第一沟槽暴露出的衬底进行第一次刻蚀，获得待处理第二沟槽；
S1022：对所述待处理第二沟槽进行第二次刻蚀，以去除所述待处理第二沟槽表面的无定形硅(又称a-Si或非晶硅)；
S1023：对所述待处理第二沟槽进行第三次刻蚀，以去除所述待处理第二沟槽表面的氧化物层，获得所述第二沟槽。
需要说明的是，在对衬底进行第一次刻蚀后，得到的待处理第二沟槽表面会附着有一层无定形硅，因此需要进行第二次刻蚀以去除该无定形硅，但硅衬底在空气中会形成一层氧化物层，该氧化物层会导致后续单晶硅的生长出现缺陷，甚至导致单晶硅无法生长，因此需要进行第三次刻蚀，以去除该氧化物层，获得所述第二沟槽。
但需要注意的是，即使经过上述多次刻蚀过程后，在进行单晶硅生长时，还需要生长设备利用H2对第二沟槽进行处理，进一步去除第二沟槽表面可能存在的氧化物层，以进一步保证第二沟槽中不会残留衬底与空气反应生长的氧化物层，保证单晶硅的生长质量。
可选的，参考图12，所述对所述待处理第二沟槽进行第三次刻蚀，以去除所述待处理第二沟槽表面的氧化物层，获得所述第二沟槽包括：
S10231：利用氢氟酸对所述第二沟槽进行化学腐蚀，以去除所述待处理第二沟槽表面的氧化物层，获得所述第二沟槽。
可选的，所述第一次刻蚀和第二次刻蚀采用的刻蚀工艺为干法刻蚀或湿法刻蚀。
在上述实施例的基础上，在本申请的另一个实施例中，所述刻蚀去除所述叠层结构的牺牲层，并在相邻所述第一介质层之间形成存储介质层和金属栅包括：
刻蚀去除所述叠层结构的牺牲层，以为存储介质层的生长提供空间；
在所述第一介质层表面生长第一氧化物层；
在所述第一氧化物层表面生长第一氮化物层；
在所述第一氮化物层表面生长第二氧化物层，所述第一氧化物层、第一氮化物层和第二氧化物层构成所述存储介质层；
在所述第二氧化物层表面沉积金属栅。
需要说明的是，所述牺牲层优选为氮化硅层，所述第一介质层优选为氧化硅层；由于所述牺牲层在后续的制作步骤中需要利用刻蚀工艺去除掉，以为金属栅和存储介质层等结构提供制备空间，因此选用较容易被去除的氮化硅可以降低去除牺牲层的工艺难度。而第一介质层通常作为绝缘层存在，因此选取隔离性能较好的氧化硅层作为所述第一介质层，另外，氮化硅和氧化硅为常见的半导体材料，制备工艺较为成熟，且成本较低。
可选的，所述第一氮化物层为氮化硅层；
所述第一氧化物层为氧化硅层；
所述第二氧化物层为氧化硅层或氧化铝层或氧化铪层。
在本实施例中，所述存储介质层也称为ONO(oxide-nitride-oxide)存储结构。在此选用ONO存储结构作为存储结构层的原因是由于氧化硅与衬底的结合较氮化硅更好，而氮化硅层居中，故此三层结构可互补所缺，有利于提升器件性能。
而在上述实施例的基础上，在本申请的其他实施例中，所述存储介质层还包括：位于所述第二氧化物层表面的高K(高介电常数)介质层。
在本实施例中，所述存储介质层由四层复合结构构成，本申请对所述存储介质层的具体结构并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本申请的另一个实施例中，所述在所述单晶硅立柱表面生长多晶硅层和多晶硅介质层，形成沟道包括：
在所述单晶硅立柱表面及所述第一沟槽表面生长多晶硅，形成具有第三沟槽的多晶硅层；
在所述第三沟槽中生长多晶硅介质层，以填充所述第三沟槽；
对所述多晶硅介质层进行刻蚀，以使所述多晶硅介质层的高度小于所述多晶硅层的高度；
在所述多晶硅介质层表面生长多晶硅，以使所述多晶硅层包裹所述多晶硅介质层。
相应的，本申请实施例还提供了一种三维存储器，包括：衬底，所述衬底的第一表面具有共用源线和多个掺杂区；位于所述衬底第一表面平行排列的多个沟道和堆叠结构，所述堆叠结构包括位于所述沟道两侧的多层金属栅、多层第一介质层和多层存储介质层，多层所述金属栅和第一介质层交替堆叠设置，所述存储介质层位于所述金属栅和所述沟道之间，且与所述衬底第一表面接触；位于所述沟道背离所述衬底一端表面的接触孔，所述接触孔用于连接位线和字线；所述沟道采用上述任一实施例所述的三维存储器沟道的制备方法进行制备。
可选的，所述第一介质层优选为氧化硅层；
所述第一氮化物层为氮化硅层；
所述第一氧化物层为氧化硅层；
所述第二氧化物层为氧化硅层或氧化铝层或氧化铪层。
在本实施例中，所述存储介质层也称为ONO(oxide-nitride-oxide)存储结构。在此选用ONO存储结构作为存储结构层的原因是由于氧化硅与衬底的结合较氮化硅更好，而氮化硅层居中，故此三层结构可互补所缺，有利于提升器件性能。
而在上述实施例的基础上，在本申请的其他实施例中，所述存储介质层还包括：位于所述第二氧化物层表面的高K(高介电常数)介质层。
在本实施例中，所述存储介质层由四层复合结构构成，本申请对所述存储介质层的具体结构并不做限定，具体视实际情况而定。
优选的，所述衬底为P型衬底，相应的，所述掺杂区为N+掺杂区。
综上所述，本申请实施例提供了一种三维存储器沟道的制备方法及三维存储器，发明人研究发现，在相同的单晶硅生长工艺参数的情况下，单晶硅立柱的生长高度在一定程度上由第二沟槽的高度和深度参数决定，因此，在具有不同的高度和深度参数的第二沟槽中生长单晶硅立柱时，可以根据其高度和深度参数确定单晶硅生长工艺参数，以实现在具有不同高度和深度参数的第二沟槽中生长相同或相近高度的单晶硅立柱的目的。基于上述发现，所述三维存储器的制备方法在第二沟槽中形成单晶硅立柱之前，先根据衬底上所有的第二沟槽的高度和深度参数确定所述衬底各区域的单晶硅生长工艺参数；然后根据所述衬底各区域的单晶硅生长工艺参数在所述第二沟槽中进行单晶硅的生长，实现生长高度均一的单晶硅立柱的目的，为后续沟道的沉积提供了良好的基础，从而提升了后续形成的沟道的质量，进而提升了三维存储器的电学性能。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种三维存储器沟道的制备方法，其特征在于，包括：
提供衬底，所述衬底表面具有叠层结构；所述叠层结构包括多个第一沟槽以及多层交错堆叠的第一介质层和牺牲层，所述牺牲层位于相邻的第一介质层之间，所述第一沟槽贯穿多层所述第一介质层和牺牲层，并暴露出所述衬底表面；
对所述第一沟槽暴露出的衬底进行刻蚀，获得第二沟槽；
根据所述衬底上所有第二沟槽的高度和深度参数确定所述衬底各区域的单晶硅生长工艺参数，所述单晶硅生长工艺参数包括：生长时间和生长功率；
根据所述衬底各区域的单晶硅生长工艺参数在所述第二沟槽中进行单晶硅生长，获得单晶硅立柱；
对所述单晶硅立柱进行刻蚀，以使所述单晶硅立柱与所述衬底表面平齐；
刻蚀去除所述叠层结构的牺牲层，并在相邻所述第一介质层之间形成存储介质层和金属栅；
在所述单晶硅立柱表面生长多晶硅层和多晶硅介质层，形成沟道。
2.根据权利要求1所述的方法，其特征在于，所述根据所述衬底上所有第二沟槽的高度和深度参数确定所述衬底各区域的单晶硅生长工艺参数包括：
根据所述衬底上所有第二沟槽的高度和深度参数确定单晶硅的生长时间作为所述衬底所有区域的生长时间；
根据所述衬底上各区域的第二沟槽的高度和深度参数确定各区域单晶硅的生长功率。
3.根据权利要求1所述的方法，其特征在于，所述根据所述衬底各区域的单晶硅生长工艺参数在所述第二沟槽中进行单晶硅生长，获得单晶硅立柱包括：
根据所述衬底各区域的单晶硅生长工艺参数，采用选择性外延生长工艺在所述第二沟槽中进行单晶硅生长，获得单晶硅立柱。
4.根据权利要求1所述的方法，其特征在于，所述对所述第一沟槽暴露出的衬底进行刻蚀，获得第二沟槽包括：
对所述第一沟槽暴露出的衬底进行第一次刻蚀，获得待处理第二沟槽；
对所述待处理第二沟槽进行第二次刻蚀，以去除所述待处理第二沟槽表面的无定形硅；
对所述待处理第二沟槽进行第三次刻蚀，以去除所述待处理第二沟槽表面的氧化物层，获得所述第二沟槽。
5.根据权利要求4所述的方法，其特征在于，所述对所述待处理第二沟槽进行第三次刻蚀，以去除所述待处理第二沟槽表面的氧化物层，获得所述第二沟槽包括：
利用氢氟酸对所述第二沟槽进行化学腐蚀，以去除所述待处理第二沟槽表面的氧化物层，获得所述第二沟槽。
6.根据权利要求4所述的方法，其特征在于，所述第一次刻蚀和第二次刻蚀采用的刻蚀工艺为干法刻蚀或湿法刻蚀。
7.根据权利要求1所述的方法，其特征在于，所述刻蚀去除所述叠层结构的牺牲层，并在相邻所述第一介质层之间形成存储介质层和金属栅包括：
刻蚀去除所述叠层结构的牺牲层，以为存储介质层的生长提供空间；
在所述第一介质层表面生长第一氧化物层；
在所述第一氧化物层表面生长第一氮化物层；
在所述第一氮化物层表面生长第二氧化物层，所述第一氧化物层、第一氮化物层和第二氧化物层构成所述存储介质层；
在所述第二氧化物层表面沉积金属栅。
8.根据权利要求1所述的方法，其特征在于，所述在所述单晶硅立柱表面生长多晶硅层和多晶硅介质层，形成沟道包括：
在所述单晶硅立柱表面及所述第一沟槽表面生长多晶硅，形成具有第三沟槽的多晶硅层；
在所述第三沟槽中生长多晶硅介质层，以填充所述第三沟槽；
对所述多晶硅介质层进行刻蚀，以使所述多晶硅介质层的高度小于所述多晶硅层的高度；
在所述多晶硅介质层表面生长多晶硅，以使所述多晶硅层包裹所述多晶硅介质层。
9.一种三维存储器，包括：衬底，所述衬底的第一表面具有共用源线和多个掺杂区；位于所述衬底第一表面平行排列的多个沟道和堆叠结构，所述堆叠结构包括位于所述沟道两侧的多层金属栅、多层第一介质层和多层存储介质层，多层所述金属栅和第一介质层交替堆叠设置，所述存储介质层位于所述金属栅和所述沟道之间，且与所述衬底第一表面接触；位于所述沟道背离所述衬底一端表面的接触孔，所述接触孔用于连接位线和字线；其特征在于，所述沟道采用权利要求1-8任一项所述的三维存储器沟道的制备方法进行制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710772625.3A CN107527921B (zh) | 2017-08-31 | 2017-08-31 | 一种三维存储器沟道的制备方法及三维存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710772625.3A CN107527921B (zh) | 2017-08-31 | 2017-08-31 | 一种三维存储器沟道的制备方法及三维存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107527921A CN107527921A (zh) | 2017-12-29 |
| CN107527921B true CN107527921B (zh) | 2018-11-27 |
Family
ID=60683067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710772625.3A Active CN107527921B (zh) | 2017-08-31 | 2017-08-31 | 一种三维存储器沟道的制备方法及三维存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107527921B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108364954B (zh) * | 2018-03-14 | 2020-10-27 | 长江存储科技有限责任公司 | 三维存储器件及在其沟道孔中形成外延结构的方法 |
| KR20210137533A (ko) * | 2019-04-12 | 2021-11-17 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 증착된 반도체 플러그들을 갖는 3차원 메모리 디바이스 및 이를 형성하기 위한 방법들 |
| CN110797346A (zh) * | 2019-11-06 | 2020-02-14 | 中国科学院微电子研究所 | 三维存储器及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130057670A (ko) * | 2011-11-24 | 2013-06-03 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| US9379132B2 (en) * | 2014-10-24 | 2016-06-28 | Sandisk Technologies Inc. | NAND memory strings and methods of fabrication thereof |
| CN105810640A (zh) * | 2014-12-31 | 2016-07-27 | 上海格易电子有限公司 | 一种3d nand源极选择管及其制作方法 |
| US9870945B2 (en) * | 2015-03-10 | 2018-01-16 | Sandisk Technologies Llc | Crystalline layer stack for forming conductive layers in a three-dimensional memory structure |
-
2017
- 2017-08-31 CN CN201710772625.3A patent/CN107527921B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107527921A (zh) | 2017-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103426824B (zh) | 制造非易失性存储器件的方法 | |
| CN109524417A (zh) | 3d nand存储器及其形成方法 | |
| CN110176461A (zh) | 3d nand存储器及其形成方法 | |
| CN109564922A (zh) | 三维存储设备及其制造方法 | |
| CN108565266A (zh) | 形成三维存储器的方法以及三维存储器 | |
| CN109727995A (zh) | 形成三维存储器的方法以及三维存储器 | |
| CN110114877A (zh) | 三维存储器件及其制作方法 | |
| CN107527921B (zh) | 一种三维存储器沟道的制备方法及三维存储器 | |
| CN110364536A (zh) | 三维存储器的制造方法以及三维存储器 | |
| CN109817623A (zh) | 3d nand存储器及其形成方法 | |
| CN107818984B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN107591405B (zh) | 一种三维存储器沟道的制备方法及三维存储器 | |
| CN107195633A (zh) | 半导体存储装置及其制造方法 | |
| CN109727981B (zh) | 3d nand存储器及其形成方法 | |
| CN110211965A (zh) | 3d nand存储器及其形成方法 | |
| CN109830483A (zh) | 3d nand存储器及其形成方法 | |
| CN109904165B (zh) | 三维存储器的制造方法及三维存储器 | |
| CN107482012B (zh) | 三维存储器及其制作方法 | |
| CN103999202A (zh) | 稀土氧化物隔离的半导体鳍 | |
| CN106941103A (zh) | Nand存储器的形成方法 | |
| CN107863348A (zh) | 一种3d nand存储器件及其制造方法 | |
| KR20140025054A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN109904169A (zh) | 3d nand存储器的形成方法 | |
| CN110289265A (zh) | 3d nand存储器的形成方法 | |
| CN109473431A (zh) | 一种三维铁电存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |