BR112020025889A2 - Dispositivo de memória tridimensional e método para formar um dispositivo de memória tridimensional - Google Patents
Dispositivo de memória tridimensional e método para formar um dispositivo de memória tridimensional Download PDFInfo
- Publication number
- BR112020025889A2 BR112020025889A2 BR112020025889-0A BR112020025889A BR112020025889A2 BR 112020025889 A2 BR112020025889 A2 BR 112020025889A2 BR 112020025889 A BR112020025889 A BR 112020025889A BR 112020025889 A2 BR112020025889 A2 BR 112020025889A2
- Authority
- BR
- Brazil
- Prior art keywords
- layer
- memory
- forming
- opening
- dielectric
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 131
- 230000001681 protective effect Effects 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 53
- 229910052710 silicon Inorganic materials 0.000 claims description 53
- 239000010703 silicon Substances 0.000 claims description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000000126 substance Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 230000005641 tunneling Effects 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 325
- 239000010408 film Substances 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 21
- 238000000231 atomic layer deposition Methods 0.000 description 19
- 239000011248 coating agent Substances 0.000 description 17
- 238000000576 coating method Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000005240 physical vapour deposition Methods 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000000427 thin-film deposition Methods 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- -1 but not limited to Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005246 galvanizing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
dispositivo de memória tridimensional e método para formar um dispositivo de memória tridimensional. as concretizações de dispositivos de memória 3d com um plugue semicondutor protegido por uma camada dielétrica e métodos para formar a mesma são descritos. em um exemplo, um dispositivo de memória 3d inclui um substrato, uma pilha de memória incluindo uma pluralidade de camadas condutoras intercaladas e camadas dielétricas no substrato e uma cadeia de memória se estendendo verticalmente através da pilha de memória. a cadeia de memória inclui um plugue semicondutor em uma porção inferior da cadeia de memória, uma camada dielétrica protetora no plugue semicondutor e um filme de memória acima da camada dielétrica protetora e ao longo de uma parede lateral da cadeia de memória.
Description
Relatório Descritivo da Patente de Invenção para “DISPO- SITIVO DE MEMÓRIA TRIDIMENSIONAL E MÉTODO PARA FOR- MAR UM DISPOSITIVO DE MEMÓRIA TRIDIMENSIONAL”.
[001] A presente invenção refere-se aos dispositivos de memória tridimensional (3D) e métodos de fabricação dos mesmos.
[002] As células de memória planas são dimensionadas para ta- manhos menores, melhorando a tecnologia de processo, projeto de circuito, algoritmo de programação e processo de fabricação. No en- tanto, à medida que os tamanhos das características das células de memória se aproximam de um limite inferior, o processo planar e as técnicas de fabricação se tornam desafiadores e caros. Como resulta- do, a densidade da memória para células de memória planar se apro- xima de um limite superior.
[003] Uma arquitetura de memória 3D pode lidar com a limitação de densidade em células de memória planar. A arquitetura de memória 3D inclui uma matriz de memória e dispositivos periféricos para contro- lar sinais de e para a matriz de memória.
[004] As concretizações de dispositivos de memória 3D com um plugue semicondutor protegido por uma camada dielétrica protetora e métodos para formar a mesma são descritos neste documento.
[005] Em um exemplo, um dispositivo de memória 3D inclui um substrato, uma pilha de memória incluindo uma pluralidade de cama- das condutoras intercaladas e camadas dielétricas no substrato e uma cadeia de memória se estendendo verticalmente através da pilha de memória. A cadeia de memória inclui um plugue semicondutor em uma porção inferior da cadeia de memória, uma camada dielétrica protetora no plugue semicondutor e um filme de memória acima da camada di- elétrica protetora e ao longo de uma parede lateral da cadeia de me-
mória.
[006] Em outro exemplo, um método para formar um dispositivo de memória 3D é descrito. Uma primeira plataforma dielétrica incluindo uma primeira pluralidade de camadas sacrificais intercaladas e cama- das dielétricas é formada em um substrato. Uma primeira abertura se estendendo verticalmente através da primeira plataforma dielétrica é formada. Um plugue semicondutor é formado em uma porção inferior da primeira abertura. Uma camada dielétrica protetora é formada no plugue semicondutor. Uma camada sacrifical é formada na camada dielétrica protetora na primeira abertura. Uma segunda plataforma di- elétrica incluindo uma segunda pluralidade de camadas sacrificais in- tercaladas e camadas dielétricas é formada em na primeira plataforma dielétrica. Uma segunda abertura que se estende verticalmente atra- vés da segunda plataforma dielétrica é formada para expor a camada sacrifical na primeira abertura. A camada sacrifical na primeira abertu- ra é removida. Um filme de memória é formado na camada dielétrica protetora e ao longo da parede lateral da primeira e da segunda aber- tura. Uma terceira abertura é formada através do filme de memória e da camada dielétrica protetora na porção inferior da primeira abertura. Um canal semicondutor é formado sobre o filme de memória e na ter- ceira abertura para entrar em contato com o plugue semicondutor.
[007] Ainda em outro exemplo, um método para formar um dispo- sitivo de memória 3D é descrito. Uma primeira plataforma dielétrica incluindo uma primeira pluralidade de camadas sacrificais intercaladas e camadas dielétricas é formada em um substrato. Uma primeira aber- tura se estendendo verticalmente através da primeira plataforma dielé- trica é formada. Um plugue semicondutor é desenvolvido de modo epi- taxial (NT: Epitaxia refere-se ao método de deposição de uma película monocristalina sobre um substrato monocristalino. A película deposita- da é denominada como película ou camada epitaxial. O termo epitaxial origina-se das raízes gregas epi, significando "acima", e taxis, signifi- cando "de maneira ordenada".) a partir do substrato em uma porção inferior da primeira abertura. Uma porção superior do plugue semicon- dutor é oxidada para formar uma camada de óxido nativo. Uma cama- da sacrifical é formada na camada de óxido nativo na primeira abertu- ra. Uma segunda plataforma dielétrica incluindo uma segunda plurali- dade de camadas sacrificais intercaladas e camadas dielétricas é for- mada em na primeira plataforma dielétrica. Uma segunda abertura que se estende verticalmente através da segunda plataforma dielétrica é formada para expor a camada sacrifical na primeira abertura. A cama- da sacrifical é gravada até ser interrompida pela camada de óxido na- tivo.
[008] Os desenhos anexos, que são incorporados neste docu- mento e fazem parte do relatório descritivo, ilustram concretizações da presente descrição e, juntamente com a descrição, servem ainda para explicar os princípios da presente descrição e capacitar um especialis- ta na técnica pertinente a fazer e usar a presente descrição.
[009] A FIGURA 1 ilustra uma seção transversal de um dispositi- vo de memória 3D exemplificativo.
[010] A FIGURA 2 ilustra uma seção transversal de um dispositi- vo de memória 3D exemplificativo tendo um plugue semicondutor pro- tegido por uma camada dielétrica protetora, de acordo com algumas concretizações da presente descrição.
[011] As Figuras 3A-3J ilustram um processo de fabricação exemplificativo para formar um dispositivo de memória 3D exemplifica- tivo tendo um plugue semicondutor protegido por uma camada dielétri- ca protetora, de acordo com algumas concretizações da presente des- crição.
[012] As Figuras 4A-4B ilustram um fluxograma de um método exemplificativo para formar um dispositivo de memória 3D exemplifica- tivo tendo um plugue semicondutor protegido por uma camada dielétri- ca protetora, de acordo com algumas concretizações da presente des- crição.
[013] As concretizações da presente descrição serão descritas com referência aos desenhos anexos.
[014] Embora configurações e arranjos específicos sejam discuti- dos, deve-se entender que isso é feito apenas para fins ilustrativos. Uma pessoa especializada na técnica pertinente reconhecerá que ou- tras configurações e arranjos podem ser usados sem se afastar do es- pírito e do escopo da presente descrição. Será evidente para uma pessoa especializada na técnica pertinente que a presente descrição também pode ser utilizada em uma variedade de outras aplicações.
[015] É notado que as referências no relatório descritivo a "uma concretização", "uma concretização de exemplo", "algumas concreti- zações", etc., indicam que a concretização descrita pode incluir um determinado recurso, estrutura ou característica, mas cada concretiza- ção pode não incluir necessariamente o recurso, estrutura ou caracte- rística particular. Além disso, tais frases não se referem necessaria- mente à mesma concretização. Além disso, quando um recurso, estru- tura ou característica particular é descrito em conexão com uma con- cretização, seria do conhecimento de uma pessoa especializada na técnica pertinente efetuar tal recurso, estrutura ou característica em conexão com outras concretizações, sejam explicitamente descritas ou não.
[016] Em geral, a terminologia pode ser entendida pelo menos em parte a partir do uso no contexto. Por exemplo, o termo "um ou mais", conforme usado neste documento, dependendo pelo menos em parte do contexto, pode ser usado para descrever qualquer recurso,
estrutura ou característica em um sentido singular ou pode ser usado para descrever combinações de recursos, estruturas ou características no sentido plural. Da mesma forma, termos, como "um", "uma" ou "o", novamente, podem ser entendidos para transmitir um uso singular ou para transmitir um uso plural, dependendo pelo menos em parte do contexto. Além disso, o termo "com base em" pode ser entendido co- mo não necessariamente destinado a transmitir um conjunto exclusivo de fatores e pode, em vez disso, permitir a existência de fatores adici- onais não necessariamente descritos expressamente, novamente, de- pendendo pelo menos em parte do contexto.
[017] Deve ser prontamente entendido que o significado de "em", "acima" e "sobre" na presente descrição deve ser interpretado da ma- neira mais ampla, de modo que "em" não significa apenas "diretamen- te sobre / em" algo, mas também inclui o significado de "em" algo com um recurso intermediário ou uma camada entre eles, e que "acima" ou "sobre" não significa apenas o significado de "acima" ou "sobre" algo, mas também pode incluir o significado de "acima" ou "sobre" algo sem característica intermediária ou camada entre eles (ou seja, diretamente sobre / em algo).
[018] Além disso, termos espacialmente relativos, como "abaixo", "abaixo", "inferior", "acima", "superior" e semelhantes, podem ser usa- dos neste documento para facilidade de descrição para descrever um elemento ou relação do recurso com outro elemento (s) ou caracterís- tica (s) conforme ilustrado nas figuras. Os termos espacialmente relati- vos destinam-se a abranger diferentes orientações do dispositivo em uso ou operação, além da orientação representada nas figuras. O apa- relho pode ser orientado de outra forma (girado 90 graus ou em outras orientações) e os descritores espacialmente relativos usados neste documento podem da mesma forma ser interpretados em conformida- de.
[019] Conforme usado neste documento, o termo "substrato" se refere a um material ao qual camadas de material subsequentes são adicionadas. O próprio substrato pode ser padronizado. Os materiais adicionados no topo do substrato podem ser padronizados ou podem permanecer sem padronização. Além disso, o substrato pode incluir uma ampla gama de materiais semicondutores, como silício, germânio, arseneto de gálio, fosfeto de índio, etc. Alternativamente, o substrato pode ser feito de um material eletricamente não condutor, como um vidro, um plástico, ou uma pastilha de safira.
[020] Conforme usado neste documento, o termo "camada" se refere a uma parte de material incluindo uma região com uma espes- sura. Uma camada pode se estender sobre a totalidade de uma estru- tura subjacente ou sobreposta ou pode ter uma extensão menor do que a extensão de uma estrutura subjacente ou sobreposta. Além dis- so, uma camada pode ser uma região de uma estrutura contínua ho- mogênea ou não homogênea que tem uma espessura menor do que a espessura da estrutura contínua. Por exemplo, uma camada pode es- tar localizada entre qualquer par de planos horizontais entre, ou em, uma superfície superior e uma superfície inferior da estrutura contínua. Uma camada pode se estender horizontalmente, verticalmente e / ou ao longo de uma superfície cônica. Um substrato pode ser uma cama- da, pode incluir uma ou mais camadas na mesma e / ou pode ter uma ou mais camadas sobre ela, acima e / ou abaixo delas. Uma camada pode incluir várias camadas. Por exemplo, uma camada de intercone- xão pode incluir um ou mais condutores e camadas de contato (nas quais as linhas de interconexão e / ou via contatos são formadas) e uma ou mais camadas dielétricas.
[021] Conforme usado neste documento, o termo "nominal / no- minalmente" refere-se a um valor desejado, ou alvo, de uma caracte- rística ou parâmetro para um componente ou uma operação de pro-
cesso, definido durante a fase de projeto de um produto ou processo, juntamente com uma faixa de valores acima e / ou abaixo do valor de- sejado. A faixa de valores pode ser devido a pequenas variações nos processos de fabricação ou tolerâncias. Conforme usado neste docu- mento, o termo "aproximadamente" indica o valor de uma determinada quantidade que pode variar com base em um nó de tecnologia particu- lar associado ao dispositivo semicondutor em questão. Com base no nó de tecnologia específico, o termo "aproximadamente" pode indicar um valor de uma determinada quantidade que varia, por exemplo, 10- 30% do valor (por exemplo, ± 10%, ± 20% ou ± 30% do valor).
[022] Conforme usado neste documento, o termo "dispositivo de memória 3D" se refere a um dispositivo semicondutor com cadeias ori- entadas verticalmente de transistores de células de memória (aqui re- feridas como "cadeias de memória", tais como cadeias de memória NAND) em um substrato orientado lateralmente de modo que as ca- deias de memória se estendem na direção vertical em relação ao substrato. Conforme usado neste documento, o termo "vertical / verti- calmente" significa nominalmente perpendicular à superfície lateral de um substrato.
[023] Em alguns dispositivos de memória 3D, como dispositivos de memória 3D NAND, um plugue semicondutor é normalmente for- mado em uma extremidade de uma cadeia de memória NAND. O plu- gue semicondutor atua como um canal de um transistor quando com- binado com uma camada condutora formada ao seu redor. Na fabrica- ção de dispositivos de memória NAND 3D com tecnologias avançadas, tais como ter 96 ou mais níveis, uma arquitetura de plataforma dupla é geralmente usada, o que requer a remoção de uma camada sacrifical (por exemplo, poli silício) que preenche o orifício do canal inferior na plataforma inferior acima do plugue semicondutor.
[024] Por exemplo, a FIGURA 1 ilustra uma seção transversal de um dispositivo de memória 3D exemplificativo 100 em um estágio de fabricação para formar uma cadeia de memória NAND que se estende verticalmente através de uma pilha dielétrica de plataforma dupla 104 (incluindo uma plataforma dielétrica inferior 104A e uma plataforma dielétrica superior 104B). Cada uma das plataformas dielétrica inferior e superior I04A e 104B podem incluir uma pluralidade de pares, cada um incluindo uma camada dielétrica 106 e uma camada sacrifical 108 (referida neste documento como "pares de camadas dielétricas") for- mados acima de um substrato 102. Uma vez que todos os processos de fabricação são concluídos, a pilha dielétrica 104 é substituída por uma pilha de memória por um processo de substituição de porta, que substitui cada camada sacrifical 108 por uma camada condutora. Um orifício superior do canal 110 e um orifício inferior do canal (preenchido com uma camada sacrifical 114 na FIGURA 1) podem ser formados através da plataforma dielétrica superior 104B e plataforma dielétrica inferior 104A, respectivamente, nos quais a cadeia de memória NAND pode ser formada. Como mostrado na FIGURA 1, o dispositivo de memória 3D 100 pode incluir um plugue semicondutor 112 na extremi- dade inferior do orifício do canal inferior. Em algumas concretizações, o plugue semicondutor 112 se estende em parte do substrato 102, isto é, abaixo da superfície superior do substrato 102.
[025] A camada sacrifical 114 pode ser formada para preencher parcialmente ou totalmente o orifício do canal inferior através da plata- forma dielétrica inferior 104A. Em outras palavras, a camada sacrifical 114 pode ser formada acima do plugue semicondutor 112 no orifício do canal inferior. Ao gravar a camada sacrifical 114 no processo poste- rior, o plugue semicondutor 112 por baixo precisa ser protegido dos danos causados pelos gravadores químicos, o que geralmente é feito por uma camada de óxido de revestimento 116 depositada ao longo da parede lateral e superfície inferior do orifício do canal inferior usando processo de deposição de camada atômica (ALD).
[026] A camada de óxido de revestimento 116 também precisa ser removida após a remoção da camada sacrifical durante os proces- sos de fabricação para o dispositivo de memória 3D 100, o que, no en- tanto, pode causar vários problemas de processo. Por exemplo, a gra- vação da camada de óxido de revestimento 116 pode ampliar a di- mensão crítica dos orifícios do canal, em particular, o orifício do canal superior 110. Além disso, a corrosão da camada de óxido de revesti- mento 116 tem um alto risco para o controle de reentrância da camada dielétrica 106 (por exemplo, feita de óxido de silício) na plataforma di- elétrica inferior 104A. Além disso, o processo ALD relativamente caro para formar a camada de óxido de revestimento 116 e o processo de gravação adicional para remover a camada de óxido de revestimento 116 pode aumentar o custo do processo.
[027] Várias concretizações de acordo com a presente descrição fornecem uma estrutura econômica e método para proteger o plugue semicondutor de um dispositivo de memória 3D contra gravação da camada sacrifical formando uma camada dielétrica protetora. Em al- gumas concretizações, uma camada de óxido nativo do plugue semi- condutor, em vez de uma camada de óxido de revestimento ALD, é usada para proteger o plugue semicondutor por baixo. Em compara- ção com o processo ALD, os processos para formar uma camada de óxido nativo, tal como oxidação térmica ou oxidação química úmida, são menos onerosos. Além disso, uma vez que a camada de óxido nativo não precisa ser removida durante o processo de fabricação, o processo se torna mais econômico e os problemas de aumentar a di- mensão crítica do orifício do canal e a dificuldade no controle da reen- trância de óxido podem ser abordadas.
[028] A FIGURA 2 ilustra uma seção transversal de um dispositi- vo de memória 3D exemplificativo 200 tendo um plugue semicondutor
212 protegido por uma camada dielétrica protetora 214, de acordo com algumas concretizações da presente descrição. O dispositivo de me- mória 3D 200 pode incluir um substrato 202, que pode incluir silício (por exemplo, silício cristalino único), silício germânio (SiGe), arseneto de gálio (GaAs), germânio (Ge), silício no isolador (SOI), germânio no isolador (GOI), ou quaisquer outros materiais adequados. Em algumas concretizações, o substrato 202 é um substrato adelgaçado (por exemplo, uma camada semicondutora), que foi adelgaçada por moa- gem, gravação, polimento químico-mecânico (CMP) ou qualquer com- binação dos mesmos. É notado que os eixos x e y estão incluídos na FIGURA 2 para ilustrar ainda mais a relação espacial dos componen- tes no dispositivo de memória 3D 200. O substrato 202 do dispositivo de memória 3D 200 inclui duas superfícies laterais (por exemplo, uma superfície superior e uma superfície inferior) se estendendo lateral- mente na direção x (ou seja, a direção lateral). Conforme usado neste documento, se um componente (por exemplo, uma camada ou um dispositivo) estiver "ligado", "acima" ou "abaixo" de outro componente (por exemplo, uma camada ou um dispositivo) de um dispositivo de memória 3D (por exemplo, dispositivo de memória 3D 200) é determi- nado em relação ao substrato do dispositivo de memória 3D (por exemplo, substrato 202) na direção y (ou seja, a direção vertical) quando o substrato está posicionado no plano mais baixo do dispositi- vo de memória 3D na direção y. A mesma noção para descrever a re- lação espacial é aplicada ao longo da presente descrição.
[029] O dispositivo de memória 3D 200 pode ser parte de um dis- positivo de memória 3D monolítico. O termo "monolítico" significa que os componentes (por exemplo, o dispositivo periférico e o dispositivo de memória matriz) do dispositivo de memória 3D são formados em um único substrato. Para dispositivos de memória 3D monolíticos, a fabricação encontra restrições adicionais devido à convolução do pro-
cessamento do dispositivo periférico e ao processamento do dispositi- vo de matriz de memória. Por exemplo, a fabricação do dispositivo de memória matriz (por exemplo, cadeias de memória NAND) é restringi- da pelo orçamento térmico associado aos dispositivos periféricos que foram formados ou a serem formados no mesmo substrato.
[030] Alternativamente, o dispositivo de memória 3D 200 pode ser parte de um dispositivo de memória 3D não monolítico, no qual os componentes (por exemplo, o dispositivo periférico e o dispositivo de matriz de memória) podem ser formados separadamente em diferen- tes substratos e então ligados, por exemplo, de uma maneira face a face. Em algumas concretizações, o substrato do dispositivo de matriz de memória (por exemplo, substrato 202) permanece como o substrato dispositivo de memória 3D não monolítico ligado e o dispositivo perifé- rico (por exemplo, incluindo qualquer sinal digital, analógico e / ou cir- cuitos periféricos de sinal misturado usados para facilitar a operação do dispositivo de memória 3D 200, como armazenamentos temporá- rios de página, decodificadores e travas; não mostrado) é virado e vol- tado para baixo em direção ao dispositivo de matriz de memória (por exemplo, cadeia de memórias NAND) para ligação híbrida. Entende-se que em algumas concretizações, o substrato do dispositivo de matriz de memória (por exemplo, substrato 202) é virado e voltado para baixo em direção ao dispositivo periférico (não mostrado) para ligação híbri- da, de modo que no dispositivo de memória 3D não monolítico ligado, o dispositivo de matriz de memória está acima do dispositivo periférico. O substrato do dispositivo de matriz de memória (por exemplo, subs- trato 202) pode ser um substrato adelgaçado (que não é o substrato do dispositivo de memória 3D não monolítico ligado), e as intercone- xões de seção de saída da linha (back-end-of-line (BEOL)) do disposi- tivo de memória 3D não monolítico pode ser formado na parte de trás do substrato de dispositivo de matriz de memória adelgaçado.
[031] Em algumas concretizações, o dispositivo de memória 3D 200 é um dispositivo de memória Flash NAND em que as células de memória são fornecidas na forma de uma matriz de cadeias de memó- ria NAND 210 se estendendo verticalmente acima do substrato 202. O dispositivo de matriz de memória pode incluir cadeias de memória NAND 210 que se estendem através de uma pluralidade de pares, ca- da um incluindo uma camada condutora 206 e uma camada dielétrica 208 (referida neste documento como "pares de camadas condutoras / dielétricas"). Os pares de camadas condutoras / dielétricas empilhados também são referidos neste documento como uma "pilha de memória"
204. Em algumas concretizações, uma camada de isolamento 203, como uma camada de óxido de silício, é formada entre o substrato 202 e a pilha de memória 204. O número de pares de camadas condutoras / dielétricas na pilha de memória 204 (por exemplo, 32, 64, 96 ou 128) determina o número de células de memória no dispositivo de memória 3D 200. A pilha de memória 204 pode incluir uma pluralidade de ca- madas condutoras intercaladas 206 e camadas dielétricas 208. As camadas condutoras 206 e as camadas dielétricas 208 na pilha de memória 204 podem se alternar na direção vertical. As camadas con- dutoras 206 podem incluir materiais condutores incluindo, mas não se limitando a, tungstênio (W), cobalto (Co), cobre (Cu), alumínio (Al), po- lissilício, silício dopado, silicidas ou qualquer combinação dos mes- mos. As camadas dielétricas 208 podem incluir materiais dielétricos incluindo, mas não se limitando a, óxido de silício, nitreto de silício, oxinitreto de silício ou qualquer combinação dos mesmos. Em algumas concretizações, a pilha de memória 204 tem uma arquitetura de plata- forma dupla, que inclui uma plataforma de memória inferior 204A e uma plataforma de memória superior 204B na plataforma de memória inferior 204A. Os números de pares de camadas condutoras / dielétri- cas em cada uma das plataformas de memória inferior e superior 204A e 204B podem ser iguais ou diferentes.
[032] Como mostra a FIGURA 2, a cadeia de memória NAND 210 pode incluir uma estrutura de canal 211 que se estende verticalmente através da pilha de memória 204. A estrutura de canal 211 pode incluir um orifício de canal preenchido com material semicondutor (por exem- plo, como um canal semicondutor 224) e material dielétrico (por exem- plo, como um filme de memória 216). Em algumas concretizações, o canal semicondutor 224 inclui silício, como silício amorfo, polissilício ou silício cristalino único. Em algumas concretizações, o filme de me- mória 216 é uma camada composta incluindo uma camada de tunela- mento 222, uma camada de armazenamento 220 (também conhecida como uma "camada de armadilha de carga") e uma camada de blo- queio 218. O espaço restante da estrutura de canal 211 pode ser par- cialmente ou totalmente preenchido com uma camada de enchimento 226 incluindo materiais dielétricos, como óxido de silício. A estrutura de canal 211 pode ter uma forma de cilindro (por exemplo, uma forma de pilar). A camada de enchimento 226, o canal semicondutor 224, a camada de tunelamento 222, a camada de armazenamento 220 e a camada de bloqueio 218 estão dispostas radialmente do centro em direção à superfície externa do pilar nesta ordem, de acordo com al- gumas concretizações. A camada de túnel 222 pode incluir óxido de silício, oxinitreto de silício ou qualquer combinação dos mesmos. A camada de armazenamento 220 pode incluir nitreto de silício, oxini- treto de silício, silício ou qualquer combinação dos mesmos. A camada de bloqueio 218 pode incluir óxido de silício, oxinitreto de silício, dielé- tricos de alta constante dielétrica (alto-k) ou qualquer combinação dos mesmos. Em um exemplo, o filme de memória 216 pode incluir uma camada composta de óxido de silício / oxinitreto de silício / óxido de silício (ONO).
[033] Em algumas concretizações, a camada condutora 206 (ca-
da uma sendo parte de uma linha de palavra) na pilha de memória 204 funciona como um condutor de porta de células de memória na cadeia de memória NAND 210. A camada condutora 206 pode incluir múlti- plas portas de controle de múltiplas células de memória NAND e pode se estender lateralmente como uma linha de palavras terminando na borda da pilha de memória 204 (por exemplo, em uma estrutura em escada da pilha de memória 204). Em algumas concretizações, os transistores de células de memória na cadeia de memória NAND 210 incluem condutores de porta (isto é, partes de camadas condutoras 206 que confinam com a estrutura de canal 211) feitas de W, camadas de adesão (não mostradas) incluindo titânio / nitreto de titânio (Ti / TiN) ou tântalo / nitreto de tântalo (Ta / TaN), camadas dielétricas de porta (não mostradas) feitas de materiais dielétricos de alto k e estrutura de canal 211 incluindo polissilício.
[034] Em algumas concretizações, a cadeia de memória NAND 210 inclui ainda o plugue semicondutor 212 em uma porção inferior (por exemplo, na extremidade inferior) da cadeia de memória NAND
210. Conforme usado neste documento, a "extremidade superior" de um componente (por exemplo, cadeia de memória NAND 210) é a ex- tremidade mais distante do substrato 202 na direção y, e a "extremida- de inferior" do componente (por exemplo, cadeia de memória NAND 210) é a extremidade mais próxima do substrato 202 na direção y quando o substrato 202 está posicionado no plano mais baixo do dis- positivo de memória 3D 200. O plugue semicondutor 212 pode incluir um material semicondutor, como o silício, que é epitaxialmente desen- volvido a partir do substrato 202 em quaisquer direções adequadas. Entende-se que, em algumas concretizações, o plugue semicondutor 212 inclui silício cristalino único, o mesmo material do substrato 202. Em outras palavras, o plugue semicondutor 212 pode incluir uma ca- mada semicondutora epitaxialmente desenvolvida que é a mesma que o material do substrato 202. O plugue semicondutor 212 pode funcio- nar como um canal controlado por uma porta de seleção de fonte da cadeia de memória NAND 210.
[035] Em algumas concretizações, a cadeia de memória NAND 210 inclui ainda o plugue de canal 230 em uma porção superior (por exemplo, na extremidade inferior) da cadeia de memória NAND 210. O plugue de canal 230 pode estar em contato com a extremidade superi- or do canal semicondutor 224. O plugue de canal 230 pode incluir ma- teriais semicondutores (por exemplo, polissilício) ou materiais conduto- res (por exemplo, metais). Em algumas concretizações, o plugue de canal 230 inclui uma abertura preenchida com Ti / TiN ou Ta / TaN como uma camada de adesão e tungstênio como condutor. Ao cobrir a extremidade superior da estrutura de canal 211 durante a fabricação do dispositivo de memória 3D 200, o plugue de canal 230 pode funcio- nar como uma camada de parada de corrosão para evitar a corrosão de dielétricos preenchidos na estrutura de canal 211, como óxido de silício e nitreto de silício. Em algumas concretizações, o plugue do ca- nal 230 também funciona como o dreno da cadeia de memória NAND
210.
[036] Diferente da FIGURA 1 em que o plugue semicondutor 112 é protegido pela camada de óxido de revestimento 116 formada no plugue semicondutor 112, bem como ao longo da parede lateral da cadeia de memória NAND (por exemplo, o orifício do canal inferior), como mostrado na FIGURA 2, plugue semicondutor 212 é protegido pela camada dielétrica protetora 214 formada no plugue semicondutor 212, mas não ao longo da parede lateral da cadeia de memória NAND 210, de acordo com algumas concretizações Em algumas concretiza- ções, em vez de usar o processo ALD relativamente caro para obter um filme fino conforme (por exemplo, como camada de óxido de reves- timento 116) com boa cobertura tanto na parede lateral quanto na su-
perfície inferior do orifício do canal, a camada dielétrica protetora 214 pode ser formada usando quaisquer processos não ALD adequados, incluindo, mas não se limitando a, deposição física de vapor (PVD), deposição química de vapor (CVD), galvanização, revestimento metá- lico não elétrico ou qualquer combinação dos mesmos, que sejam me- nos dispendiosos em comparação com o processo ALD. Além disso, a camada dielétrica protetora 214 pode permanecer no produto final do dispositivo de memória 3D 200, em oposição a ser removida do produ- to final, como a camada de óxido de revestimento 116. Isto é, em al- gumas concretizações, os processos de fabricação para o dispositivo de memória 3D 200 não incluem uma etapa de ataque químico para remover a camada dielétrica protetora 214 após a camada sacrifical preencher o orifício de canal da cadeia de memória NAND 210 ser re- movida. Como resultado, os vários problemas causados pela remoção da camada de óxido de revestimento 116, conforme descrito acima para a fabricação do dispositivo de memória 3D 100 podem ser evita- dos.
[037] Como mostrado na FIGURA 2, a camada dielétrica proteto- ra 214 não é formada ao longo da parede lateral da cadeia de memó- ria NAND 210, de acordo com algumas concretizações. A camada di- elétrica protetora 214 pode cobrir substancialmente toda a superfície superior do plugue semicondutor 212, por exemplo, deixando apenas uma abertura para formar um contato semicondutor 228 para conectar eletricamente o canal semicondutor 224 da estrutura do canal 211 ao plugue semicondutor 212. Ou seja, a camada dielétrica protetora 214 pode ser disposta verticalmente entre a estrutura de canal 211 e o plu- gue semicondutor 212 na cadeia de memória NAND 210. O filme de memória 216 (e a camada de tunelamento 222, camada de armaze- namento 220 e camada de bloqueio 218 nele) pode ser assim, dispos- ta acima da camada dielétrica protetora 214 e ao longo da parede late-
ral da cadeia de memória NAND 210. Em algumas concretizações, o canal semicondutor 224 se estende através da abertura na camada dielétrica protetora 214 para entrar em contato por baixo com o plugue semicondutor 212. O canal semicondutor 224 e o contato semicondu- tor 228 podem incluir os mesmos materiais semicondutores, como po- lissilício. Em algumas concretizações, o canal semicondutor 224 e o contato de semicondutor 228 cada um incluem polissilício e o plugue semicondutor 212 inclui silício cristalino único. Além da área de conta- to do semicondutor 228, a camada dielétrica protetora 214 pode ser formada em toda a superfície superior do plugue semicondutor 212 e encostar-se à parede lateral da cadeia de memória NAND 212 para proteger o plugue semicondutor 212 e substrato 202 por baixo, por exemplo, dos danos causados pelos gravadores químicos usados no processo de remoção sacrifical.
[038] A espessura da camada dielétrica protetora 214 pode estar entre aproximadamente 1 nm e aproximadamente 5 nm, tal como entre 1 nm e 5 nm, (por exemplo, 1 nm, 1,5 nm, 2 nm, 2,5 nm, 3 nm, 3,5 nm, 4 nm, 4,5 nm, 5 nm, qualquer faixa limitada pela extremidade inferior por qualquer um desses valores, ou em qualquer faixa definida por quaisquer dois desses valores). Em algumas concretizações, a espes- sura da camada dielétrica protetora 214 é de aproximadamente 3 nm, tal como 3 nm. A espessura da camada dielétrica 214 pode ser deter- minada equilibrando dois fatores: (1) se é grosso o suficiente para pro- teger embaixo do plugue semicondutor 212 e substrato 202 em pro- cessos de fabricação posteriores, e (2) se é muito grosso para introdu- zir carga de corrosão excessiva ao gravar a abertura para contato de semicondutor 228. Em algumas concretizações, a camada dielétrica protetora 214 é uma camada composta que inclui múltiplas camadas dielétricas empilhadas verticalmente com uma espessura combinada na faixa descrita acima.
[039] A camada dielétrica protetora 214 pode incluir materiais die- létricos, como óxido de silício, nitreto de silício, oxinitreto de silício, die- létricos de alto k ou qualquer combinação dos mesmos. Em algumas concretizações, a camada dielétrica protetora 214 é uma camada de óxido nativa do plugue semicondutor 212. Em outras palavras, a por- ção superior do plugue semicondutor 212 pode ser oxidada para for- mar uma camada de óxido nativa como camada dielétrica protetora 214 para proteger a parte restante do plugue semicondutor 212 por baixo. Conforme descrito abaixo em detalhes, a camada de óxido nati- vo pode ser formada de qualquer maneira adequada, tal como por oxi- dação térmica ou oxidação química úmida (por exemplo, usando pro- dutos químicos contendo ozônio). A camada de óxido nativo pode ser uma camada de óxido de silício quando o plugue semicondutor 212 inclui silício. Entende-se que, em algumas concretizações, a camada dielétrica protetora 214 não é a camada de óxido nativa do plugue se- micondutor 212, mas sim sendo depositada na superfície superior do plugue semicondutor 212. Por exemplo, o plugue semicondutor 212 inclui silício e a camada dielétrica protetora 214 pode incluir quaisquer materiais dielétricos além do óxido de silício.
[040] As Figuras 3A -3J ilustram um processo de fabricação exemplificativo para formar um dispositivo de memória 3D exemplifica- tivo tendo um plugue semicondutor protegido por uma camada dielétri- ca protetora, de acordo com algumas concretizações da presente des- crição. As Figuras 4A-4B ilustram um fluxograma de um método exemplificativo 400 para formar um dispositivo de memória 3D exem- plificativo tendo um plugue semicondutor protegido por uma camada dielétrica protetora, de acordo com algumas concretizações da presen- te descrição. Exemplos do dispositivo de memória 3D representado nas Figuras 3A-3J e 4A-4B incluem o dispositivo de memória 3D 200 representado na FIGURA 2. As Figuras 3A - 3J e 4A-4B serão descri-
tas em conjunto. Entende-se que as operações mostradas no método 400 não são exaustivas e que outras operações podem ser realizadas antes, depois ou entre qualquer uma das operações ilustradas. Além disso, algumas das operações podem ser realizadas simultaneamente ou em uma ordem diferente da mostrada nas Figuras 4A-4B.
[041] Com referência à FIGURA 4A, o método 400 começa na operação 402, na qual uma primeira plataforma dielétrica é formada em um substrato. O substrato pode ser um substrato de silício. A pri- meira plataforma dielétrica incluindo uma primeira pluralidade de ca- madas sacrificais intercaladas e camadas dielétricas é formada em um substrato. Com referência à FIGURA 3A, uma plataforma dielétrica in- ferior 304A incluindo uma pluralidade de pares de uma primeira cama- da dielétrica 306 e uma segunda camada dielétrica (conhecida como uma "camada sacrifical") 308 (juntos aqui referidos como "pares de camadas dielétricas") é formada sobre um substrato de silício 302. Em algumas concretizações, uma camada de isolamento 303 é formada entre a plataforma dielétrica inferior 304A e o substrato de silício 302 depositando materiais dielétricos, tais como óxido de silício ou oxida- ção térmica, no substrato de silício 302 antes da formação da plata- forma dielétrica inferior 304A. A plataforma dielétrica inferior 304A in- clui camadas sacrificais intercaladas 308 e camadas dielétricas 306, de acordo com algumas concretizações. As camadas dielétricas 306 e as camadas sacrificais 308 podem ser alternativamente depositadas no substrato de silício 302 para formar a plataforma dielétrica inferior 304A. Em algumas concretizações, cada camada dielétrica 306 inclui uma camada de óxido de silício e cada camada sacrifical 308 inclui uma camada de nitreto de silício. A plataforma dielétrica inferior 304A pode ser formada por um ou mais processos de deposição de filme fino, incluindo, mas não se limitando a, CVD, PVD, ALD ou qualquer combinação dos mesmos.
[042] O método 400 prossegue para a operação 404, conforme ilustrado na FIGURA 4A, na qual uma primeira abertura se estendendo verticalmente através da primeira plataforma dielétrica é formada. Con- forme ilustrado na FIGURA 3A, um orifício inferior do canal 310 é uma abertura formada que se estende verticalmente através da plataforma dielétrica inferior 304A. Em algumas concretizações, uma pluralidade de aberturas é formada através da plataforma dielétrica inferior 304A de modo que cada abertura se torne o local para o crescimento de uma cadeia de memória NAND individual no processo posterior. Em algumas concretizações, os processos de fabricação para formar o orifício inferior do canal 310 incluem gravação úmida e / ou gravação seca, tal como gravação reativa de íons profundos (DRIE). Em algu- mas concretizações, o orifício do canal inferior 310 se estende ainda mais através da porção superior do substrato de silício 302. O proces- so de gravação através da plataforma dielétrica inferior 304A pode não parar na superfície superior do substrato de silício 302 e pode continu- ar a gravar parte do substrato de silício 302. Em algumas concretiza- ções, um processo de gravação separado é usado para gravar parte do substrato de silício 302 após a gravação através da plataforma di- elétrica inferior 304A.
[043] O método 400 prossegue para a operação 406, conforme ilustrado na FIGURA 4A, na qual um plugue semicondutor é formado na porção inferior da primeira abertura. O plugue semicondutor pode ser desenvolvido de modo epitaxial a partir do substrato na porção in- ferior da primeira abertura. Em algumas concretizações, o plugue se- micondutor é um plugue de silício de crescimento epitaxial. Conforme ilustrado na FIGURA 3A, um plugue de silício 312 pode ser formado enchendo a porção inferior do orifício do canal inferior 310 com silício cristalino único epitaxialmente desenvolvido a partir do substrato de silício 302 em quaisquer direções adequadas (por exemplo, da super-
fície inferior e / ou superfície lateral). Os processos de fabricação para o plugue de silício de crescimento epitaxial 312 podem incluir, mas não se limitam a, epitaxi em fase de vapor (VPE), epitaxi em fase líquida (LPE), epitaxi em feixe molecular (MPE) ou qualquer combinação dos mesmos.
[044] O método 400 prossegue para a operação 408, conforme ilustrado na FIGURA 4A, na qual uma camada dielétrica protetora é formada no plugue semicondutor para proteger o plugue semicondutor. Uma porção superior do plugue semicondutor pode ser oxidada para formar uma camada de óxido nativo como a camada dielétrica proteto- ra. A camada de óxido nativo pode ser formada por oxidação térmica ou oxidação química úmida. Em algumas concretizações, a espessura da camada dielétrica protetora está entre 1 nm e 5 nm. A camada di- elétrica protetora não é formada ao longo da parede lateral da primeira abertura, de acordo com algumas concretizações. Em algumas con- cretizações, a camada dielétrica protetora é formada para cobrir com- pletamente o plugue semicondutor.
[045] Conforme ilustrado na FIGURA 3B, uma camada dielétrica protetora 314 é formada no plugue de silício 312 para cobrir comple- tamente o plugue de silício 312. Em algumas concretizações, a cama- da dielétrica protetora 314 não é formada ao longo da parede lateral do orifício inferior do canal 310. A espessura da camada dielétrica pro- tetora 314 pode estar entre aproximadamente 1 nm e aproximadamen- te 5 nm, tal como entre 1 nm e 5 nm, (por exemplo, 1 nm, 1,5 nm, 2 nm, 2,5 nm, 3 nm, 3,5 nm, 4 nm, 4,5 nm, 5 nm, qualquer faixa limitada pela extremidade inferior por qualquer um desses valores, ou em qual- quer faixa definida por quaisquer dois desses valores). Em algumas concretizações, a espessura da camada dielétrica protetora 314 é de aproximadamente 3 nm, tal como 3 nm.
[046] A camada dielétrica protetora 314 pode ser uma camada de óxido nativo do plugue de silício 312 formada pela oxidação da porção superior do plugue de silício 312 com a espessura nas faixas descritas acima. Em algumas concretizações, a porção superior do plugue de silício 312 é oxidada por um processo de oxidação térmica. Tanto a oxidação a seco usando oxigênio molecular como o oxidante quanto a oxidação úmida usando vapor de água como o oxidante podem ser usadas para formar a camada de óxido nativo a uma temperatura en- tre, por exemplo, de aproximadamente 700° C e aproximadamente
1.200° C. Como o óxido térmico incorpora silício consumido provenien- te do plugue de silício 312 e oxigênio fornecido a partir do ambiente, a camada de óxido nativo pode crescer tanto para baixo no plugue de silício 312 como para cima do plugue de silício 312, resultando em par- te da espessura da camada de óxido nativo abaixo da superfície supe- rior original do plugue de silício 312 e parte, acima dele. A espessura da camada de óxido nativo resultante pode ser controlada pela tempe- ratura e / ou tempo de oxidação térmica.
[047] Em algumas concretizações, a porção superior do plugue de silício 312 é oxidada por um processo de oxidação química úmida. Produtos químicos úmidos, incluindo ozônio, podem ser usados para oxidar parte do plugue de silício 312 para formar uma camada de óxi- do nativo. Em algumas concretizações, o produto químico úmido é uma mistura de ácido fluorídrico e ozônio (por exemplo, FOM). Por exemplo, o ácido fluorídrico possui uma concentração de 49% na água ultrapura. A espessura da camada de óxido nativo resultante pode ser controlada pelas composições químicas úmidas, temperatura e / ou tempo.
[048] Entende-se que em algumas concretizações, a camada di- elétrica protetora 314 é formada depositando uma ou mais camadas de materiais dielétricos no plugue de silício 312 usando um ou mais processos de deposição de filme fino, como PVD, CVD, galvanoplas-
tia, revestimento metálico não elétrico ou quaisquer combinações des- tes, que são menos dispendiosos em comparação com o processo ALD. Em algumas concretizações, o processo de deposição para for- mar a camada dielétrica protetora 314 é altamente direcional (por exemplo, guiado usando campo magnético) em direção ao fundo do orifício do canal inferior 310 para evitar a deposição na parede lateral do orifício do canal inferior 310. Em algumas concretizações, a cama- da dielétrica protetora 314 é depositada usando o processo ALD dire- cional para cobrir a superfície superior do plugue de silício 312, mas não a parede lateral do orifício do canal inferior 310.
[049] O método 400 prossegue para a operação 410, conforme ilustrado na FIGURA 4A, na qual uma camada sacrifical é formada na camada dielétrica protetora na primeira abertura. Conforme ilustrado na FIGURA 3C, uma camada sacrifical 316 é depositada usando um ou mais processos de deposição de filme fino, como PVD, CVD, ALD, galvanoplastia, revestimento metálico não elétrico ou qualquer combi- nação dos mesmos, para preencher parcialmente ou totalmente o ori- fício do canal inferior 310 (mostrado na FIGURA 3B). A camada sacri- fical 316 pode incluir qualquer material adequado que deve ser remo- vido em um processo posterior, como polissilício. Para evitar a remo- ção da camada dielétrica protetora 314 juntamente com a camada sa- crifical 316, a camada sacrifical 316 e a camada dielétrica protetora 314 incluem diferentes materiais, de acordo com algumas concretiza- ções.
[050] O método 400 prossegue para a operação 412, conforme ilustrado na FIGURA 4A, na qual uma segunda plataforma dielétrica é formada na primeira plataforma dielétrica. Semelhante à primeira pla- taforma dielétrica, a segunda plataforma dielétrica pode incluir uma segunda pluralidade de camadas sacrificais intercaladas e camadas dielétricas. Com referência à FIGURA 3D, uma plataforma dielétrica superior 304B incluindo uma pluralidade de pares de camadas dielétri- cas é formada na plataforma dielétrica inferior 304A.
[051] A plataforma dielétrica superior 304B pode ser formada por um ou mais processos de deposição de filme fino, incluindo, mas não se limitando a, CVD, PVD, ALD ou qualquer combinação dos mesmos.
[052] O método 400 segue para a operação 414, conforme ilus- trado na FIGURA 4A, na qual uma segunda abertura se estendendo verticalmente através da segunda plataforma dielétrica é formada para expor a camada sacrifical. Conforme ilustrado na FIGURA 3E, um ori- fício do canal superior 318 é outra abertura formada se estendendo verticalmente através da plataforma dielétrica superior 304B para ex- por a camada sacrifical 316. O furo superior do canal 318 pode ser ali- nhado com o furo inferior do canal 310 (mostrado na FIGURA 3F), de modo a expor pelo menos parte da camada sacrifical 316. O canal su- perior e inferior 318 e 310 pode ser conectado após a camada sacrifi- cal 316 ser removida. Em algumas concretizações, os processos de fabricação para formar o orifício superior do canal 318 incluem grava- ção úmida e / ou gravação seca, tal como DRIE. Em algumas concreti- zações, o orifício do canal superior 318 se estende em parte da cama- da sacrifical 316. O processo de gravação através da plataforma dielé- trica superior 304A pode não parar na superfície superior da camada sacrifical 316 e continuar a gravar parte da camada sacrifical 316. Em algumas concretizações, um processo de gravação separado é usado para gravar parte da camada sacrifical 316 após a gravação da plata- forma dielétrica superior 304B.
[053] O método 400 prossegue para a operação 416, conforme ilustrado na FIGURA 4B, na qual a camada sacrifical é removida. Em algumas concretizações, a camada sacrifical é gravada até ser detida pela camada dielétrica protetora. Conforme ilustrado na FIGURA 3F, a camada sacrifical 316 (mostrada na FIGURA 3E) é removida na plata-
forma dielétrica inferior 304A por gravação úmida e / ou gravação seca até ser interrompida pela camada dielétrica protetora 314. Em algumas concretizações, a camada sacrifical 316 inclui polissilício, a camada dielétrica protetora 314 inclui óxido de silício (por exemplo, a camada de óxido nativo do plugue de silício 312) e a camada sacrifical 316 é gravada por gravador químico de hidróxido de tetrametilamônio (TMAH), que pode ser interrompido por óxido de silício da camada di- elétrica protetora 314. A camada dielétrica protetora 314 com uma es- pessura suficiente, conforme descrito acima pode atuar como a cama- da de parada de corrosão para evitar danos ao plugue de silício 312 e ao substrato de silício 302 causados pela gravação da camada sacrifi- cal 316. Após a remoção da camada sacrifical 316, o orifício do canal inferior 310 torna-se aberto novamente e conectado ao orifício do ca- nal superior 318, como mostrado na FIGURA 3F.
[054] O método 400 prossegue para a operação 418, conforme ilustrado na FIGURA 4B, na qual um filme de memória é formado na camada dielétrica protetora e ao longo da parede lateral da primeira e da segunda abertura. Em algumas concretizações, o filme de memória é formado primeiro na camada dielétrica protetora e ao longo da pare- de lateral da primeira e da segunda abertura, e uma camada de sacri- fício de canal é formada sobre o filme de memória. Em algumas con- cretizações, uma primeira camada de óxido de silício, uma camada de nitreto de silício, uma segunda camada de óxido de silício e uma ca- mada de polissilício são subsequentemente depositadas na parede lateral da primeira e da segunda abertura nesta ordem para formar o filme de memória e a camada sacrifical do canal.
[055] Conforme ilustrado na FIGURA 3G, um filme de memória 320 (incluindo uma camada de bloqueio 322, uma camada de armaze- namento 324 e uma camada de tunelamento 326) e uma camada de sacrifício de canal 328 são formados na camada dielétrica protetora
314 e ao longo da parede lateral dos orifícios de canal inferior e supe- rior 310 e 318. Em algumas concretizações, o filme de memória 320 é primeiro depositado ao longo da parede lateral dos orifícios de canal inferior e superior 310 e 318 e na camada dielétrica protetora 314 e a camada sacrifical de canal 328 é então depositada sobre o filme de memória 320. A camada de bloqueio 322, a camada de armazena- mento 324 e a camada de tunelamento 326 podem ser subsequente- mente depositadas nesta ordem usando um ou mais processos de de- posição de filme fino, como ALD, CVD, PVD, quaisquer outros proces- sos adequados, ou qualquer combinação destes, para formar o filme de memória 320 A camada sacrifical de canal 328 pode então ser for- mada depositando polissilício ou qualquer outro material sacrifical adequado na camada de tunelamento 326 usando um ou mais proces- sos de deposição de filme fino, como ALD, CVD, PVD, quaisquer ou- tros processos adequados ou qualquer combinação dos mesmos. Co- mo mostrado na FIGURA 3G, o filme de memória 320 e a camada sa- crifical de canal 328 podem cobrir tanto a superfície inferior (na cama- da dielétrica protetora 314) como a parede lateral dos orifícios de canal inferior e superior 310 e 318. Em algumas concretizações, uma cama- da de óxido de silício, uma camada de nitreto de silício, uma camada de óxido de silício e uma camada de polissilício (uma estrutura "SO- NO") são subsequentemente depositadas para formar o filme de me- mória 320 e a camada sacrifical do canal 328. Diferente de alguns dis- positivos de memória 3D que usam uma camada de óxido de revesti- mento ALD como a camada protetora do plugue semicondutor, que é removido antes da formação do filme de memória e do canal semicon- dutor, a camada dielétrica protetora 314 do plugue de silício 312 per- manece durante todos os processos de fabricação posteriores e no dispositivo de memória 3D resultante.
[056] O método 400 segue para a operação 420, conforme ilus-
trado na FIGURA 4B, na qual uma terceira abertura através do filme de memória e a camada dielétrica protetora são formadas na porção inferior da primeira abertura. Conforme ilustrado na FIGURA 3H, uma abertura de contato 330 é formada através da camada sacrifical de canal 328, filme de memória 320 e camada dielétrica protetora 314 pa- ra o plugue de silício 312 usando múltiplos processos de gravação úmida e / ou gravação seca. Em algumas concretizações, quando uma estrutura "SONO" da camada sacrifical do canal s 328 e o filme de memória 320 são formados, um processo conhecido como "perfuração SONO" é usado para gravar através da camada sacrifical do canal 328 e do filme de memória 320 na superfície inferior do furo do canal 310, seguido por outro processo de corrosão para ataque químico através da camada dielétrica protetora 314 para alcançar o plugue de silício
312.
[057] O método 400 prossegue para a operação 422, conforme ilustrado na FIGURA 4B, na qual um canal semicondutor é formado sobre o filme de memória e na terceira abertura para contatar o plugue semicondutor. Em algumas concretizações, para formar o canal semi- condutor, uma camada de polissilício é depositada sobre a segunda camada de óxido de silício e na terceira abertura. Em algumas concre- tizações, uma camada de enchimento é formada após a formação do canal semicondutor para preencher a primeira e a segunda abertura. Conforme ilustrado na FIGURA 31, a camada sacrifical do canal 328 (mostrada na FIGURA 3H) é removida por gravação úmida e / ou gra- vação seca, e um canal semicondutor 332 é formado sobre a camada de tunelamento 326 do arquivo de memória 320 e na abertura de con- tato 330 (mostrado em FIGURA 3H), bem como o uso de um ou mais processos de deposição de filme fino, como CVD, PVD, ALD, galvano- plastia, revestimento metálico não elétrico ou qualquer combinação dos mesmos, para entrar em contato com o plugue de silício 312. Em algumas concretizações, o canal semicondutor 332 inclui polissilício. O canal semicondutor 332 pode preencher total ou parcialmente a aber- tura de contato 330, desde que possa entrar em contato com o plugue de silício 312. Por exemplo, o canal semicondutor 332 pode ser depo- sitado na parede lateral da abertura de contato 330 sem preencher completamente a abertura de contato 330. Conforme ilustrado na FI- GURA 31, uma camada de enchimento 334, tal como uma camada de óxido de silício, é formada nos orifícios do canal inferior e superior 310 e 318 (mostrado na FIGURA 3H) para preencher total ou parcialmente o espaço restante dos orifícios do canal inferior e superior 310 e 318 usando um ou mais processos de deposição de filme fino, como CVD, PVD, ALD, galvanoplastia, revestimento metálico não elétrico ou qual- quer combinação dos mesmos.
[058] Conforme ilustrado na FIGURA 3J, um plugue de canal 336 é formado na porção superior do orifício superior do canal 318 (mos- trado na FIGURA 3H). Em algumas concretizações, partes do filme de memória 320, canal semicondutor 332 e camada de enchimento 334 que estão na superfície superior da plataforma dielétrica superior 304B (mostrada na FIGURA 31) são removidas e aplainadas por CMP, gra- vação úmida e / ou gravação a seco. Uma reentrância, então, pode ser formada na porção superior do orifício superior do canal 318 por gra- vação úmida e / ou gravação seca de partes do filme de memória 320, canal semicondutor 332 e camada de enchimento 334 na parte do ori- fício superior do canal 318 (mostrado na FIGURA 31). O plugue do ca- nal 336 pode, então, ser formado depositando materiais condutores, como metais, dentro da reentrância por um ou mais processos de de- posição de filme fino, como CVD, PVD, ALD, galvanoplastia, revesti- mento metálico não elétrico ou qualquer combinação dos mesmos. Um agulhão de memória NAND é formado dessa maneira.
[059] Embora não ilustrado, entende-se que após a formação da cadeia de memória NAND como mostrado nas Figuras 3A - 3J, uma pilha de memória de plataforma dupla pode ser formada substituindo as camadas sacrificais 308 nas plataformas dielétricas inferiores e su- perior 304A e 304B com camadas condutoras. A pilha de memória, portanto, pode incluir uma pluralidade de pares de camadas conduto- ras / dielétricas. Em algumas concretizações, para formar a pilha de memória, uma abertura de fenda (por exemplo, uma fenda de linha de porta) pode ser formada através das plataformas dielétricas inferiores e superiores 304A e 304B, as camadas sacrificais 308 nas plataformas dielétricas inferiores e superiores 304A e 304B podem ser gravadas ao aplicar os gravadores químicos através da abertura de fenda para for- mar uma pluralidade de reentrâncias laterais, e as camadas conduto- ras podem ser depositadas nas reentrâncias laterais.
[060] De acordo com um aspecto da presente descrição, um dis- positivo de memória 3D inclui um substrato, uma pilha de memória in- cluindo uma pluralidade de camadas condutoras intercaladas e cama- das dielétricas no substrato e uma cadeia de memória se estendendo verticalmente através da pilha de memória. A cadeia de memória inclui um plugue semicondutor em uma porção inferior da cadeia de memó- ria, uma camada dielétrica protetora no plugue semicondutor e um fil- me de memória acima da camada dielétrica protetora e ao longo de uma parede lateral da cadeia de memória.
[061] Em algumas concretizações, o plugue semicondutor é um plugue de silício de crescimento epitaxial.
[062] Em algumas concretizações, a camada dielétrica protetora é formada para cobrir completamente o plugue semicondutor. A es- pessura da camada dielétrica protetora pode estar entre aproximada- mente 1 nm e aproximadamente 5 nm. Em algumas concretizações, a camada dielétrica protetora não está disposta ao longo da parede late- ral da cadeia de memória. Em algumas concretizações, a camada di-
elétrica protetora encosta na parede lateral da cadeia de memória.
[063] Em algumas concretizações, a camada dielétrica protetora inclui uma abertura. A cadeia de memória inclui um canal semicondu- tor ao longo da parede lateral da cadeia de memória e que se estende através da abertura para entrar em contato com o plugue semicondu- tor, de acordo com algumas concretizações.
[064] Em algumas concretizações, o filme de memória inclui uma camada de bloqueio, uma camada de armazenamento e uma camada de tunelamento.
[065] De acordo com outro aspecto da presente descrição, um método para formar um dispositivo de memória 3D é descrito. Uma primeira plataforma dielétrica incluindo uma primeira pluralidade de camadas sacrificais intercaladas e camadas dielétricas é formada em um substrato. Uma primeira abertura se estendendo verticalmente através da primeira plataforma dielétrica é formada. Um plugue semi- condutor é formado em uma porção inferior da primeira abertura. Uma camada dielétrica protetora é formada no plugue semicondutor. Uma camada sacrifical é formada na camada dielétrica protetora na primeira abertura. Uma segunda plataforma dielétrica incluindo uma segunda pluralidade de camadas sacrificais intercaladas e camadas dielétricas é formada em na primeira plataforma dielétrica. Uma segunda abertura que se estende verticalmente através da segunda plataforma dielétrica é formada para expor a camada sacrifical na primeira abertura. A ca- mada sacrifical na primeira abertura é removida. Um filme de memória é formado na camada dielétrica protetora e ao longo da parede lateral da primeira e da segunda abertura. Uma terceira abertura é formada no filme de memória e da camada dielétrica protetora na porção inferi- or da primeira abertura. Um canal semicondutor é formado sobre o fil- me de memória e na terceira abertura para entrar em contato com o plugue semicondutor.
[066] Em algumas concretizações, para formar a camada dielétri- ca protetora, é formada uma camada de óxido nativo do plugue semi- condutor. Em algumas concretizações, a camada de óxido nativo é formada por oxidação térmica. Em algumas concretizações, a camada de óxido nativo é formada por oxidação química úmida. A espessura da camada dielétrica protetora pode estar entre aproximadamente 1 nm e aproximadamente 5 nm. Em algumas concretizações, a camada dielétrica protetora não é formada ao longo da parede lateral da pri- meira abertura. Em algumas concretizações, a camada dielétrica pro- tetora é formada para cobrir completamente o plugue semicondutor.
[067] Em algumas concretizações, para formar o plugue semi- condutor, um plugue de silício é epitaxialmente desenvolvido a partir do substrato.
[068] Em algumas concretizações, para remover a camada sacri- fical, a camada sacrifical é gravada até ser detida pela camada dielé- trica protetora.
[069] Em algumas concretizações, para formar o filme de memó- ria, uma primeira camada de óxido de silício, uma camada de nitreto de silício e uma segunda camada de óxido de silício são subsequen- temente depositadas na parede lateral da primeira e da segunda aber- tura nesta ordem. Em algumas concretizações, para formar o canal semicondutor, uma camada de polissilício é depositada sobre a se- gunda camada de óxido de silício e na terceira abertura.
[070] Ainda de acordo com outro aspecto da presente descrição, um método para formar um dispositivo de memória 3D é descrito. Uma primeira plataforma dielétrica incluindo uma primeira pluralidade de camadas sacrificais intercaladas e camadas dielétricas é formada em um substrato. Uma primeira abertura se estendendo verticalmente através da primeira plataforma dielétrica é formada. Um plugue semi- condutor é epitaxialmente desenvolvido a partir do substrato em uma porção inferior da primeira abertura. Uma porção superior do plugue semicondutor é oxidada para formar uma camada de óxido nativo. Uma camada sacrifical é formada na camada de óxido nativo na pri- meira abertura. Uma segunda plataforma dielétrica incluindo uma se- gunda pluralidade de camadas sacrificais intercaladas e camadas die- létricas é formada em na primeira plataforma dielétrica. Uma segunda abertura que se estende verticalmente através da segunda plataforma dielétrica é formada para expor a camada sacrifical na primeira abertu- ra. A camada sacrifical é gravada até ser interrompida pela camada de óxido nativo.
[071] Em algumas concretizações, após gravar a camada sacrifi- cal, um filme de memória é formado sobre a camada de óxido nativo e ao longo da parede lateral da primeira e da segunda abertura.
[072] Em algumas concretizações, uma terceira abertura é for- mada através do filme de memória e da camada de óxido nativo na porção inferior da primeira abertura e um canal semicondutor é forma- do sobre o filme de memória e na terceira abertura para contatar o plugue semicondutor.
[073] Em algumas concretizações, para formar o filme de memó- ria, uma primeira camada de óxido de silício, uma camada de nitreto de silício e uma segunda camada de óxido de silício são subsequen- temente depositadas na parede lateral da primeira e da segunda aber- tura nesta ordem. Em algumas concretizações, para formar o canal semicondutor, uma camada de polissilício é depositada sobre a se- gunda camada de óxido de silício e na terceira abertura
[074] Em algumas concretizações, a camada de óxido nativo é formada por oxidação térmica. Em algumas concretizações, em que a camada de óxido nativo é formada por oxidação química úmida. Uma espessura da camada de óxido nativo pode estar entre aproximada- mente 1 nm e aproximadamente 5 nm.
[075] A descrição anterior das concretizações específicas revela- rá a natureza geral da presente descrição que outros podem, aplican- do o conhecimento dentro da perícia da técnica, prontamente modificar e / ou adaptar para várias aplicações tais concretizações específicas, sem experimentação indevida, sem se afastar do conceito geral da presente descrição. Portanto, tais adaptações e modificações desti- nam-se a estar dentro do significado e faixa de equivalentes das con- cretizações divulgadas, com base nos ensinamentos e orientações aqui apresentados. Deve ser entendido que a fraseologia ou termino- logia neste documento tem o propósito de descrição e não de limita- ção, de modo que a terminologia ou fraseologia da presente especifi- cação deve ser interpretada pelo especialista na técnica à luz dos en- sinamentos e orientação.
[076] As concretizações da presente descrição foram descritas acima com o auxílio de blocos de construção funcionais que ilustram a implementação de funções especificadas e suas relações. Os limites desses blocos de construção funcionais foram arbitrariamente defini- dos neste documento para a conveniência da descrição. Limites alter- nativos podem ser definidos, desde que as funções especificadas e os relacionamentos das mesmas sejam executados apropriadamente.
[077] As seções Síntese e Resumo podem estabelecer uma ou mais, mas não todas as concretizações exemplificativas da presente descrição, conforme contemplado pelo (s) inventor (es) e, portanto, não se destinam a limitar a presente descrição e as concretizações anexas de qualquer forma.
[078] A amplitude e o escopo da presente descrição não devem ser limitados por qualquer uma das concretizações exemplificativas descritas acima, mas devem ser definidos apenas de acordo com as seguintes concretizações e seus equivalentes.
Claims (26)
1. Dispositivo de memória tridimensional (3D), caracteriza- do pelo fato de que compreende: um substrato; uma pilha de memória compreendendo uma pluralidade de camadas condutoras e camadas dielétricas intercaladas no substrato; e uma cadeia de memória se estendendo verticalmente atra- vés da pilha de memória e compreendendo: um plugue semicondutor em uma porção inferior da cadeia de memória; uma camada dielétrica protetora no plugue semicondutor; e um filme de memória acima da camada dielétrica protetora e ao longo de uma parede lateral da cadeia de memória.
2. Dispositivo de memória 3D, de acordo com a reivindica- ção 1, caracterizado pelo fato de que a camada dielétrica protetora é uma camada de óxido nativo do plugue semicondutor.
3. Dispositivo de memória 3D, de acordo com a reivindica- ção 1 ou 2, caracterizado pelo fato de que o plugue semicondutor é um plugue de silício crescido de forma epitaxial.
4. Dispositivo de memória 3D, de acordo com qualquer uma das reivindicações 1 a 3, caracterizado pelo fato de que uma espes- sura da camada dielétrica protetora está entre cerca de 1 nm e cerca de 5 nm.
5. Dispositivo de memória 3D, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que a camada dielétrica protetora não está disposta ao longo da parede lateral da ca- deia de memória.
6. Dispositivo de memória 3D, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que a camada dielétrica protetora encosta na parede lateral da cadeia de memória.
7. Dispositivo de memória 3D, de acordo com qualquer uma das reivindicações 1 a 6, caracterizado pelo fato de que a camada dielétrica protetora compreende uma abertura.
8. Dispositivo de memória 3D, de acordo com a reivindica- ção 7, caracterizado pelo fato de que a cadeia de memória compre- ende um canal semicondutor ao longo da parede lateral da cadeia de memória e que se estende através da abertura para entrar em contato com o plugue semicondutor.
9. Dispositivo de memória 3D, de acordo com qualquer uma das reivindicações 1 a 8, caracterizado pelo fato de que o filme de memória compreende uma camada de bloqueio, uma camada de ar- mazenamento, e uma camada de tunelamento.
10. Método para formar um dispositivo de memória tridi- mensional (3D), caracterizado pelo fato de que compreende as eta- pas de: formar uma primeira plataforma dielétrica compreendendo uma primeira pluralidade de camadas sacrificais e camadas dielétricas intercaladas em um substrato, formar uma primeira abertura se estendendo verticalmente através da primeira plataforma dielétrica; formar um plugue semicondutor em uma porção inferior da primeira abertura; formar uma camada dielétrica protetora no plugue semi- condutor; formar uma camada sacrifical na camada dielétrica proteto- ra dentro da primeira abertura; formar uma segunda plataforma dielétrica compreendendo uma segunda pluralidade de camadas sacrificais e camadas dielétricas intercaladas na primeira plataforma dielétrica;
formar uma segunda abertura se estendendo verticalmente através da segunda plataforma dielétrica para expor a camada sacrifi- cal dentro da primeira abertura; remover camada sacrifical dentro da primeira abertura; formar um filme de memória na camada dielétrica protetora e ao longo de parede lateral das primeira e segunda aberturas; formar uma terceira abertura através do filme de memória e da camada dielétrica protetora dentro da porção inferior da primeira abertura; e formar um canal semicondutor sobre o filme de memória e dentro da terceira abertura para entrar em contato com o plugue semi- condutor.
11. Método, de acordo com a reivindicação 10, caracteri- zado pelo fato de que formar a camada dielétrica protetora compre- ende formar uma camada de óxido nativo do plugue semicondutor.
12. Método, de acordo com a reivindicação 11, caracteri- zado pelo fato de que a camada de óxido nativo é formada por oxida- ção térmica.
13. Método, de acordo com a reivindicação 11, caracteri- zado pelo fato de que a camada de óxido nativo é formada por oxida- ção química úmida.
14. Método, de acordo com qualquer uma das reivindica- ções 10 a 13, caracterizado pelo fato de que formar o plugue semi- condutor compreende crescer de forma epitaxial um plugue de silício a partir do substrato.
15. Método, de acordo com qualquer uma das reivindica- ções 10 a 14, caracterizado pelo fato de que uma espessura da ca- mada dielétrica protetora está entre cerca de 1 nm e cerca de 5 nm.
16. Método, de acordo com qualquer uma das reivindica- ções 10 a 15, caracterizado pelo fato de que a camada dielétrica não é formada ao longo da parede lateral da primeira abertura.
17. Método, de acordo com qualquer uma das reivindica- ções 10 a 16, caracterizado pelo fato de que a camada dielétrica protetora é formada para cobrir completamente o plugue semicondu- tor.
18. Método, de acordo com qualquer uma das reivindica- ções 10 a 17, caracterizado pelo fato de que remover a camada sa- crifical compreende decapar a camada sacrifical até ser interrompido pela camada dielétrica protetora.
19. Método, de acordo com qualquer uma das reivindica- ções 10 a 18, caracterizado pelo fato de que formar o filme de memória compreende subsequentemente depositar uma primeira camada de óxido de silício, uma camada de nitreto de silício, e uma segunda camada de óxido de silício na parede lateral das primeira e segunda aberturas nesta ordem; e formar o canal semicondutor compreende depositar uma camada de polissilício sobre a segunda camada de óxido de silício e dentro da terceira abertura.
20. Método para formar um dispositivo de memória tridi- mensional (3D), caracterizado pelo fato de que compreende as eta- pas de: formar uma primeira plataforma dielétrica compreendendo uma primeira pluralidade de camadas sacrificais e camadas dielétricas intercaladas em um substrato; formar uma primeira abertura se estendendo verticalmente através da primeira plataforma dielétrica; crescer de forma epitaxial um plugue semicondutor a partir do substrato em uma porção inferior da primeira abertura; oxidar uma porção superior do plugue semicondutor para formar uma camada de óxido nativo;
formar uma camada sacrifical na camada de óxido nativo dentro da primeira abertura; formar uma segunda plataforma dielétrica compreendendo uma segunda pluralidade de camadas sacrificais e camadas dielétricas intercaladas na primeira plataforma dielétrica; formar uma segunda abertura se estendendo verticalmente através da segunda plataforma dielétrica para expor a camada sacrifi- cal dentro da primeira abertura; e decapar a camada sacrifical até ser interrompido pela ca- mada de óxido nativo.
21. Método, de acordo com a reivindicação 20, caracteri- zado pelo fato de que ainda compreende, após decapar a camada sacrifical, formar um filme de memória na camada de óxido nativo e ao longo de parede lateral das primeira e segunda aberturas.
22. Método, de acordo com a reivindicação 21, caracteri- zado pelo fato de que ainda compreende: formar uma terceira abertura através do filme de memória e da camada de óxido nativo na porção inferior da primeira abertura; e formar um canal semicondutor sobre o filme de memória e dentro da terceira abertura para entrar em contato com o plugue semi- condutor.
23. Método, de acordo com a reivindicação 22, caracteri- zado pelo fato de que formar o filme de memória compreende subsequentemente depositar uma primeira camada de óxido de silício, uma camada de nitreto de silício, e uma segunda camada de óxido de silício na parede lateral das primeira e segunda aberturas nesta ordem; e formar o canal semicondutor compreende depositar uma camada de polissilício sobre a segunda camada de óxido de silício e dentro da terceira abertura.
24. Método, de acordo com qualquer uma das reivindica- ções 20 a 23, caracterizado pelo fato de que a camada de óxido na- tivo é formada por oxidação térmica.
25. Método de acordo com qualquer uma das reivindica- ções 20 a 23, caracterizado pelo fato de que a camada de óxido na- tivo é formada por oxidação química úmida.
26. Método, de acordo com qualquer uma das reivindica- ções 20 a 25, caracterizado pelo fato de que uma espessura da ca- mada óxido nativo está entre cerca de 1 nm e cerca de 5 nm.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2018/107790 WO2020061868A1 (en) | 2018-09-27 | 2018-09-27 | Semiconductor plug protected by protective dielectric layer in three-dimensional memory device and method for forming the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| BR112020025889A2 true BR112020025889A2 (pt) | 2021-04-06 |
| BR112020025889B1 BR112020025889B1 (pt) | 2024-05-07 |
Family
ID=
Also Published As
| Publication number | Publication date |
|---|---|
| CN109417074A (zh) | 2019-03-01 |
| JP2022502859A (ja) | 2022-01-11 |
| SG11202100824QA (en) | 2021-02-25 |
| EP3811406A1 (en) | 2021-04-28 |
| WO2020061868A1 (en) | 2020-04-02 |
| EP3811406B1 (en) | 2024-05-01 |
| KR20210028247A (ko) | 2021-03-11 |
| TW202013685A (zh) | 2020-04-01 |
| EP4362624A2 (en) | 2024-05-01 |
| CN113345912A (zh) | 2021-09-03 |
| EP3811406A4 (en) | 2022-02-23 |
| AU2018443831B2 (en) | 2022-03-10 |
| AU2018443831A1 (en) | 2021-02-04 |
| US20200105781A1 (en) | 2020-04-02 |
| US10714493B2 (en) | 2020-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2018443831B2 (en) | Semiconductor plug protected by protective dielectric layer in three-dimensional memory device and method for forming the same | |
| US20210043643A1 (en) | Interconnect structure of three-dimensional memory device | |
| EP3827461B1 (en) | Three-dimensional memory device having zigzag slit structures and method for forming the same | |
| US11594552B2 (en) | Three-dimensional memory device with corrosion-resistant composite spacer | |
| US10892280B2 (en) | Inter-deck plug in three-dimensional memory device and method for forming the same | |
| US11114456B2 (en) | Memory stacks having silicon oxynitride gate-to-gate dielectric layers and methods for forming the same | |
| US10854626B2 (en) | Methods for forming three-dimensional memory device having channel structures with native oxide layer | |
| US9018692B2 (en) | Low cost scalable 3D memory | |
| BR112020023959A2 (pt) | dispositivo de memória tridimensional de múltiplas camadas e método de fabricação respectivo | |
| US10680009B2 (en) | Method for forming gate structure of three-dimensional memory device | |
| KR20220002473A (ko) | 메모리 스트링에 포켓 구조를 갖는 3차원 메모리 디바이스 및 그 방법 | |
| CN108807409A (zh) | 半导体装置及其制造方法 | |
| CN111263980B (zh) | 具有增大的接头临界尺寸的三维存储器器件及其形成方法 | |
| US11917823B2 (en) | Channel structures having protruding portions in three-dimensional memory device and method for forming the same | |
| BR112020025889B1 (pt) | Dispositivo de memória tridimensional e método para formar um dispositivo de memória tridimensional | |
| CN112262473A (zh) | 三维存储器件中具有突出部分的沟道结构以及用于形成其的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B06W | Patent application suspended after preliminary examination (for patents with searches from other patent authorities) chapter 6.23 patent gazette] | ||
| B06A | Patent application procedure suspended [chapter 6.1 patent gazette] | ||
| B09A | Decision: intention to grant [chapter 9.1 patent gazette] | ||
| B16A | Patent or certificate of addition of invention granted [chapter 16.1 patent gazette] |
Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 27/09/2018, OBSERVADAS AS CONDICOES LEGAIS |