CN111415942A - 三维存储器的形成方法 - Google Patents
三维存储器的形成方法 Download PDFInfo
- Publication number
- CN111415942A CN111415942A CN202010407263.XA CN202010407263A CN111415942A CN 111415942 A CN111415942 A CN 111415942A CN 202010407263 A CN202010407263 A CN 202010407263A CN 111415942 A CN111415942 A CN 111415942A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- sacrificial
- trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000015654 memory Effects 0.000 title claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 473
- 238000003860 storage Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000011241 protective layer Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 29
- 230000005641 tunneling Effects 0.000 claims description 22
- 230000000903 blocking effect Effects 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 239000003153 chemical reaction reagent Substances 0.000 description 6
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 6
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供的三维存储器的形成方法包括如下步骤：提供一衬底，所述衬底表面具有牺牲层、以及位于所述牺牲层表面的堆叠层，沟道孔贯穿所述堆叠层和所述牺牲层并延伸至所述衬底内，所述沟道孔内填充有电荷存储层和沟道层，所述堆叠层中还具有沿垂直于所述衬底的方向贯穿所述堆叠层并暴露所述牺牲层的沟槽；形成保护层于所述沟槽的侧壁表面，所述保护层相对于所述电荷存储层和所述牺牲层均具有刻蚀选择性；沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层；形成覆盖所述衬底表面和所述沟道层侧面的外延层。本发明在选择性去除牺牲层和电荷存储层的过程中，不会对堆叠层造成损伤，改善了三维存储器的电性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器的形成方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
对于堆叠层数为128层甚至更高层的3D NAND存储器，SWS(Side Wall SEG，侧壁外延层)是优先被采用的结构。但是，由于现有技术的限制，在形成SWS的过程中，极易对堆叠结构造成损伤，从而影响三维存储器核心区域的电性能。
因此，如何优化SWS的形成工艺，避免对堆叠结构造成损伤，从而改善三维存储器的电性能，是当前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器的形成方法，用于解决现有的SWS在形成过程中易对堆叠结构造成损伤的问题，以改善三维存储器的电性能。
为了解决上述问题，本发明提供了一种三维存储器的形成方法，包括如下步骤：
提供一衬底，所述衬底表面具有牺牲层、以及位于所述牺牲层表面的堆叠层，沟道孔贯穿所述堆叠层和所述牺牲层并延伸至所述衬底内，所述沟道孔内填充有电荷存储层和沟道层，所述堆叠层中还具有沿垂直于所述衬底的方向贯穿所述堆叠层并暴露所述牺牲层的沟槽；
形成保护层于所述沟槽的侧壁表面，所述保护层相对于所述电荷存储层和所述牺牲层均具有刻蚀选择性；
沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层，暴露所述沟道层和所述衬底；
形成覆盖所述衬底表面和所述沟道层侧面的外延层。
可选的，还包括如下步骤：
提供一衬底，所述衬底表面具有依次叠置的第一隔离层、所述牺牲层、第二隔离层和所述堆叠层，所述沟道孔沿垂直于所述衬底的方向贯穿所述堆叠层、所述第二隔离层、所述牺牲层、所述第一隔离层并延伸至所述衬底内部，所述沟道孔内填充有电荷存储层和沟道层；
形成沿垂直于所述衬底的方向贯穿所述堆叠层和所述第二隔离层的沟槽，暴露所述牺牲层。
可选的，所述保护层为单层结构；或者，
所述保护层包括沿所述沟槽的径向方向叠置的多层结构。
可选的，形成保护层于所述沟槽的侧壁表面的具体步骤包括：
形成第一子层于所述沟槽的内壁表面；
形成第二子层于所述第一子层表面，所述第一子层和/或所述第二子层相对于所述电荷存储层和所述牺牲层均具有刻蚀选择性；
去除所述沟槽底部的所述第一子层和所述第二子层，暴露所述牺牲层。
可选的，所述堆叠层表面还覆盖有介质层，所述沟槽贯穿所述介质层；
所述第一子层和所述第二子层叠置于所述介质层背离所述堆叠层的表面。
可选的，所述第一子层相对于所述电荷存储层具有刻蚀选择性；
所述第二子层相对于所述牺牲层具有刻蚀选择性。
可选的，所述电荷存储层包括沿所述沟道孔的径向方向依次叠置的阻挡层、电荷俘获层和隧穿层，所述阻挡层的材料与所述第二子层的材料相同，所述第一子层相对于所述第二子层具有刻蚀选择性；沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层的具体步骤包括：
沿所述沟槽的底部选择性去除所述牺牲层，暴露所述第一隔离层、所述第二隔离层和所述电荷存储层；
同时去除所述第二子层和所述阻挡层，暴露所述第一子层和所述电荷俘获层。
可选的，所述第一子层相对于所述电荷俘获层和所述隧穿层均具有刻蚀选择性；沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层的具体步骤还包括：
沿所述沟槽的底部选择性去除部分的所述电荷俘获层和所述隧穿层，暴露所述沟道层。
可选的，所述第一隔离层的材料与所述电荷俘获层或所述隧穿层相同，所述第二隔离层的材料与所述电荷俘获层或所述隧穿层相同；沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层的具体步骤还包括：
沿所述沟槽的底部选择性去除部分的所述电荷俘获层、所述隧穿层、所述第一隔离层和所述第二隔离层，暴露所述沟道层和所述衬底。
可选的，形成覆盖所述衬底表面和所述沟道层侧面的外延层的具体步骤包括：
形成覆盖所述衬底表面和所述沟道层侧面的外延层；
去除所述第一子层。
可选的，所述堆叠层包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层和伪栅极层，所述沟槽为栅线隔槽；形成覆盖所述衬底表面和所述沟道层侧面的外延层之后，还包括如下步骤：
沿所述栅线隔槽去除所述伪栅极层，于相邻两层所述层间绝缘层之间形成空隙区域；
填充导电材料于所述空隙区域，形成栅极层。
本发明提供的三维存储器的形成方法，在去除牺牲层和电荷存储层之前，先于沟槽的侧壁形成保护层，且所述保护层相对于所述电荷存储层和所述牺牲层均具有刻蚀选择性，从而可以在选择性去除所述牺牲层和所述电荷存储层的过程中，不会对堆叠层造成损伤，确保了沟槽形貌和堆叠层形貌的完整性，进而改善了三维存储器的电性能。
附图说明
附图1是本发明具体实施方式中三维存储器的形成方法流程图；
附图2A-2H是本发明具体实施方式在形成三维存储器的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器的形成方法的具体实施方式做详细说明。
对于堆叠层数为128层甚至更高层的3D NAND存储器，在形成SWS之前，需要先将靠近沟道孔底部的部分电荷存储层去除，以暴露沟道层。但是，由于电荷存储层通常也为氧化物层-氮化物层-氧化物层的叠层结构，而堆叠层是由交替堆叠的层间绝缘层和伪栅极层构成，所述伪栅极层所在的位置用于后续形成栅极层。所述层间绝缘层的材料通常为氧化物材料，所述伪栅极层的材料通常为氮化物材料，因此，所述电荷存储层的刻蚀选择性与所述堆叠层的刻蚀选择性具有一定的相似性。因而，在通过贯穿堆叠层的沟槽去除部分所述电荷存储层的过程中，至少会导致以下四个方面的问题：第一，由于堆叠层顶部通常覆盖有介质层，而所述介质层的材料通常为氧化物材料，因此，去除所述电荷存储层的过程也会对所述介质层造成损伤；第二，破坏所述沟槽侧壁处的所述层间绝缘层和所述伪栅极层；第三，引起所述沟槽特征尺寸的扩大，不利于后续工艺的顺利进行；第四，生长的SEG(SelectiveEpitaxial Growth，选择性外延生长)层易出现缺陷。
为了避免形成SWS的过程中对堆叠层造成损伤，从而改善三维存储器的性能，本具体实施方式提供了一种三维存储器的形成方法，附图1是本发明具体实施方式中三维存储器的形成方法流程图，附图2A-2H是本发明具体实施方式在形成三维存储器的过程中主要的工艺截面示意图。本具体实施方式中所述的三维存储器可以是但不限于3D NAND存储器。如图1、图2A-图2H所示，本具体实施方式提供的三维存储器的形成方法，包括如下步骤：
步骤S11，提供一衬底，所述衬底20表面具有牺牲层21、以及位于所述牺牲层21表面的堆叠层22，沟道孔贯穿所述堆叠层22和所述牺牲层21并延伸至所述衬底20内，所述沟道孔内填充有电荷存储层和沟道层274，所述堆叠层22中还具有沿垂直于所述衬底20的方向贯穿所述堆叠层22并暴露所述牺牲层21的沟槽23，如图2A所示。
可选的，所述三维存储器的形成方法还包括如下步骤：
提供一衬底20，所述衬底20表面具有依次叠置的第一隔离层25、所述牺牲层21、第二隔离层26和所述堆叠层22，所述沟道孔沿垂直于所述衬底20的方向贯穿所述堆叠层22、所述第二隔离层26、所述牺牲层21、所述第一隔离层25并延伸至所述衬底20内部，所述沟道孔内填充有电荷存储层和沟道层274；
形成沿垂直于所述衬底20的方向贯穿所述堆叠层22和所述第二隔离层26的沟槽23，暴露所述牺牲层21，如图2A所示。
具体来说，所述衬底20的材料可以是但不限于硅，所述衬底20内部具有BSG(Bottom Selective Gate，底部选择栅)等导电结构。所述第一隔离层25用于电性隔离所述牺牲层21与所述衬底20，所述第二隔离层26用于电性隔离所述牺牲层21与所述堆叠层22。所述第一隔离层25与所述第二隔离层26的材料可以为氮化物(例如氮化硅)或者氮氧化物(例如氮氧化硅)等绝缘材料。所述牺牲层21所在的区域用于后续形成SEG。所述堆叠层22包括沿垂直于所述衬底20的方向交替堆叠的层间绝缘层221和伪栅极层222。所述电荷存储层包括覆盖于所述沟道孔内壁的阻挡层271、覆盖于所述阻挡层271表面的电荷俘获层272和覆盖于所述电荷俘获层272表面的隧穿层273，所述沟道层274覆盖于所述隧穿层273表面。所述阻挡层271的材料可以为氧化硅和/或氮氧化硅材料，所述电荷捕获层272的材料可以为氮化硅和/或氮氧化硅的单层或多层材料，所述隧穿层273的材料可以为氧化硅和/或氮氧化硅材料，所述沟道层274的材料可以为本征多晶硅材料。所述电荷存储层与所述沟道层274共同构成存储功能层。另外，在所述沟道层表面还可以覆盖绝缘层(例如氧化硅材料)，与所述存储功能层共同构成OPONO结构。所述绝缘层内还可以形成有空气隙(Air Gap)。
本领域技术人员可以通过干法刻蚀工艺刻蚀所述堆叠层22和所述第二隔离层26，形成贯穿所述堆叠层22和所述第二隔离层26、并暴露所述牺牲层21的所述沟槽23。在本具体实施方式中，所述沟槽23可以为栅线隔槽，也可以为用于形成其他结构的沟槽。
步骤S12，形成保护层于所述沟槽23的侧壁表面，所述保护层相对于所述电荷存储层和所述牺牲层21均具有刻蚀选择性，如图2C所示。
可选的，所述保护层为单层结构；或者，
所述保护层包括沿所述沟槽23的径向方向叠置的多层结构。
具体来说，所述保护层可以为单层结构，且单层结构的所述保护层相对于所述电荷存储层和所述牺牲层21均具有刻蚀选择性，从而可以通过选择合适的刻蚀试剂，去除部分的所述电荷存储层和所述牺牲层21，而不对所述保护层造成损伤，以保护被所述保护层覆盖所述堆叠层22。本领域技术人员还可以根据实际需要将所述保护层设置为包括沿所述沟槽23的径向方向叠置的多层结构，通过合理选择所述保护层中每一层的材料，使得所述保护层中存在至少一层相对于所述牺牲层21具有刻蚀选择性、且存在至少一层相对于所述电荷存储层具有刻蚀选择性。本具体实施方式中所述的多层是指两层以上。
可选的，形成保护层于所述沟槽23的侧壁表面的具体步骤包括：
形成第一子层281于所述沟槽23的内壁表面；
形成第二子层282于所述第一子层281表面，所述第一子层281和/或所述第二子层282相对于所述电荷存储层和所述牺牲层21均具有刻蚀选择性；
去除所述沟槽23底部的所述第一子层281和所述第二子层282，暴露所述牺牲层21。
可选的，所述堆叠层22表面还覆盖有介质层24，所述沟槽23贯穿所述介质层24；
所述第一子层281和所述第二子层282叠置于所述介质层24背离所述堆叠层22的表面。
具体来说，采用化学气相沉积工艺、物理气相沉积工艺或者等离子体沉积工艺沉积所述第一子层281于所述沟槽23内壁和所述介质层24背离所述堆叠层22的表面，并沉积所述第二子层282于所述第一子层281的表面，形成包括所述第一子层281和所述第二子层282的所述保护层，如图2B所示。所述介质层24的材料可以为氧化物材料。通过在所述介质层24的顶面和朝向所述沟槽23的侧面也覆盖所述第一子层281和所述第二子层282，使得在去除所述牺牲层21和部分的所述电荷存储层，避免对所述介质层24造成损伤。之后，可以通过干法刻蚀工艺打开所述第一子层281和所述第二子层282的底部，暴露所述牺牲层21，如图2C所示。
步骤S13，沿所述沟槽23的底部选择性去除所述牺牲层21和部分的所述电荷存储层，暴露所述沟道层274和所述衬底20。
举例来说，所述第一子层281和所述第二子层282可以均相对于所述电荷存储层和所述牺牲层21具有刻蚀选择性；也可以仅所述第一子层281相对于所述电荷存储层具有刻蚀选择性，所述第二子层282相对于所述牺牲层21具有刻蚀选择性；还可以所述第一子层281或者所述第二子层282相对于所述电荷存储层和所述牺牲层21均具有刻蚀选择性。在本具体实施方式中，为了简化制造工艺，可选的，所述第一子层281相对于所述电荷存储层具有刻蚀选择性；
所述第二子层282相对于所述牺牲层21具有刻蚀选择性。
可选的，所述电荷存储层包括沿所述沟道孔的径向方向依次叠置的阻挡层271、电荷俘获层272和隧穿层273，所述阻挡层271的材料与所述第二子层282的材料相同，所述第一子层281相对于所述第二子层282具有刻蚀选择性；沿所述沟槽23的底部选择性去除所述牺牲层21和部分的所述电荷存储层的具体步骤包括：
沿所述沟槽23的底部选择性去除所述牺牲层21，暴露所述第一隔离层25、所述第二隔离层26和所述电荷存储层，如图2D所示；
同时去除所述第二子层282和所述阻挡层271，暴露所述第一子层281和所述电荷俘获层272，如图2E所示。
可选的，所述第一子层281相对于所述电荷俘获层272和所述隧穿层273均具有刻蚀选择性；沿所述沟槽23的底部选择性去除所述牺牲层21和部分的所述电荷存储层的具体步骤还包括：
沿所述沟槽23的底部选择性去除部分的所述电荷俘获层272和所述隧穿层273，暴露所述沟道层274。
可选的，所述第一隔离层25的材料与所述电荷俘获层272或所述隧穿层273相同，所述第二隔离层26的材料与所述电荷俘获层272或所述隧穿层273相同；沿所述沟槽23的底部选择性去除所述牺牲层21和部分的所述电荷存储层的具体步骤还包括：
沿所述沟槽23的底部选择性去除部分的所述电荷俘获层272、所述隧穿层273、所述第一隔离层25和所述第二隔离层26，暴露所述沟道层274和所述衬底20，如图2F所示。
以下以所述第一子层281的材料为多晶硅材料、所述第二子层282的材料为氧化物材料、所述牺牲层21的材料为多晶硅材料、所述第一隔离层25和所述第二隔离层26的材料均为氮化硅或者氮氧化硅为例进行说明。在暴露所述牺牲层21之后，通过选择合适的刻蚀试剂，可以选择性的去除所述牺牲层21，而不对所述第二子层282造成损伤，在所述衬底20与所述堆叠层22之间形成如图2D所示的空腔29。之后，通过选择合适的刻蚀试剂(例如氟化氢溶液)，可以同时去除暴露于所述空腔29的所述阻挡层271和覆盖于所述沟槽23侧壁的所述第二子层282，实现制程工艺的简化，得到如图2E所示的结构。接着，选择合适的刻蚀试剂(例如磷酸)，可以选择性的去除暴露于所述空腔29的所述第一隔离层25、所述第二隔离层26、所述电荷俘获层272和所述隧穿层273，暴露所述沟道层274，而不会刻蚀所述第一子层281，刻蚀后得到的结构如图2F所示。所述第一子层281覆盖于所述沟槽23侧壁，避免所述堆叠层22和所述介质层24在刻蚀过程中受到损伤。
步骤S14，形成覆盖所述衬底20表面和所述沟道层274侧面的外延层30，如图2G所示。
可选的，形成覆盖所述衬底20表面和所述沟道层274侧面的外延层30的具体步骤包括：
形成覆盖所述衬底20表面和所述沟道层274侧面的外延层30；
去除所述第一子层281。
具体来说，在暴露所述沟道层274之后，沿所述沟槽23于所述空腔29内生长单晶硅材料形成所述外延层30。所述外延层30覆盖于所述衬底20的表面和所述沟道孔的侧壁，并与所述沟道层274电性接触。所述外延层30未填充满所述空腔29，在相邻两个所述沟道孔之间还形成间隙。之后，通过选择合适的刻蚀试剂(例如氯化氢气体)，去除所述沟槽23侧壁表面覆盖的所述第一子层281，得到如图2G所示的结构。
本具体实施方式是以所述外延层30生长和所述第一子层281的去除分开进行为例说明的。本领域技术人员还可以根据实际需要，选择合适的试剂，在生长所述外延层30的同时去除所述第一子层281。举例来说，同时向所述沟槽23传输SiH2Cl2(dichlorosilane，二氯硅烷)气体和氯化氢气体，SiH2Cl2分解产生硅和氯化氢气体，硅沉积于所述衬底20表面和所述沟道层274表面，形成所述外延层30；分解产生的氯化氢气体和外界传输的所述氯化氢气体用于去除材料为多晶硅的所述第一子层281。通过合理调整外界传输至所述沟槽23的所述SiH2Cl2气体与所述氯化氢气体的比例，可以实现在生长所述外延层30的同时去除所述第一子层281，实现对工艺流程的进一步简化。
可选的，所述堆叠层22包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层221和伪栅极层222，所述沟槽23为栅线隔槽；形成覆盖所述衬底20表面和所述沟道层274侧面的外延层30之后，还包括如下步骤：
沿所述栅线隔槽去除所述伪栅极层222，于相邻两层所述层间绝缘层221之间形成空隙区域223，如图2H所示；
填充导电材料于所述空隙区域223，形成栅极层。
本具体实施方式提供的三维存储器的形成方法，在去除牺牲层和电荷存储层之前，先于沟槽的侧壁形成保护层，且所述保护层相对于所述电荷存储层和所述牺牲层均具有刻蚀选择性，从而可以在选择性去除所述牺牲层和所述电荷存储层的过程中，不会对堆叠层造成损伤，确保了沟槽形貌和堆叠层形貌的完整性，进而改善了三维存储器的电性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (11)
1.一种三维存储器的形成方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底表面具有牺牲层、以及位于所述牺牲层表面的堆叠层，沟道孔贯穿所述堆叠层和所述牺牲层并延伸至所述衬底内，所述沟道孔内填充有电荷存储层和沟道层，所述堆叠层中还具有沿垂直于所述衬底的方向贯穿所述堆叠层并暴露所述牺牲层的沟槽；
形成保护层于所述沟槽的侧壁表面，所述保护层相对于所述电荷存储层和所述牺牲层均具有刻蚀选择性；
沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层，暴露所述沟道层和所述衬底；
形成覆盖所述衬底表面和所述沟道层侧面的外延层。
2.根据权利要求1所述的三维存储器的形成方法，其特征在于，还包括如下步骤：
提供一衬底，所述衬底表面具有依次叠置的第一隔离层、所述牺牲层、第二隔离层和所述堆叠层，所述沟道孔沿垂直于所述衬底的方向贯穿所述堆叠层、所述第二隔离层、所述牺牲层、所述第一隔离层并延伸至所述衬底内部，所述沟道孔内填充有电荷存储层和沟道层；
形成沿垂直于所述衬底的方向贯穿所述堆叠层和所述第二隔离层的沟槽，暴露所述牺牲层。
3.根据权利要求2所述的三维存储器的形成方法，其特征在于，所述保护层为单层结构；或者，
所述保护层包括沿所述沟槽的径向方向叠置的多层结构。
4.根据权利要求2所述的三维存储器的形成方法，其特征在于，形成保护层于所述沟槽的侧壁表面的具体步骤包括：
形成第一子层于所述沟槽的内壁表面；
形成第二子层于所述第一子层表面，所述第一子层和/或所述第二子层相对于所述电荷存储层和所述牺牲层均具有刻蚀选择性；
去除所述沟槽底部的所述第一子层和所述第二子层，暴露所述牺牲层。
5.根据权利要求4所述的三维存储器的形成方法，其特征在于，所述堆叠层表面还覆盖有介质层，所述沟槽贯穿所述介质层；
所述第一子层和所述第二子层叠置于所述介质层背离所述堆叠层的表面。
6.根据权利要求4所述的三维存储器的形成方法，其特征在于，所述第一子层相对于所述电荷存储层具有刻蚀选择性；
所述第二子层相对于所述牺牲层具有刻蚀选择性。
7.根据权利要求6所述的三维存储器的形成方法，其特征在于，所述电荷存储层包括沿所述沟道孔的径向方向依次叠置的阻挡层、电荷俘获层和隧穿层，所述阻挡层的材料与所述第二子层的材料相同，所述第一子层相对于所述第二子层具有刻蚀选择性；沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层的具体步骤包括：
沿所述沟槽的底部选择性去除所述牺牲层，暴露所述第一隔离层、所述第二隔离层和所述电荷存储层；
同时去除所述第二子层和所述阻挡层，暴露所述第一子层和所述电荷俘获层。
8.根据权利要求7所述的三维存储器的形成方法，其特征在于，所述第一子层相对于所述电荷俘获层和所述隧穿层均具有刻蚀选择性；沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层的具体步骤还包括：沿所述沟槽的底部选择性去除部分的所述电荷俘获层和所述隧穿层，暴露所述沟道层。
9.根据权利要求8所述的三维存储器的形成方法，其特征在于，所述第一隔离层的材料与所述电荷俘获层或所述隧穿层相同，所述第二隔离层的材料与所述电荷俘获层或所述隧穿层相同；沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层的具体步骤还包括：
沿所述沟槽的底部选择性去除部分的所述电荷俘获层、所述隧穿层、所述第一隔离层和所述第二隔离层，暴露所述沟道层和所述衬底。
10.根据权利要求9所述的三维存储器的形成方法，其特征在于，形成覆盖所述衬底表面和所述沟道层侧面的外延层的具体步骤包括：
形成覆盖所述衬底表面和所述沟道层侧面的外延层；
去除所述第一子层。
11.根据权利要求1所述的三维存储器的形成方法，其特征在于，所述堆叠层包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层和伪栅极层，所述沟槽为栅线隔槽；形成覆盖所述衬底表面和所述沟道层侧面的外延层之后，还包括如下步骤：
沿所述栅线隔槽去除所述伪栅极层，于相邻两层所述层间绝缘层之间形成空隙区域；
填充导电材料于所述空隙区域，形成栅极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010407263.XA CN111415942B (zh) | 2020-05-14 | 2020-05-14 | 三维存储器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010407263.XA CN111415942B (zh) | 2020-05-14 | 2020-05-14 | 三维存储器的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111415942A true CN111415942A (zh) | 2020-07-14 |
| CN111415942B CN111415942B (zh) | 2023-06-09 |
Family
ID=71493770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010407263.XA Active CN111415942B (zh) | 2020-05-14 | 2020-05-14 | 三维存储器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111415942B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466887A (zh) * | 2020-11-17 | 2021-03-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120068255A1 (en) * | 2010-09-16 | 2012-03-22 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices |
| US20130234234A1 (en) * | 2012-03-08 | 2013-09-12 | Hyun-Seung Yoo | Non-volatile memory device and method for fabricating the same |
| US20150155297A1 (en) * | 2013-11-29 | 2015-06-04 | Dae-hong Eom | Methods of fabricating semiconductor devices having double-layered blocking insulating layers |
| US9224752B1 (en) * | 2014-08-13 | 2015-12-29 | SK Hynix Inc. | Double-source semiconductor device |
| US9245962B1 (en) * | 2014-08-28 | 2016-01-26 | SK Hynix Inc. | Method of manufacturing semiconductor device |
| US20180366488A1 (en) * | 2017-06-16 | 2018-12-20 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
| CN109244075A (zh) * | 2018-09-04 | 2019-01-18 | 长江存储科技有限责任公司 | 3d存储器件的制造方法 |
| CN109817633A (zh) * | 2017-11-21 | 2019-05-28 | 三星电子株式会社 | 垂直存储器件 |
| CN110299366A (zh) * | 2019-06-27 | 2019-10-01 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN110676258A (zh) * | 2019-01-08 | 2020-01-10 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN110752214A (zh) * | 2019-10-28 | 2020-02-04 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN110767655A (zh) * | 2019-10-31 | 2020-02-07 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
| CN110945657A (zh) * | 2019-10-22 | 2020-03-31 | 长江存储科技有限责任公司 | 具有处于存储器串中的口袋结构的三维存储器件及其形成方法 |
-
2020
- 2020-05-14 CN CN202010407263.XA patent/CN111415942B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120068255A1 (en) * | 2010-09-16 | 2012-03-22 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices |
| US20130234234A1 (en) * | 2012-03-08 | 2013-09-12 | Hyun-Seung Yoo | Non-volatile memory device and method for fabricating the same |
| US20150155297A1 (en) * | 2013-11-29 | 2015-06-04 | Dae-hong Eom | Methods of fabricating semiconductor devices having double-layered blocking insulating layers |
| US9224752B1 (en) * | 2014-08-13 | 2015-12-29 | SK Hynix Inc. | Double-source semiconductor device |
| US9245962B1 (en) * | 2014-08-28 | 2016-01-26 | SK Hynix Inc. | Method of manufacturing semiconductor device |
| US20180366488A1 (en) * | 2017-06-16 | 2018-12-20 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
| CN109817633A (zh) * | 2017-11-21 | 2019-05-28 | 三星电子株式会社 | 垂直存储器件 |
| CN109244075A (zh) * | 2018-09-04 | 2019-01-18 | 长江存储科技有限责任公司 | 3d存储器件的制造方法 |
| CN110676258A (zh) * | 2019-01-08 | 2020-01-10 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN110299366A (zh) * | 2019-06-27 | 2019-10-01 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN110945657A (zh) * | 2019-10-22 | 2020-03-31 | 长江存储科技有限责任公司 | 具有处于存储器串中的口袋结构的三维存储器件及其形成方法 |
| CN110752214A (zh) * | 2019-10-28 | 2020-02-04 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN110767655A (zh) * | 2019-10-31 | 2020-02-07 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466887A (zh) * | 2020-11-17 | 2021-03-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111415942B (zh) | 2023-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10903232B2 (en) | Three-dimensional memory devices containing memory stack structures with laterally separated charge storage elements and method of making thereof | |
| US10553599B1 (en) | Three-dimensional memory device containing drain select isolation structures and on-pitch channels and methods of making the same without an etch stop layer | |
| US10741576B2 (en) | Three-dimensional memory device containing drain-select-level air gap and methods of making the same | |
| EP3651204B1 (en) | Three-dimensional memory device containing non-epitaxial support pillars in the support openings | |
| US10014316B2 (en) | Three-dimensional memory device with leakage reducing support pillar structures and method of making thereof | |
| US9875929B1 (en) | Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof | |
| EP3286784B1 (en) | Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material | |
| KR101735810B1 (ko) | 3차원 반도체 장치 | |
| KR101825539B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
| KR101206508B1 (ko) | 3차원 구조를 갖는 비휘발성 메모리 장치 제조방법 | |
| KR101692446B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
| CN107946310B (zh) | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 | |
| US11049807B2 (en) | Three-dimensional memory device containing tubular blocking dielectric spacers | |
| KR20160135935A (ko) | 수직형 메모리 장치 | |
| US11217602B2 (en) | Memory device and method for fabricating the memory device | |
| CN111403397B (zh) | 一种3d nand存储器及其制造方法 | |
| US11177280B1 (en) | Three-dimensional memory device including wrap around word lines and methods of forming the same | |
| KR20140025054A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN109904165B (zh) | 三维存储器的制造方法及三维存储器 | |
| CN110718501A (zh) | 间隙填充方法以及使用该方法制造半导体器件的方法 | |
| CN111403403B (zh) | 三维存储器及其制造方法 | |
| CN112018129A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN111540749B (zh) | 三维存储器及其形成方法 | |
| CN111415942B (zh) | 三维存储器的形成方法 | |
| CN111430357A (zh) | 三维存储器的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |