CN113725081A - 一种改善nand闪存有源区光刻显影缺陷的方法 - Google Patents
一种改善nand闪存有源区光刻显影缺陷的方法 Download PDFInfo
- Publication number
- CN113725081A CN113725081A CN202111006790.0A CN202111006790A CN113725081A CN 113725081 A CN113725081 A CN 113725081A CN 202111006790 A CN202111006790 A CN 202111006790A CN 113725081 A CN113725081 A CN 113725081A
- Authority
- CN
- China
- Prior art keywords
- layer
- core
- nand flash
- organic dielectric
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000015654 memory Effects 0.000 title claims abstract description 39
- 230000007547 defect Effects 0.000 title claims abstract description 31
- 238000001259 photo etching Methods 0.000 title claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 35
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 238000001459 lithography Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000280 densification Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 150
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000012792 core layer Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种改善NAND闪存有源区光刻显影缺陷的方法，应用于半导体领域，所述方法通过在核心有源区的高深宽比的侧墙间隙中填充有机介电层，避免光刻胶与侧墙直接接触，从而在有机介电层上涂覆光刻胶，并进行曝光显影以形成图案化的光刻胶层时，避免对光刻胶显影后产生遗留在侧墙间隙中的显影残留物，进而可避免光刻胶显影缺陷的产生。进一步地，使有机介电层的顶面与所述侧墙的顶面齐平，进而在后续可以以等高的侧墙和有机介电层为掩膜继续向下刻蚀，由此保证待图形化层中形成的图形的质量。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种改善NAND闪存有源区光刻显影缺陷的方法。
背景技术
NAND flash(闪存)存储器阵列通常由多个块组成，每个块又包含若干根字线以及选择管，具有容量大、寿命长、非易失性及成本低等优点，因此广泛应用于汽车、电子、生活产品中。为满足存储容量日益增长的需求，随着技术的进步，字线的尺寸不断微缩。因此对工艺要求也越来越高。
在19纳米及以下技术节点的二维平面NAND flash产品工艺开发的过程中，用于制作核心有源区的存储阵列的侧墙的深宽比较大，当外围区使用光刻胶进行曝光和显影时，核心有源区覆盖有光刻胶的位置容易显影不充分，造成侧墙之间存有残留物，而且因侧墙的深宽比较大，这些残留物即使经过后续清洗工艺也难以去除干净，成为后续工艺的缺陷源头。
发明内容
本发明的目的在于提供一种改善NAND闪存有源区光刻显影缺陷的方法，可避免核心有源区因侧墙之间的间隙的深宽比较大而造成显影残留物遗留在侧墙间的间隙中的问题，进而可解决因核心有源区光刻胶显影残留而导致器件缺陷的问题。
为解决上述技术问题，本发明提供一种改善NAND闪存有源区光刻显影缺陷的方法，包括：
S1，提供一具有核心有源区和外围区的半导体衬底，在所述半导体衬底上依次形成待图形化层和无定形硅层，并在所述核心有源区的无定形硅层上形成多个间隔设置的侧墙；
S2，在所述核心有源区和所述外围区的无定形硅层上覆盖有机介电层，所述有机介电层还填充在所述侧墙的间隙中；
S3，在所述有机介电层上涂覆光刻胶，并进行曝光显影以形成图案化的光刻胶层，定义出外围区中所需的光刻胶图形；
S4，以所述图案化的光刻胶层为掩膜，刻蚀所述有机介电层至所述无定形硅层表面，以去除核心有源区的有机介电层并在外围区保留所需的有机介电层；
S5，去除所述图案化的光刻胶层，并以所述侧墙和剩余的机介电层为掩膜，刻蚀所述无定形硅层和所述待图形化层，以在所述待图形化层中形成所需图形。
可选地，在步骤S1中形成的所述待图形化层包括自下而上依次层叠的浮栅层、栅极氧化层和硬掩膜层，所述待图形化层用于形成所述NAND快闪存储器的存储单元；在步骤S5中，刻蚀停止在所述栅极氧化层的表面上。
可选地，在所述步骤S1中，在所述核心有源区的无定形硅层上形成多个间隔设置的侧墙的步骤包括：
S1.1，在所述核心有源区的无定形硅层上形成有多个间隔设置的芯核结构；
S1.2，在各个芯核结构的侧壁形成侧墙；
S1.3，去除各个所述芯核结构。
可选地，所述步骤S1.1中形成的所述芯核结构包括自下而上依次层叠的第一氧化层和第二氧化层。
可选地，所述步骤S1.2中的沉积侧墙的材料包括氮化硅。
可选地，所述第一氧化层的致密性大于所述第二氧化层的致密性。
可选地，所述步骤S1.3中，去除各个所述芯核结构的步骤包括：
S1.3.1，采用第一次刻蚀工艺去除各个所述芯核结构的第一氧化层；
S1.3.2，采用第二次刻蚀工艺去除所述第二氧化层。
可选地，所述第一次刻蚀工艺为干法刻蚀工艺，所述第二次刻蚀工艺为湿法刻蚀工艺。
可选地，所述步骤S2中，形成的所述有机介电层的顶面与所述侧墙的顶面齐平。
可选地，所述芯核结构的线宽与相邻所述芯核结构的相邻侧墙之间的间隙的线宽相等。
与现有技术相比，本发明提供的技术方案至少具有如下有益效果之一：
1、通过在核心有源区的高深宽比的侧墙间隙中填充有机介电层，避免光刻胶与侧墙直接接触，从而在有机介电层上涂覆光刻胶，并进行曝光显影以形成图案化的光刻胶层时，避免对光刻胶显影后产生遗留在侧墙间隙中的显影残留物，进而可避免光刻胶显影缺陷的产生。
2、进一步地，使有机介电层的顶面与所述侧墙的顶面齐平，进而在后续可以以等高的侧墙和有机介电层为掩膜继续向下刻蚀，由此保证待图形化层中形成的图形的质量。
3、通过对多个间隔设置的芯核结构进行干法刻蚀和湿法刻蚀两步刻蚀工艺处理，可便于有效清除芯核结构，从而便于在无定形硅层的表面上形成厚度均匀性更高的有机介电层，进而在以图案化的光刻胶为掩膜，刻蚀有机介电层至无定形硅层表面的过程中，能够避免核心有源区中产生有机介电层残留物遗留在侧墙间隙中，进而提高后续工艺的性能。
附图说明
图1a-图1b为已知的一种NAND闪存制造方法中的器件结构剖面示意图。
图2为已知的一种NAND闪存制造方法中的侧墙俯视结构示意图。
图3为本发明一实施例的改善NAND闪存有源区光刻显影缺陷的方法的流程图。
图4a-图4d为本发明一实施例中的改善NAND闪存有源区光刻显影缺陷的方法中的器件结构剖面示意图。
其中，附图标记如下：
100-半导体衬底；200-浮栅层；300-栅极氧化层；400-硬掩膜层；500-无定形硅层；600-侧墙；600a、600b-侧墙间隙；700-第一氧化层；701-第二氧化层；800-图案化后的光刻胶层；800a-显影残留物；900-有机介电层。
具体实施方式
以下结合附图和具体实施例对本发明提出的改善NAND闪存有源区光刻显影缺陷的方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
目前现有的NAND闪存的制造工艺通常包括以下步骤：首先，如图1a所示，在具有核心有源区I和外围区II的衬底100上沉积浮栅层200、栅极氧化层300、硬掩膜层400、无定形硅层500等多层膜以及芯核层(包括第一氧化层700和第二氧化层701)；然后，如图1a-1b以及图2所示，通过光刻和刻蚀工艺，刻蚀出核心有源区I所需的芯核，沉积侧墙材料并刻蚀，以在芯核侧壁上的侧墙600，此时围绕芯核的侧墙600为环形侧墙，其会围出侧墙间隙600a，相邻芯核的侧墙600之间会形成线性的侧墙间隙600b；接着涂覆光刻胶并进行曝光显影，形成外围区II上所需的图案化的光刻胶层800。
在上述过程中，由于核心有源区I的侧墙和下方膜层均与光刻胶直接接触，且由于侧墙600之间的间隙的深宽比较大，而且这些侧墙600通常为一个个环形墙，在光刻显影时，容易阻挡显影液进出，因此很容易产生一些显影残留物800a遗落在具有高深宽比的侧墙600所围的侧墙间隙600a中，而即使在后续进行清洗工艺也难以将其去除，因此当以图案化的光刻胶层800和侧墙600为掩膜，刻蚀下方的无定形硅层500等膜层时，显影残留物800a也作为掩膜，进行图形向下转移，由此引来器件缺陷。
为此，本发明提供了一种改善NAND闪存有源区光刻显影缺陷的方法，以避免显影残留物遗留在高深宽比的侧墙间隙中，进而避免显影残留物在后续工艺中引起器件缺陷。
参考图3，图3为本发明实施例提供的一种改善NAND闪存有源区光刻显影缺陷的方法的流程图。具体的，本实施例提供的改善NAND闪存有源区光刻显影缺陷的方法包括以下步骤：
S1，提供一具有核心有源区和外围区的半导体衬底，在所述半导体衬底上依次形成待图形化层和无定形硅层，并在所述核心有源区的无定形硅层上形成多个间隔设置的侧墙；
S2，在所述核心有源区和所述外围区的无定形硅层上覆盖有机介电层，所述有机介电层还填充在所述侧墙的间隙中；
S3，在所述有机介电层上涂覆光刻胶，并进行曝光显影以形成图案化的光刻胶层，定义出外围区中所需的光刻胶图形；
S4，以所述图案化的光刻胶层为掩膜，刻蚀所述有机介电层至所述无定形硅层表面，以去除核心有源区的有机介电层并在外围区保留所需的有机介电层；
S5，去除所述图案化的光刻胶层，并以所述侧墙和剩余的机介电层为掩膜，刻蚀所述无定形硅层和所述待图形化层，以在所述待图形化层中形成所需图形。
即，在本发明提供了的一种改善NAND闪存有源区光刻显影缺陷的方法中，通过在高深宽比的侧墙间隙中填充有机介电层，可避免光刻胶与所述侧墙接触，从而可避免显影残留物遗留在侧墙间隙中，进而可避免光刻胶显影缺陷的产生。
图4a～图4d为本发明一实施例中的一种改善NAND闪存有源区光刻显影缺陷的方法中的器件剖面结构示意图。
在步骤S1中，具体参考图4a所示，提供一具有核心有源区I和外围区II的半导体衬底100，在所述半导体衬底100的表面上依次形成待图形化层和无定形硅层500，并在所述无定形硅层500上形成多个间隔设置的侧墙600。外围区II位于核心有源区I的外围，可以围绕核心有源区I设置，也可以仅位于核心有源区I的一侧。
其中，所述半导体衬底100为后续形成半导体器件提供工艺平台。在本发明实施例中，所述半导体衬底100用于形成NAND快闪存储器，且所述待图形化层用于形成NAND快闪存储器的存储单元。
本实施例中，所述半导体衬底100为硅衬底。在其他实施例中，所述半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述半导体衬底100还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述半导体衬底100的材料可以是适宜于工艺需要或易于集成的材料。
本实施例中，待图形化层包括依次层叠在半导体衬底100上的浮栅层200、栅极氧化层300、硬掩膜层400。浮栅层200的材料可为掺杂多晶硅，栅极氧化层300可以为二氧化硅，硬掩膜层400的材料可以为氮化硅或者氮氧化硅或者正硅酸乙酯(TEOS)。
在本发明的一个实施例中，在步骤S1中在所述无定形硅层500上形成侧墙600的过程包括：
S1.1，在所述无定形硅层500上沉积芯核层(如图1a中的第一氧化层700和第二氧化层701)，并通过光刻和刻蚀工艺，刻蚀芯核层，以在核心有源区I上形成多个间隔设置的芯核结构(未图示)；
S1.2，在芯核结构和无定形硅层500上沉积氮化硅等侧墙材料，并进行侧墙刻蚀，
S1.3，通过刻蚀工艺去除各个芯核结构，此时围绕芯核的侧墙600中围绕出封闭时的侧墙间隙(如图2的600a所示)，相邻芯核结构的侧墙600之间形成开放式的侧墙间隙(如图2的600a所示)。
本实施例中，核心有源区II中的芯核结构尺寸和形状相同，且相邻的芯核结构之间的间隔距离相等。
进一步地，在步骤S1.2中，在所各个芯核结构的外侧壁形成侧墙600，侧墙600可以用以制造所述NAND中的浮栅结构。
其中，步骤S1.2中的沉积侧墙的材料可以为氮化硅，也可以为其他任意合适的材料，可以是单层结构，也可以是多层材料复合而成的结构。
本实施例中，芯核结构的线宽与相邻所述芯核结构的相邻侧墙600之间的间隙的线宽相等，以使得侧墙600在核心有源区I中均匀分布。即环形的侧墙600围出的侧墙间隙和相邻环形的侧墙600之间的侧墙间隙均相等。
需要说明的是，本实施例中，用于形成芯核结构的第一氧化层的致密性大于第二氧化层的致密性，以在形成多个间隔设置的侧墙600时，使得侧墙600的形貌较好。
可选地，所述S1.3中，去除各个芯核结构的步骤包括：
S1.3.1，采用第一次刻蚀工艺刻蚀去除位于顶层的第一氧化层，以在所述侧墙600之间形成一开口；
S1.3.2，采用第二次刻蚀工艺沿开口刻蚀位于下层的第二氧化层，直至刻蚀到所述无定形硅层500的表面停止刻蚀，以去除各个芯核结构。
本实施例中，第一次刻蚀工艺为干法刻蚀工艺，第二次刻蚀工艺为湿法刻蚀工艺。示例性的，第一次刻蚀工艺为等离子体刻蚀工艺，第二次刻蚀工艺可通过预设选择比的湿法刻蚀溶液，例如磷酸、氢氟酸等，对所述芯核结构进行刻蚀。
可选地，在本发明的其他实施例中，可先刻蚀打开成环形的侧墙600两端，以使得后续用于去除芯核结构的刻蚀剂顺利进入到环形的侧墙600所围的侧墙间隙中，然后刻蚀去除芯核结构，例如通过一预设选择比的刻蚀溶液对芯核结构的第一氧化层和第二氧化层进行刻蚀，直至去除芯核结构。
请继续参考图4a所示，为防止光刻胶与侧墙600以及无定形硅层500接触而产生显影残留物，可执行步骤S2，首先，在无定形硅层500和侧墙600的表面上沉积或者涂覆有机介电层900，以在各个侧墙间隙中填满有机介电层900，进一步地可以通过化学机械抛光等平坦化工艺，对有机介电层900的顶面进行平坦化直至暴露出侧墙600的顶面，此时有机介电层900的顶面与侧墙600的顶面齐平。
请参考图4a和图4b所示，执行所述步骤S3，在所述有机介电层900的表面上涂覆光刻胶，并对该光刻胶进行曝光显影，以去除核心有源区I的有机介电层900表面上的光刻胶，并在外围区II的有机介电层900的表面上保留所需图形的光刻胶，由此形成图案化后的光刻胶层800。图案化后的光刻胶层800例如可以定义NAND的选择栅或者定义外围区中晶体管的栅极。在该曝光显影过程中，由于侧墙600的间隙被有机介电层900填满，因此不会产生显影残留物。
请继续参考图4c所示，在步骤S4中，以图案化后的光刻胶层800为掩膜，采用有机介电层900相对侧墙600有较高的刻蚀选择比的刻蚀工艺(例如干法刻蚀工艺)，刻蚀去除核心有源区I上的有机介电层900以及外围区II中多余的有机介电层900，图案化后的光刻胶层800底部的有机介电层900被保留下来。
请参考图4d，在步骤S5中，先去除图案化后的光刻胶层800，然后以核心有源区I中的侧墙600以及外围区II中被保留下来的有机介电层900为掩膜，刻蚀无定形硅层500和部分厚度或者全部厚度的待图形化层，以在待图形化层中形成所需图形。其中，当待图形化层包括自下而上依次层叠的浮栅层200、栅极氧化层300和硬掩膜层400时，步骤S5中，以核心有源区I中的侧墙600以及外围区II中被保留下来的有机介电层900为掩膜，刻蚀无定形硅层500和全部厚度的硬掩膜层400，刻蚀停止在栅极氧化层300的顶面上，以将侧墙600和有机介电层900的图形转移到硬掩膜层400中，之后可以去除侧墙600和有机介电层900，然后以硬掩膜层400为掩膜，继续刻蚀栅极氧化层300和浮栅层200，刻蚀停止在半导体衬底100的表面上，以形成NAND快闪存储器所需的图形，例如存储阵列的每个存储单元所需的浮栅，此时，在外围区II中剩余的浮栅层200可以形成NAND快闪存储器所需的选择栅或者逻辑晶体管所需的栅极等。
综上所述，在本发明提供了的一种改善NAND闪存有源区光刻显影缺陷的方法中，通过在高深宽比的侧墙间隙中填充有机介电层，可避免光刻胶与所述侧墙接触，从而可避免显影残留物遗留在侧墙间隙中，进而可避免光刻胶显影缺陷的产生。
进一步地，在本发明提供的改善NAND闪存有源区光刻显影缺陷的方法中，通过对多个间隔设置的芯核结构进行干法刻蚀和湿法刻蚀两步刻蚀工艺处理，可便于有效清除所述芯核结构，从而便于在无定形硅层的表面上能较好地沉积有机介电层，并使有机介电层的顶面与所述侧墙的顶面齐平，进而在后续可以以等高的侧墙和有机介电层为掩膜继续向下刻蚀，由此保证待图形化层中形成的图形的质量。
上述描述仅是对本发明较佳实施例的描述，并非对本发明保护范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明的保护范围。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。本文中的“和/或”的含义是二选一或者二者兼具。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (10)
1.一种改善NAND闪存有源区光刻显影缺陷的方法，其特征在于，包括：
S1，提供一具有核心有源区和外围区的半导体衬底，在所述半导体衬底上依次形成待图形化层和无定形硅层，并在所述核心有源区的无定形硅层上形成多个间隔设置的侧墙；
S2，在所述核心有源区和所述外围区的无定形硅层上覆盖有机介电层，所述有机介电层还填充在所述侧墙的间隙中；
S3，在所述有机介电层上涂覆光刻胶，并进行曝光显影以形成图案化的光刻胶层，定义出外围区中所需的光刻胶图形；
S4，以所述图案化的光刻胶层为掩膜，刻蚀所述有机介电层至所述无定形硅层表面，以去除核心有源区的有机介电层并在外围区保留所需的有机介电层；
S5，去除所述图案化的光刻胶层，并以所述侧墙和剩余的机介电层为掩膜，刻蚀所述无定形硅层和所述待图形化层，以在所述待图形化层中形成所需图形。
2.如权利要求1所述的改善NAND闪存有源区光刻显影缺陷的方法，其特征在于，在步骤S1中形成的所述待图形化层包括自下而上依次层叠的浮栅层、栅极氧化层和硬掩膜层，所述待图形化层用于形成所述NAND快闪存储器的存储单元；在步骤S5中，刻蚀停止在所述栅极氧化层的表面上。
3.如权利要求1所述的改善NAND闪存有源区光刻显影缺陷的方法，其特征在于，在所述步骤S1中，在所述核心有源区的无定形硅层上形成多个间隔设置的侧墙的步骤包括：
S1.1，在所述核心有源区的无定形硅层上形成有多个间隔设置的芯核结构；
S1.2，在各个芯核结构的侧壁形成侧墙；
S1.3，去除各个所述芯核结构。
4.如权利要求3所述的改善NAND闪存有源区光刻显影缺陷的方法，其特征在于，所述步骤S1.1中形成的所述芯核结构包括自下而上依次层叠的第一氧化层和第二氧化层。
5.如权利要求3所述的改善NAND闪存有源区光刻显影缺陷的方法，其特征在于，所述步骤S1.2中的沉积侧墙的材料包括氮化硅。
6.如权利要求4所述的改善NAND闪存有源区光刻显影缺陷的方法，其特征在于，所述第一氧化层的致密性大于所述第二氧化层的致密性。
7.如权利要求6所述的改善NAND闪存有源区光刻显影缺陷的方法，其特征在于，所述步骤S1.3中，去除各个所述芯核结构的步骤包括：
S1.3.1，采用第一次刻蚀工艺去除各个所述芯核结构的第一氧化层；
S1.3.2，采用第二次刻蚀工艺去除所述第二氧化层。
8.如权利要求7所述的改善NAND闪存有源区光刻显影缺陷的方法，其特征在于，所述第一次刻蚀工艺为干法刻蚀工艺，所述第二次刻蚀工艺为湿法刻蚀工艺。
9.如权利要求1所述的改善NAND闪存有源区光刻显影缺陷的方法，其特征在于，所述步骤S2中，形成的所述有机介电层的顶面与所述侧墙的顶面齐平。
10.如权利要求3所述的改善NAND闪存有源区光刻显影缺陷的方法，其特征在于，所述芯核结构的线宽与相邻所述芯核结构的相邻侧墙之间的间隙的线宽相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111006790.0A CN113725081A (zh) | 2021-08-30 | 2021-08-30 | 一种改善nand闪存有源区光刻显影缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111006790.0A CN113725081A (zh) | 2021-08-30 | 2021-08-30 | 一种改善nand闪存有源区光刻显影缺陷的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113725081A true CN113725081A (zh) | 2021-11-30 |
Family
ID=78679261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111006790.0A Pending CN113725081A (zh) | 2021-08-30 | 2021-08-30 | 一种改善nand闪存有源区光刻显影缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113725081A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090317748A1 (en) * | 2008-06-19 | 2009-12-24 | Hynix Semiconductor Inc. | Method for Forming Fine Patterns of Semiconductor Device |
| US20100112817A1 (en) * | 2008-11-03 | 2010-05-06 | Hynix Semiconductor Inc. | METHOD FOR FORMlNG PATTERN OF SEMICONDUCTOR DEVICE |
| US20100267238A1 (en) * | 2009-04-20 | 2010-10-21 | Advanced Micro Devices, Inc. | Methods for fabricating finfet semiconductor devices using planarized spacers |
| CN102543676A (zh) * | 2010-12-15 | 2012-07-04 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| US20130309868A1 (en) * | 2012-05-21 | 2013-11-21 | Globalfoundries Inc. | Methods for forming an integrated circuit with straightened recess profile |
| CN103928303A (zh) * | 2013-01-10 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 多重图形的形成方法 |
| CN104425220A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 图案的形成方法 |
| US20150243518A1 (en) * | 2014-02-23 | 2015-08-27 | Tokyo Electron Limited | Method for multiplying pattern density by crossing multiple patterned layers |
| CN109841503A (zh) * | 2019-03-29 | 2019-06-04 | 上海华虹宏力半导体制造有限公司 | 自对准双重图形化半导体结构的制作方法 |
| CN110379706A (zh) * | 2019-07-17 | 2019-10-25 | 上海华力微电子有限公司 | 一种优化NAND flash双重曝光关键尺寸的方法 |
| CN110534415A (zh) * | 2019-09-02 | 2019-12-03 | 上海集成电路研发中心有限公司 | 一种多尺寸栅极及其制造方法 |
| CN110895380A (zh) * | 2018-09-13 | 2020-03-20 | 信越化学工业株式会社 | 图案形成方法 |
-
2021
- 2021-08-30 CN CN202111006790.0A patent/CN113725081A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090317748A1 (en) * | 2008-06-19 | 2009-12-24 | Hynix Semiconductor Inc. | Method for Forming Fine Patterns of Semiconductor Device |
| US20100112817A1 (en) * | 2008-11-03 | 2010-05-06 | Hynix Semiconductor Inc. | METHOD FOR FORMlNG PATTERN OF SEMICONDUCTOR DEVICE |
| US20100267238A1 (en) * | 2009-04-20 | 2010-10-21 | Advanced Micro Devices, Inc. | Methods for fabricating finfet semiconductor devices using planarized spacers |
| CN102543676A (zh) * | 2010-12-15 | 2012-07-04 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| US20130309868A1 (en) * | 2012-05-21 | 2013-11-21 | Globalfoundries Inc. | Methods for forming an integrated circuit with straightened recess profile |
| CN103928303A (zh) * | 2013-01-10 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 多重图形的形成方法 |
| CN104425220A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 图案的形成方法 |
| US20150243518A1 (en) * | 2014-02-23 | 2015-08-27 | Tokyo Electron Limited | Method for multiplying pattern density by crossing multiple patterned layers |
| CN110895380A (zh) * | 2018-09-13 | 2020-03-20 | 信越化学工业株式会社 | 图案形成方法 |
| CN109841503A (zh) * | 2019-03-29 | 2019-06-04 | 上海华虹宏力半导体制造有限公司 | 自对准双重图形化半导体结构的制作方法 |
| CN110379706A (zh) * | 2019-07-17 | 2019-10-25 | 上海华力微电子有限公司 | 一种优化NAND flash双重曝光关键尺寸的方法 |
| CN110534415A (zh) * | 2019-09-02 | 2019-12-03 | 上海集成电路研发中心有限公司 | 一种多尺寸栅极及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102332866B1 (ko) | 반도체 디바이스의 패터닝 방법 및 그 결과의 구조물 | |
| US8309469B2 (en) | Method of fabricating semiconductor device | |
| US11329061B2 (en) | Method for improving channel hole uniformity of a three-dimensional memory device | |
| TWI437667B (zh) | 非揮發性記憶體與邏輯電路之整合方法 | |
| US10879397B2 (en) | Semiconductor structure | |
| US8110340B2 (en) | Method of forming a pattern of a semiconductor device | |
| KR20140008863A (ko) | 더블 ｓｐｔ를 이용한 반도체 소자의 미세패턴 형성방법 | |
| JP2008066689A (ja) | 半導体素子の製造方法 | |
| US8741734B2 (en) | Semiconductor device and method of fabricating the same | |
| US20200273911A1 (en) | Vertical intercalation device for neuromorphic computing | |
| US20230290727A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| CN113725081A (zh) | 一种改善nand闪存有源区光刻显影缺陷的方法 | |
| US11374103B2 (en) | Gate structure and photomask of NAND memory and method for making the same | |
| CN112614775A (zh) | 半导体器件及其制造方法 | |
| CN111081547B (zh) | 半导体器件及其形成方法 | |
| CN112614843A (zh) | 半导体结构及其制备方法 | |
| TWI803645B (zh) | 平面化半導體結構的方法 | |
| CN110571220B (zh) | 半导体器件及其制造方法和掩膜板 | |
| CN112242399A (zh) | Nand闪存器件及其制造方法 | |
| TWI833601B (zh) | 基底的處理方法 | |
| US20220230881A1 (en) | Active region array formation method | |
| CN111430241B (zh) | 半导体结构及其形成方法 | |
| CN115841949A (zh) | 沟槽深度不一致的改善方法 | |
| CN118102720A (zh) | 半导体结构的形成方法 | |
| US7642191B2 (en) | Method of forming semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |