CN110379706A - 一种优化NAND flash双重曝光关键尺寸的方法 - Google Patents

一种优化NAND flash双重曝光关键尺寸的方法 Download PDF

Info

Publication number
CN110379706A
CN110379706A CN201910643540.4A CN201910643540A CN110379706A CN 110379706 A CN110379706 A CN 110379706A CN 201910643540 A CN201910643540 A CN 201910643540A CN 110379706 A CN110379706 A CN 110379706A
Authority
CN
China
Prior art keywords
core
oxide layer
double exposure
layer
nand flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910643540.4A
Other languages
English (en)
Other versions
CN110379706B (zh
Inventor
何理
巨晓华
黄冠群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910643540.4A priority Critical patent/CN110379706B/zh
Publication of CN110379706A publication Critical patent/CN110379706A/zh
Priority to US16/684,918 priority patent/US10943784B2/en
Application granted granted Critical
Publication of CN110379706B publication Critical patent/CN110379706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种优化NAND flash双重曝光关键尺寸的方法，提供具有非晶硅层的衬底；在衬底上的非晶硅层上形成Core氧化层；对Core氧化层进行致密化处理；对Core氧化层进行刻蚀形成Core图形；量测Core图形底部和顶部的CD数值；提供同一刻蚀条件下无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率；根据Core图形底部、顶部的CD数值以及刻蚀速率计算需要致密化处理的Core氧化层的厚度，以此确定对Core氧化层进行致密化处理的时间。本发明是对40纳米及以下工艺节点NAND flash采用双重曝光工艺中core图形的形貌和CD进行精确控制，最终得到双重曝光的目标图形上下CD大小一致，且底部高低一致，以提高产品良率。

Description

一种优化NAND flash双重曝光关键尺寸的方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种优化NAND flash双重曝光关键尺寸的方法。
背景技术
二维平面NAND flash进入到40纳米节点时，为实现存储单元更小的关键尺寸，在定义存储区域图形的时候开始采用双重曝光(double pattern)方式。该方法是在常规光刻机曝光能力极限的条件下能够实现关键尺寸减半的常规途径，是flash产品减小存储单元尺寸的关键方法。
double pattern是采用光刻定义Core CD，再通过湿法刻蚀将Core CD减小一半，再将CD减小的Core(氧化Si或者非晶硅)两边生长氮化硅；再通过湿法去除Core材料，最终实现氮化硅作为刻蚀阻挡层的先进工艺。
该工艺关键为Core图形尺寸和图形形貌控制。最理想的状态是，CD顶部底部尺寸一致，顶部两边为直角，无刻蚀损耗。受限于高、深、宽比刻蚀工艺特点，很难实现干法刻蚀工艺定义的Core顶部底部CD大小一致，且在后续的湿法刻蚀中，core的上半部刻蚀较快，下半部份刻蚀速度较慢更会让顶部底部CD出现明显数值差异，上小下大的core会造成最终刻蚀图形底部出现一高一低的现象，造成存储器读写串扰失效。
因此，需要提出一种新方法解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种优化NAND flash双重曝光关键尺寸的方法，用于解决现有技术中刻蚀图形底部出现一高一低导致存储器读写串扰失效的问题。
为实现上述目的及其他相关目的，本发明提供一种优化NAND flash双重曝光关键尺寸的方法，该方法至少包括以下步骤：步骤一、提供具有非晶硅层的衬底；步骤二、在所述衬底上的非晶硅层上形成Core氧化层；步骤三、对所述Core氧化层进行致密化处理；步骤四、对所述Core氧化层进行刻蚀形成Core图形；步骤五、量测所述Core图形底部和顶部的CD数值；步骤六、提供同一刻蚀条件下无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率；步骤七、根据所述Core图形底部、顶部的CD数值以及所述刻蚀速率计算需要致密化处理的Core氧化层的厚度，以此确定对所述Core氧化层进行致密化处理的时间。
优选地，步骤二中在所述非晶硅层上生长形成所述Core氧化层，所述Core氧化层用于生长侧墙从而形成双重曝光图形。
优选地，所述Core氧化层为TEOS层。
优选地，步骤三中对所述Core氧化层进行致密化处理的方法为采用次高温退火的方法进行。
优选地，步骤四中采用干法刻蚀对所述Core氧化层进行刻蚀形成所述Core图形。
优选地，步骤六中同一刻蚀条件为采用DHF或BHF进行的湿法刻蚀。
优选地，该方法还包括步骤八、根据步骤七中确定的所述Core氧化层致密化处理的时间，执行双重曝光工艺流程，湿法刻蚀得到底部和顶部CD一致的Core细化图形。
优选地，所述Core细化图形的CD值为所述Core图形CD平均值的一半。
优选地，所述双重曝光工艺流程包括步骤：(1)提供具有非晶硅层的衬底；(2)在所述非晶硅层上形成Core氧化层，并根据所述Core氧化层致密化处理的时间对其进行次高温退火；(3)在所述Core氧化层上沉积APF薄膜，在所述APF薄膜上形成介电抗反射层，并在所述介电抗反射层上旋涂光刻胶；(4)根据版图对所述光刻胶曝光和显影；(5)沿显影后的光刻胶图形刻蚀所述介电抗反射层、APF薄膜以及所述Core氧化层，得到Core图形；(6)湿法刻蚀所述Core图形得到底部和顶部CD一致的Core细化图形。
优选地，在所述APF薄膜上形成介电抗反射层的方法采用化学气相沉积法。
优选地，步骤(6)中的所述湿法刻蚀剂为DHF或BHF。
优选地，所述Core氧化层与所述非晶硅层之间还具有刻蚀停止层。
优选地，所述衬底为形成双重曝光图形的目标层，所述非晶硅层作为刻蚀的硬掩膜。
优选地，所述双重曝光工艺流程还包括步骤：(7)在所述Core细化图形的两个侧壁形成侧墙；(8)光刻、刻蚀去除所述Core细化图形，留下其两侧的侧墙；(9)沿所述侧墙依次刻蚀所述刻蚀停止层和所述非晶硅层，得到非晶硅Line图形；(10)沿所述非晶硅Line图形刻蚀所述衬底，形成所述双重曝光图形。
优选地，所述侧墙的材料为氮化硅。
如上所述，本发明的优化NAND flash双重曝光关键尺寸的方法，具有以下有益效果：本发明是对40纳米及以下工艺节点NAND flash采用双重曝光工艺中core图形的形貌和CD进行精确控制，最终得到双重曝光的目标图形上下CD大小一致，且底部高低一致，以提高产品良率。
附图说明
图1显示为本发明的优化NAND flash双重曝光关键尺寸的方法流程示意图；
图2a显示为本发明中在非晶硅层上形成Core氧化层的结构示意图；
图2b显示为本发明中对Core氧化层进行致密化处理后的结构示意图；
图2c显示为本发明中对所Core氧化层进行刻蚀形成Core图形的结构示意图；
图2d显示为本发明中形成Core细化图形的结构示意图；
图3显示为BHF对无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率。
图4a至图4i显示为本发明的双重曝光工艺流程中各步骤形成的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4i。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，图1显示为本发明的优化NAND flash双重曝光关键尺寸的方法流程示意图，本发明提供一种优化NAND flash双重曝光关键尺寸的方法，本实施例中该方法包括以下步骤：
步骤一、提供具有非晶硅层的衬底；所述非晶硅层形成于所述衬底上，所述非晶硅层为无定型硅，其颗粒细腻，形成的图形结构形貌好，不粗糙。
步骤二、在所述衬底上的非晶硅层上形成Core氧化层；如图2a所示，图2a显示为本发明中在非晶硅层上形成Core氧化层的结构示意图。本实施例中步骤二中在所述非晶硅层上生长形成所述Core氧化层，所述Core氧化层用于生长侧墙从而形成双重曝光图形。并且所述Core氧化层为TEOS层。所述Core氧化层生长于所述非晶硅层上而形成的。
步骤三、对所述Core氧化层进行致密化处理；如图2所示，图2b显示为本发明中对Core氧化层进行致密化处理后的结构示意图。本实施例中步骤三中对所述Core氧化层进行致密化处理的方法为采用次高温退火的方法进行。对所述Core氧化层进行次高温热处理后，所述Core氧化层的顶部退火后致密性较好，而其底部退火后致密性较差。所述退火的温度小于well区注入粒子的退火温度。
步骤四、对所述Core氧化层进行刻蚀形成Core图形；本实施例中步骤四中采用干法刻蚀对所述Core氧化层进行刻蚀形成所述Core图形。由于所述Core氧化层的干法刻蚀由于受限于高、深、宽比的工艺特点，很难实现得到的Core图形顶部和底部的CD大小一致，如图2c所示，图2c显示为本发明中对所Core氧化层进行刻蚀形成Core图形的结构示意图。因此，得到的Core图形其顶部CD小于底部CD。
步骤五、量测所述Core图形底部和顶部的CD数值；该步骤中分别记录得到的Core图形(图2c中上小下大的条形结构)顶部和底部CD数值。
步骤六、提供同一刻蚀条件下无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率；本实施例中步骤六中同一刻蚀条件为采用DHF或BHF进行的湿法刻蚀。该步骤中所提供的同一刻蚀条件下无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率通常是对以往刻蚀后的数据的收集而得到。如图3所示，图3显示为BHF对无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率。如图3所示，图3显示为
步骤七、根据所述Core图形底部、顶部的CD数值以及所述刻蚀速率计算需要致密化处理的Core氧化层的厚度，以此确定对所述Core氧化层进行致密化处理的时间。所述Core氧化层进行致密化处理的时间也就是对所述Core氧化层需要退火的时间。退火时间和Core氧化层致密层的厚度强相关。
本实施例中的所述优化NAND flash双重曝光关键尺寸的方法还包括步骤八、根据步骤七中确定的所述Core氧化层致密化处理的时间，执行双重曝光工艺流程，湿法刻蚀得到底部和顶部CD一致的Core细化图形。由于经过致密化(次高温退火)后的Core氧化层，其顶部致密性较好，因此，湿法刻蚀相对较慢，而底部致密性较差，湿法刻蚀相对较快，因此，针对本身CD上小下大的Core图形，经过次高温处理后，再经过湿法刻蚀就能得到上下CD一致的图形，由于是对Core图形本身经过了湿法刻蚀，其本身的CD会缩小，因此，最终得到的Core细化图形的CD较所述Core图形的平均CD值会减小。如图2d所示，图2d显示为本发明中形成Core细化图形的结构示意图。本实施例进一步地，所述Core细化图形的CD值为所述Core图形CD平均值的一半。
实施例二
如图1所示，图1显示为本发明的优化NAND flash双重曝光关键尺寸的方法流程示意图，本发明提供一种优化NAND flash双重曝光关键尺寸的方法，本实施例中该方法包括以下步骤：
步骤一、提供具有非晶硅层的衬底；所述非晶硅层形成于所述衬底上，所述非晶硅层为无定型硅，其颗粒细腻，形成的图形结构形貌好，不粗糙。
步骤二、在所述衬底上的非晶硅层上形成Core氧化层；如图2a所示，图2a显示为本发明中在非晶硅层上形成Core氧化层的结构示意图。本实施例中步骤二中在所述非晶硅层上生长形成所述Core氧化层，所述Core氧化层用于生长侧墙从而形成双重曝光图形。并且所述Core氧化层为TEOS层。所述Core氧化层生长于所述非晶硅层上而形成的。
步骤三、对所述Core氧化层进行致密化处理；如图2所示，图2b显示为本发明中对Core氧化层进行致密化处理后的结构示意图。本实施例中步骤三中对所述Core氧化层进行致密化处理的方法为采用次高温退火的方法进行。对所述Core氧化层进行次高温热处理后，所述Core氧化层的顶部退火后致密性较好，而其底部退火后致密性较差。所述退火的温度小于well区注入粒子的退火温度。
步骤四、对所述Core氧化层进行刻蚀形成Core图形；本实施例中步骤四中采用干法刻蚀对所述Core氧化层进行刻蚀形成所述Core图形。由于所述Core氧化层的干法刻蚀由于受限于高、深、宽比的工艺特点，很难实现得到的Core图形顶部和底部的CD大小一致，如图2c所示，图2c显示为本发明中对所Core氧化层进行刻蚀形成Core图形的结构示意图。因此，得到的Core图形其顶部CD小于底部CD。
步骤五、量测所述Core图形底部和顶部的CD数值；该步骤中分别记录得到的Core图形(图2c中上小下大的条形结构)顶部和底部CD数值。
步骤六、提供同一刻蚀条件下无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率；本实施例中步骤六中同一刻蚀条件为采用DHF或BHF进行的湿法刻蚀。该步骤中所提供的同一刻蚀条件下无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率通常是对以往刻蚀后的数据的收集而得到。如图3所示，图3显示为BHF对无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率。如图3所示，图3显示为
步骤七、根据所述Core图形底部、顶部的CD数值以及所述刻蚀速率计算需要致密化处理的Core氧化层的厚度，以此确定对所述Core氧化层进行致密化处理的时间。所述Core氧化层进行致密化处理的时间也就是对所述Core氧化层需要退火的时间。退火时间和Core氧化层致密层的厚度强相关。
本实施例中的所述优化NAND flash双重曝光关键尺寸的方法还包括步骤八、根据步骤七中确定的所述Core氧化层致密化处理的时间，执行双重曝光工艺流程，湿法刻蚀得到底部和顶部CD一致的Core细化图形。由于经过致密化(次高温退火)后的Core氧化层，其顶部致密性较好，因此，湿法刻蚀相对较慢，而底部致密性较差，湿法刻蚀相对较快，因此，针对本身CD上小下大的Core图形，经过次高温处理后，再经过湿法刻蚀就能得到上下CD一致的图形，由于是对Core图形本身经过了湿法刻蚀，其本身的CD会缩小，因此，最终得到的Core细化图形的CD较所述Core图形的平均CD值会减小。如图2d所示，图2d显示为本发明中形成Core细化图形的结构示意图。本实施例进一步地，所述Core细化图形的CD值为所述Core图形CD平均值的一半。
本实施例的步骤八中双重曝光工艺流程包括以下步骤：
(1)提供具有非晶硅层的衬底；所述非晶硅层形成于所述衬底上，所述非晶硅层为无定型硅，其颗粒细腻，形成的图形结构形貌好，不粗糙。本实施例中所述衬底为形成双重曝光图形的目标层，所述非晶硅层作为刻蚀的硬掩膜。
(2)在所述非晶硅层上形成Core氧化层，并根据所述Core氧化层致密化处理的时间对其进行次高温退火；所述Core氧化层用于生长侧墙从而形成双重曝光图形。并且所述Core氧化层为TEOS层。所述Core氧化层生长于所述非晶硅层上而形成的。所述次高温退火的温度小于well区注入粒子的退火温度。本实施例进一步地，所述Core氧化层与所述非晶硅层之间还具有刻蚀停止层(ETCH stop layer)。
(3)在所述Core氧化层上沉积APF薄膜(advanced patterning film)，在所述APF薄膜上形成介电抗反射层(DARC)，并在所述介电抗反射层上旋涂光刻胶；本实施例中在所述APF薄膜上形成介电抗反射层的方法采用化学气相沉积法。
(4)根据版图对所述光刻胶曝光和显影；显影后的光刻胶作为后续刻蚀的图形。
(5)沿显影后的光刻胶图形刻蚀所述介电抗反射层(DARC)、APF薄膜以及所述Core氧化层，得到Core图形；对所述Core氧化层的刻蚀采用干法刻蚀形成所述Core图形，由于所述Core氧化层的干法刻蚀由于受限于高、深、宽比的工艺特点，得到的Core图形顶部CD数值小于底部CD的数值。
(6)湿法刻蚀所述Core图形得到底部和顶部CD一致的Core细化图形。该步骤中的所述湿法刻蚀剂为DHF或BHF。由于所述Core图形的CD呈现上小下大的形貌，并且其经过次高温退火后，顶部的致密性较好，底部的致密性较差，因此需要利用湿法刻蚀对所述Core图形进行上下统一刻蚀，经过湿法刻蚀的所述Core图形，无论顶部还是底部的CD都缩小，不过顶部致密性好的原因，顶部刻蚀速率小，底部致密性较差，所以底部刻蚀速率较大，最后湿法刻蚀后呈现的是上下CD一致的Core细化图形。因此克服了以往Core细化图形上小下大的缺陷。
实施例三
如图1所示，图1显示为本发明的优化NAND flash双重曝光关键尺寸的方法流程示意图，本发明提供一种优化NAND flash双重曝光关键尺寸的方法，本实施例中该方法包括以下步骤：
步骤一、提供具有非晶硅层的衬底；所述非晶硅层形成于所述衬底上，所述非晶硅层为无定型硅，其颗粒细腻，形成的图形结构形貌好，不粗糙。
步骤二、在所述衬底上的非晶硅层上形成Core氧化层；如图2a所示，图2a显示为本发明中在非晶硅层上形成Core氧化层的结构示意图。本实施例中步骤二中在所述非晶硅层上生长形成所述Core氧化层，所述Core氧化层用于生长侧墙从而形成双重曝光图形。并且所述Core氧化层为TEOS层。所述Core氧化层生长于所述非晶硅层上而形成的。
步骤三、对所述Core氧化层进行致密化处理；如图2所示，图2b显示为本发明中对Core氧化层进行致密化处理后的结构示意图。本实施例中步骤三中对所述Core氧化层进行致密化处理的方法为采用次高温退火的方法进行。对所述Core氧化层进行次高温热处理后，所述Core氧化层的顶部退火后致密性较好，而其底部退火后致密性较差。所述退火的温度小于well区注入粒子的退火温度。
步骤四、对所述Core氧化层进行刻蚀形成Core图形；本实施例中步骤四中采用干法刻蚀对所述Core氧化层进行刻蚀形成所述Core图形。由于所述Core氧化层的干法刻蚀由于受限于高、深、宽比的工艺特点，很难实现得到的Core图形顶部和底部的CD大小一致，如图2c所示，图2c显示为本发明中对所Core氧化层进行刻蚀形成Core图形的结构示意图。因此，得到的Core图形其顶部CD小于底部CD。
步骤五、量测所述Core图形底部和顶部的CD数值；该步骤中分别记录得到的Core图形(图2c中上小下大的条形结构)顶部和底部CD数值。
步骤六、提供同一刻蚀条件下无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率；本实施例中步骤六中同一刻蚀条件为采用DHF或BHF进行的湿法刻蚀。该步骤中所提供的同一刻蚀条件下无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率通常是对以往刻蚀后的数据的收集而得到。如图3所示，图3显示为BHF对无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率。如图3所示，图3显示为
步骤七、根据所述Core图形底部、顶部的CD数值以及所述刻蚀速率计算需要致密化处理的Core氧化层的厚度，以此确定对所述Core氧化层进行致密化处理的时间。所述Core氧化层进行致密化处理的时间也就是对所述Core氧化层需要退火的时间。退火时间和Core氧化层致密层的厚度强相关。
本实施例中的所述优化NAND flash双重曝光关键尺寸的方法还包括步骤八、根据步骤七中确定的所述Core氧化层致密化处理的时间，执行双重曝光工艺流程，湿法刻蚀得到底部和顶部CD一致的Core细化图形。由于经过致密化(次高温退火)后的Core氧化层，其顶部致密性较好，因此，湿法刻蚀相对较慢，而底部致密性较差，湿法刻蚀相对较快，因此，针对本身CD上小下大的Core图形，经过次高温处理后，再经过湿法刻蚀就能得到上下CD一致的图形，由于是对Core图形本身经过了湿法刻蚀，其本身的CD会缩小，因此，最终得到的Core细化图形的CD较所述Core图形的平均CD值会减小。如图2d所示，图2d显示为本发明中形成Core细化图形的结构示意图。本实施例进一步地，所述Core细化图形的CD值为所述Core图形CD平均值的一半。
参考图4a至图4i，图4a至图4i显示为本发明的双重曝光工艺流程中各步骤形成的结构示意图；本实施例的步骤八中双重曝光工艺流程包括以下步骤：(1)提供具有非晶硅层03的衬底02；所述非晶硅层形成于所述衬底上，所述非晶硅层为无定型硅，其颗粒细腻，形成的图形结构形貌好，不粗糙。本实施例中所述衬底为形成双重曝光图形的目标层，所述非晶硅层作为刻蚀的硬掩膜。
(2)在所述非晶硅层03上形成Core氧化层01，并根据所述Core氧化层致密化处理的时间对其进行次高温退火；所述Core氧化层用于生长侧墙从而形成双重曝光图形。并且所述Core氧化层为TEOS层。所述Core氧化层生长于所述非晶硅层上而形成的。所述次高温退火的温度小于well区注入粒子的退火温度。本实施例进一步地，所述Core氧化层与所述非晶硅层之间还具有刻蚀停止层(ETCH stop layer)04。
(3)在所述Core氧化层上沉积APF薄膜(advanced patterning film)05，在所述APF薄膜上形成介电抗反射层DARC(图中未示出)，并在所述介电抗反射层上旋涂光刻胶06；本实施例中在所述APF薄膜上形成介电抗反射层的方法采用化学气相沉积法。
(4)根据版图对所述光刻胶曝光和显影；显影后的光刻胶作为后续刻蚀的图形。
(5)沿显影后的光刻胶图形刻蚀所述介电抗反射层(DARC)、APF薄膜以及所述Core氧化层，得到Core图形；对所述Core氧化层的刻蚀采用干法刻蚀形成所述Core图形，由于所述Core氧化层的干法刻蚀由于受限于高、深、宽比的工艺特点，得到的Core图形顶部CD数值小于底部CD的数值。
(6)湿法刻蚀所述Core图形得到底部和顶部CD一致的Core细化图形。该步骤中的所述湿法刻蚀剂为DHF或BHF。由于所述Core图形的CD呈现上小下大的形貌，并且其经过次高温退火后，顶部的致密性较好，底部的致密性较差，因此需要利用湿法刻蚀对所述Core图形进行上下统一刻蚀，经过湿法刻蚀的所述Core图形，无论顶部还是底部的CD都缩小，不过顶部致密性好的原因，顶部刻蚀速率小，底部致密性较差，所以底部刻蚀速率较大，最后湿法刻蚀后呈现的是上下CD一致的Core细化图形。因此克服了以往Core细化图形上小下大的缺陷。
如图4e所示，本实施例的所述双重曝光工艺流程还包括步骤：(7)在所述Core细化图形的两个侧壁形成侧墙07，本实施例中所述侧墙的材料为氮化硅。(8)如图4f所示，光刻、刻蚀去除所述Core细化图形，留下其两侧的侧墙；(9)如图4g和4h所示，沿所述侧墙依次刻蚀所述刻蚀停止层和所述非晶硅层，得到非晶硅Line图形；(10)如图4i所示，沿所述非晶硅Line图形刻蚀所述衬底，形成所述双重曝光图形。
综上所述，本发明是对40纳米及以下工艺节点NAND flash采用双重曝光工艺中core图形的形貌和CD进行精确控制，最终得到双重曝光的目标图形上下CD大小一致，且底部高低一致，以提高产品良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种优化NAND flash双重曝光关键尺寸的方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供具有非晶硅层的衬底；
步骤二、在所述衬底上的非晶硅层上形成Core氧化层；
步骤三、对所述Core氧化层进行致密化处理；
步骤四、对所述Core氧化层进行刻蚀形成Core图形；
步骤五、量测所述Core图形底部和顶部的CD数值；
步骤六、提供同一刻蚀条件下无致密化处理的Core氧化层和致密化处理后的Core氧化层的刻蚀速率；
步骤七、根据所述Core图形底部、顶部的CD数值以及所述刻蚀速率计算需要致密化处理的Core氧化层的厚度，以此确定对所述Core氧化层进行致密化处理的时间。
2.根据权利要求1所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：步骤二中在所述非晶硅层上生长形成所述Core氧化层，所述Core氧化层用于生长侧墙从而形成双重曝光图形。
3.根据权利要求1所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：所述Core氧化层为TEOS层。
4.根据权利要求1所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：步骤三中对所述Core氧化层进行致密化处理的方法为采用次高温退火的方法进行。
5.根据权利要求1所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：步骤四中采用干法刻蚀对所述Core氧化层进行刻蚀形成所述Core图形。
6.根据权利要求1所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：步骤六中同一刻蚀条件为采用DHF或BHF进行的湿法刻蚀。
7.根据权利要求4所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：该方法还包括步骤八、根据步骤七中确定的所述Core氧化层致密化处理的时间，执行双重曝光工艺流程，湿法刻蚀得到底部和顶部CD一致的Core细化图形。
8.根据权利要求7所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：所述Core细化图形的CD值为所述Core图形CD平均值的一半。
9.根据权利要求7所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：所述双重曝光工艺流程包括步骤：(1)提供具有非晶硅层的衬底；(2)在所述非晶硅层上形成Core氧化层，并根据所述Core氧化层致密化处理的时间对其进行次高温退火；(3)在所述Core氧化层上沉积APF薄膜，在所述APF薄膜上形成介电抗反射层，并在所述介电抗反射层上旋涂光刻胶；(4)根据版图对所述光刻胶曝光和显影；(5)沿显影后的光刻胶图形刻蚀所述介电抗反射层、APF薄膜以及所述Core氧化层，得到Core图形；(6)湿法刻蚀所述Core图形得到底部和顶部CD一致的Core细化图形。
10.根据权利要求9所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：在所述APF薄膜上形成介电抗反射层的方法采用化学气相沉积法。
11.根据权利要求10所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：步骤(6)中的所述湿法刻蚀剂为DHF或BHF。
12.根据权利要求11所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：所述Core氧化层与所述非晶硅层之间还具有刻蚀停止层。
13.根据权利要求12所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：所述衬底为形成双重曝光图形的目标层，所述非晶硅层作为刻蚀的硬掩膜。
14.根据权利要求13所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：所述双重曝光工艺流程还包括步骤：(7)在所述Core细化图形的两个侧壁形成侧墙；(8)光刻、刻蚀去除所述Core细化图形，留下其两侧的侧墙；(9)沿所述侧墙依次刻蚀所述刻蚀停止层和所述非晶硅层，得到非晶硅Line图形；(10)沿所述非晶硅Line图形刻蚀所述衬底，形成所述双重曝光图形。
15.根据权利要求14所述的优化NAND flash双重曝光关键尺寸的方法，其特征在于：所述侧墙的材料为氮化硅。
CN201910643540.4A 2019-07-17 2019-07-17 一种优化NAND flash双重曝光关键尺寸的方法 Active CN110379706B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910643540.4A CN110379706B (zh) 2019-07-17 2019-07-17 一种优化NAND flash双重曝光关键尺寸的方法
US16/684,918 US10943784B2 (en) 2019-07-17 2019-11-15 Method for optimizing a critical dimension for double patterning for NAND flash

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910643540.4A CN110379706B (zh) 2019-07-17 2019-07-17 一种优化NAND flash双重曝光关键尺寸的方法

Publications (2)

Publication Number Publication Date
CN110379706A true CN110379706A (zh) 2019-10-25
CN110379706B CN110379706B (zh) 2021-08-13

Family

ID=68253623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910643540.4A Active CN110379706B (zh) 2019-07-17 2019-07-17 一种优化NAND flash双重曝光关键尺寸的方法

Country Status (2)

Country Link
US (1) US10943784B2 (zh)
CN (1) CN110379706B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021231138A1 (en) * 2020-05-11 2021-11-18 Lam Research Corporation Automated feedforward and feedback sequence for patterning cd control
CN113725081A (zh) * 2021-08-30 2021-11-30 上海华力微电子有限公司 一种改善nand闪存有源区光刻显影缺陷的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103506A1 (en) * 2009-03-02 2010-09-16 Applied Materials Israel Ltd. Cd metrology system and method of classifying similar structural elements
CN103715068A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN104658939A (zh) * 2013-11-22 2015-05-27 中芯国际集成电路制造(上海)有限公司 用于自对准双构图技术的关键尺寸补偿方法
CN104701158A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN106601602A (zh) * 2015-10-14 2017-04-26 中芯国际集成电路制造(上海)有限公司 用于自对准双重构图的方法及半导体器件的制造方法
CN106783557A (zh) * 2016-11-30 2017-05-31 上海华力微电子有限公司 多重图形化掩膜的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI488238B (zh) * 2012-03-29 2015-06-11 Powerchip Technology Corp 一種半導體線路製程
KR102325201B1 (ko) * 2015-04-22 2021-11-11 삼성전자주식회사 반도체 소자의 제조 방법
US9553047B2 (en) * 2015-06-10 2017-01-24 Macronix International Co., Ltd. Method of manufacturing semiconductor devices with combined array and periphery patterning in self-aligned quadruple patterning
KR102059018B1 (ko) * 2015-10-19 2019-12-24 에이에스엠엘 네델란즈 비.브이. 패터닝 공정 오차를 보정하는 장치 및 방법
WO2017067756A1 (en) * 2015-10-19 2017-04-27 Asml Netherlands B.V. Method and apparatus to correct for patterning process error
KR102537699B1 (ko) * 2017-12-26 2023-05-26 삼성전자주식회사 반도체 장치의 검사 방법
JP7168985B2 (ja) * 2019-04-22 2022-11-10 株式会社リガク 微細構造の解析方法、装置およびプログラム
JP7305422B2 (ja) * 2019-05-13 2023-07-10 株式会社日立ハイテク パターン評価システム及びパターン評価方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103506A1 (en) * 2009-03-02 2010-09-16 Applied Materials Israel Ltd. Cd metrology system and method of classifying similar structural elements
CN103715068A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN104658939A (zh) * 2013-11-22 2015-05-27 中芯国际集成电路制造(上海)有限公司 用于自对准双构图技术的关键尺寸补偿方法
CN104701158A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN106601602A (zh) * 2015-10-14 2017-04-26 中芯国际集成电路制造(上海)有限公司 用于自对准双重构图的方法及半导体器件的制造方法
CN106783557A (zh) * 2016-11-30 2017-05-31 上海华力微电子有限公司 多重图形化掩膜的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021231138A1 (en) * 2020-05-11 2021-11-18 Lam Research Corporation Automated feedforward and feedback sequence for patterning cd control
CN113725081A (zh) * 2021-08-30 2021-11-30 上海华力微电子有限公司 一种改善nand闪存有源区光刻显影缺陷的方法

Also Published As

Publication number Publication date
US20210020440A1 (en) 2021-01-21
US10943784B2 (en) 2021-03-09
CN110379706B (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
CN107731846B (zh) 提高沟道通孔均一性的三维存储器形成方法
CN104157564B (zh) 改善刻蚀后关键尺寸均匀性的方法
JPH03245554A (ja) 半導体素子分離領域の形成方法
CN110379706A (zh) 一种优化NAND flash双重曝光关键尺寸的方法
JPH04127433A (ja) 半導体素子分離領域の形成方法
CN103715068A (zh) 半导体精细图案的形成方法
WO2015109663A1 (zh) 一种纳米超导量子干涉器件及其制作方法
TW200845121A (en) Method for forming fine pattern of semiconductor device
CN103715097B (zh) 利用外延工艺制备垂直沟道的围栅型mosfet的方法
CN102280575B (zh) 一种环形结构的制作方法
CN104078329B (zh) 自对准多重图形的形成方法
CN103928312B (zh) 图案的形成方法
CN110246762A (zh) 金属侧壁的制备方法及器件结构
CN104167348A (zh) 形成间隔物图案掩模的方法
CN112782803A (zh) 改善硅基光波导工艺鲁棒性的方法
CN107742608B (zh) 双重图形侧墙掩膜刻蚀工艺
CN110534415A (zh) 一种多尺寸栅极及其制造方法
CN103996604B (zh) 一种采用双侧墙工艺形成超低尺寸图形的方法
CN104282613B (zh) 半导体制造方法
CN115602536A (zh) 改善侧墙刻蚀中刻蚀停止层凹陷的方法
CN106783565B (zh) 改善有源区点状腐蚀缺陷的方法
CN110098109A (zh) 金属栅极及其制造方法
US20210391183A1 (en) Method for Making Self-Aligned Double Pattern
CN208336149U (zh) 多倍掩膜层
JP4031852B2 (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant