CN104658939A - 用于自对准双构图技术的关键尺寸补偿方法 - Google Patents
用于自对准双构图技术的关键尺寸补偿方法 Download PDFInfo
- Publication number
- CN104658939A CN104658939A CN201310598204.5A CN201310598204A CN104658939A CN 104658939 A CN104658939 A CN 104658939A CN 201310598204 A CN201310598204 A CN 201310598204A CN 104658939 A CN104658939 A CN 104658939A
- Authority
- CN
- China
- Prior art keywords
- side wall
- material layer
- layer
- size
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种用于自对准双构图技术的关键尺寸补偿方法。该方法包括:提供半导体衬底,所述半导体衬底上形成有待刻蚀材料层,所述待刻蚀材料层上形成有核心;获取所述核心的关键尺寸,并获得所述关键尺寸与目标尺寸的差值;在所述待刻蚀材料层和所述核心上形成侧墙材料层;对所述侧墙材料层进行刻蚀,以在所述核心的两侧形成侧墙,其中所述刻蚀使得相邻的所述核心的相邻的侧墙之间的间距与所述关键尺寸相等;去除所述核心;以及根据所述差值对所述侧墙的宽度进行补偿,以使相邻的所述侧墙之间的间距等于所述目标尺寸。根据本发明的方法制作的半导体器件具有目标关键尺寸和目标关键尺寸均匀度。
Description
技术领域
本发明涉及半导体技术领域,具体地,涉及一种用于自对准双构图技术的关键尺寸补偿方法。
背景技术
随着半导体技术的发展,半导体器件结构的尺寸越来越小。在制作过程中,由于制作设备(例如光刻机)和制作方法(例如光刻)的精度限制,可能会使实际形成的图案的关键尺寸与期望形成的图案的目标尺寸存在一定差值,而这个差值会对半导体器件的性能带来不利的影响。而且,随着半导体器件尺寸的不断减小,这个差值越来越明显。
现有技术中,例如在自对准双构图技术(SADPT)的光刻过程中,对于实际形成的图案的关键尺寸与期望形成的图案的目标尺寸的差值,工程师一般通过实际形成的图案的关键尺寸进行测量,并与期望形成的图案的目标尺寸进行比较,并在此基础上,对掩膜板中图案的尺寸进行调整,已获得所期望的图案。而在这个过程中,需要通过反复制作实际图案,并需要反复与期望形成的图案进行比较以及反复调整掩膜板中的图案尺寸,因此需要耗费大量的人力物力,降低了生产效率。特别是有些差值是不可修复的,因而会导致掩膜板的直接报废。
因此,有必要提出一种用于自对准双构图技术的关键尺寸补偿方法,以解决现有技术中存在的问题。
发明内容
为了解决现有技术中存在的问题,本发明提供一种用于自对准双构图技术的关键尺寸补偿方法。所述方法包括:提供半导体衬底,所述半导体衬底上形成有待刻蚀材料层,所述待刻蚀材料层上形成有核心;获取所述核心的关键尺寸,并获得所述关键尺寸与目标尺寸的差值;在所述待刻蚀材料层和所述核心上形成侧墙材料层;对所述侧墙材料层进行刻蚀,以在所述核心的两侧形成侧墙,其中所述刻蚀使得相邻的所述核心的相邻的侧墙之间的间距与所述关键尺寸相等;去除所述核心;以及根据所述差值对所述侧墙的宽度进行补偿,以使相邻的所述侧墙之间的间距等于所述目标尺寸。
优选地,当所述关键尺寸大于所述目标尺寸时,所述补偿包括:在所述侧墙上两侧的侧壁上形成补偿层,以使补偿后的侧墙之间的间距等于所述目标尺寸。
优选地,所述补偿层为原位沉积形成的聚合物层。
优选地,所述聚合物层通过甲烷沉积法形成。优选地,所述甲烷沉积法在电感耦合等离子体刻蚀机台中进行的,其中,反应腔室的压强为2mTorr-100mTorr,甲烷的气体流量为2SCCM~400SCCM。
优选地,当所述关键尺寸小于所述目标尺寸时,所述补偿包括:刻蚀所述侧墙,以使补偿后的侧墙之间的间距等于所述目标尺寸。
优选地,所述关键尺寸是通过扫描电镜在线监控而获取的。
优选地,所述侧墙材料层通过原子层沉积的方法形成。
优选地,所述方法还包括以补偿后的所述侧墙为掩膜,对所述待刻蚀材料层进行刻蚀。
优选地,所述待刻蚀材料层包括超低K介电层、位于所述超低K介电层上的过渡层以及位于所述过渡层上的硬掩膜层。
根据本发明的用于自对准双构图技术的关键尺寸补偿方法通过监控核心的关键尺寸并对侧墙的宽度进行补偿,来实现对核心的偏离目标尺寸的关键尺寸进行补偿,使得以该侧墙为掩膜刻蚀得到的半导体器件具有目标关键尺寸和目标关键尺寸均匀度,进而避免目前工艺精度不够对制作的半导体器件带来不利影响。
在发明内容中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
以下结合附图,详细说明本发明的优点和特征。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施方式及其描述,用来解释本发明的原理。在附图中,
图1为根据本发明一个实施例的用于自对准双构图技术的关键尺寸补偿方法的流程图;
图2A-图2H为根据图1的流程图所形成的根据本发明一个实施例的半导体器件结构示意图;以及
图3为根据图1的流程图所形成的根据本发明的另一个实施例的半导体器件结构示意图。
具体实施方式
接下来,将结合附图更加完整地描述本发明,附图中示出了本发明的实施例。但是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其他元件或层时,其可以直接地在其他元件或层上、与之相邻、连接或耦合到其他元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其他元件或层时,则不存在居间的元件或层。在附图中,为了清楚起见,层和区的尺寸以及相对尺寸可能被夸大。并且使用相同的附图标记表示相同的元件。
根据本发明的一个方面,提供一种用于自对准双构图技术的关键尺寸补偿方法(以下简称“方法”)。下面将结合图1所示的流程图以及图2A-图2H和图3所示的半导体器件结构示意图对该方法进行描述。
执行步骤S110:提供半导体衬底,该半导体衬底上形成有待刻蚀材料层,该待刻蚀材料层上形成有核心。
如图2A所示,提供半导体衬底210。该半导体衬底210可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)。该半导体衬底210上形成有待刻蚀材料层220。例如,在根据本发明的一个实施例中,该待刻蚀材料层220可以包括超低K介电层221。此外,该待刻蚀材料层220还可以包括位于超低K介电层221之上的过渡层222以及位于过渡层222之上的硬掩膜层223。其中,硬掩膜层223可以在刻蚀的过程中使得形成的图案更准确,而过渡层222可以作为上层硬掩膜层223刻蚀的刻蚀停止层。当然,待刻蚀材料层不限于本实施例中的层叠结构,其可以具有其他的结构。
待刻蚀材料层220上形成有核心230。核心230可以通过已知的多种方法形成,例如光刻。具体地,可以在待刻蚀材料层220上形成核心材料层,然后在核心材料层上形成具有图案的光刻胶层,最后以光刻胶层为掩膜对核心材料层进行刻蚀以形成核心230。该核心230的材料可以为现有技术中各种适宜作为核心材料层的材料,优选的,核心材料层203选用无定形碳或旋涂的含碳材料(spin on carbon,SoC);进一步的,该旋涂的含碳材料(SoC)可以为不含氟的含碳材料(NFC)、底部抗反射层(BARC)材料等。执行步骤S120:获取核心的关键尺寸,并获得关键尺寸与目标尺寸的差值。
在制作过程中,由于制作设备的精度限制,实际制作的核心230的关键尺寸CD(critical dimension)与期望的目标尺寸TD(target dimension)之间可能会存在偏差。例如,核心230的关键尺寸CD大于或小于目标尺寸TD。而这个偏差可能会对最终形成的半导体器件产生不利的影响。例如在使用自对准双构图技术来制作具有高结构密度的NAND闪存时,获得目标的关键尺寸均匀度(CDU)是至关重要的。核心230的关键尺寸CD偏离目标尺寸TD会导致最终形成的器件发生第奇数个和第偶数个间隙不均匀的现象,即产生严重的奇偶分布问题(even-odd distribution issue)。
本发明提供的方法在制作完核心230之后,需要获取如图2A所示的核心230的关键尺寸CD,并获得关键尺寸CD与目标尺寸TD的差值。优选地,在制作过程中,可以通过扫描电镜(CD-SEM)在线监控核心230的关键尺寸CD,以使关键尺寸CD与目标尺寸TD之间的差值在可调整范围之内。同时,利用该扫描电镜在线监控技术还能够及时准确地获取制作完成的核心230的关键尺寸CD,从而获得关键尺寸CD与目标尺寸TD的差值。通过利用具有较高分辨率的扫描电镜进行在线监控可以准确地获取的核心230的关键尺寸CD。
执行步骤S130:在待刻蚀材料层和核心上形成侧墙材料层。
如图2B所示,在待刻蚀材料层220和核心230上形成侧墙材料层240。该侧墙材料层240例如可以是氧化硅、氮化硅、氮氧化硅及其组合物。需要说明的是,本发明无意欲对该侧墙材料层240的材料进行限制。侧墙材料层240的形成方法也可以有多种,化学气相沉积法(CVD)、物理气相沉积法(PVD)、原子层沉积法(ALD)等。其中,根据本发明一个优选实施例,侧墙材料层240通过原子层沉积(ALD)的方法形成。原子层沉积能够使沉积形成的侧墙材料层240厚度均匀、精确度高。其中,ALD的工艺温度控制在小于100℃。由于原子层沉积法具有更好的填充性能,可以保证形成的侧墙材料层240良好地覆盖图形化的核心230的侧壁区域,进而保证后续形成的侧墙的品质。此外,原子层沉积法还具有较高的控制精度,能够使沉积形成的侧墙材料层240厚度均匀、精确度高。
执行步骤S140:对侧墙材料层进行刻蚀,以在核心的两侧形成侧墙,其中该刻蚀使得相邻的核心的相邻的侧墙之间的间距与关键尺寸相等。
对图2B中形成的侧墙材料层240进行刻蚀,以在核心230的两侧形成如图2C所示的侧墙250。例如,可以通过等离子体对侧墙材料层240进行刻蚀。作为示例,可以采用CF4、CHF3和/或N2作为刻蚀气体刻蚀去除侧墙材料层240位于核心230的侧壁位置以外的部分。
在对侧墙材料层240刻蚀的过程中,控制刻蚀过程中的一个或多个工艺参数,使得刻蚀后的侧墙250均匀地分布在待刻蚀材料层220上。优选地,可以通过控制刻蚀时间使侧墙250的宽度满足上述要求。具体地说,可以控制刻蚀过程中的工艺参数(例如刻蚀时间)使得相邻的核心230的侧墙250之间的间距d1(如图2C所示)和关键尺寸CD相等。这样,在随后对侧墙250的宽度进行补偿后,相邻的侧墙250之间的间距d2保持均匀,避免NAND闪存中的奇偶分布问题。侧墙材料层240侧墙250
执行步骤S150:去除核心。
如图2D所示,去除核心230。核心的230的去除方法可以有多种,例如反应离子刻蚀、离子束刻蚀、等离子体刻蚀、灰化、湿法刻蚀或者这些方法的任意组合。根据核心230的材料,本领域的技术人员可以使用单一的刻蚀方法,或者也可以使用多于一个的刻蚀方法,只要能够将核心230完全去除即可。由于在步骤S140对侧墙材料层240进行刻蚀形成侧墙250的过程中已经使相邻的核心230的相邻的侧墙250之间的间距和核心230的关键尺寸CD相等,因此,通过步骤S150形成的半导体器件结构中,任意相邻的侧墙250之间的间距相等,均等于d1和关键尺寸CD。
执行步骤S160:根据关键尺寸与目标尺寸的差值对侧墙的宽度进行补偿,以使相邻的侧墙之间的间距等于目标尺寸。
上文已经提到,由于目前半导体器件的制作设备的精度限制,步骤S110中形成的核心230的关键尺寸CD与实际需要的目标尺寸TD存在差值,而这一差值会对半导体器件的性能产生不利的影响,因此需要对核心230的关键尺寸CD进行补偿。而在本发明的制作方法过程中,已经将核心230去除,并且将核心230的关键尺寸CD转移至任意相邻的侧墙250之间的间距d1,因此对关键尺寸CD进行补偿也可以转化为对相邻的侧墙250之间的间距d1进行补偿。而相邻的侧墙250之间的间距d1又随着侧墙250的宽度改变而改变,因此对相邻的侧墙250之间的间距d1进行补偿又可以转化为对侧墙250的宽度进行补偿。
在实践中,在步骤S110时,核心230的关键尺寸CD可能会大于目标尺寸TD,也可能会小于目标尺寸TD。在这两种情况下,对侧墙250的宽度进行补偿的方法也不一样。下面将结合具体的实施例详细描述上述两种情况下对侧墙250的宽度进行补偿方法。
当在步骤S110制作的核心230的关键尺寸CD大于目标尺寸TD时,经过步骤S120-S150形成的半导体器件结构的相邻侧墙250之间的间距d1大于目标尺寸TD,因此可以通过将侧墙250的宽度调宽以使其间距等于目标尺寸TD。优选地,如图2E所示,可以在侧墙250上两侧的侧壁上形成补偿层260,以使补偿后的侧墙(包括侧墙250和补偿层260)之间的间距d2等于目标尺寸TD。
优选地,该补偿层260可以为原位沉积形成的聚合物层。采用此种方式形成的聚合物层260会覆盖待刻蚀材料层220和侧墙250,因此,如下文将要说明的,在后续刻蚀过程中需要首先刻蚀去除聚合物层260的位于待刻蚀材料层220之上的部分。在一个优选实施例中,该聚合物层260可以是等离子体聚甲烷(PPM)。该聚合物层260可以通过甲烷沉积法形成。例如,可以通过等离子体辅助甲烷聚合沉积形成。在一个优选实施例中,可以通入工作气体甲烷和氢气,在等离子体的作用下聚合形成聚合物材料沉积在侧墙250侧壁上。其反应腔室内的工作压强可以选择为20Pa左右,通入的甲烷和氢气的气体量的比值可以为1:1。在另一个优选实施例中,可以在电感耦合等离子体(ICP,Inductive Coupled Plasma)刻蚀机台中仅通入甲烷。其中,甲烷的气体流量为2SCCM~400SCCM,反应腔室内的工作压强为2mTorr~100mTorr。
当在步骤S110制作的核心230的关键尺寸CD小于目标尺寸TD时,经过步骤S120-S150形成的半导体器件结构的相邻侧墙250之间的间距d1小于目标尺寸TD,因此可以通过将侧墙250的宽度调窄以使其间距等于目标尺寸TD。优选地,如图3所示,可以在步骤150(即制作完成图2D所示的半导体器件)之后对侧墙250进行进一步刻蚀,刻蚀之后得到的侧墙250’具有间距d2’。并且,该刻蚀量d2’-d1能够补偿间距d1与目标尺寸TD之间的偏差,即补偿后的侧墙250’之间的间距d2’等于目标尺寸TD。其中,刻蚀同样可以采用反应离子刻蚀、离子束刻蚀、等离子刻蚀的一种或者这些方法的任意组合。
本发明提供了两种实施方式对侧墙250的宽度进行补偿,使得补偿后的侧墙(包括250和260)或者250’具有等于目标尺寸TD的间距d2或d2’。这样,在以补偿后的侧墙为掩膜对待刻蚀材料层220进行刻蚀时能够保证所形成的器件具有目标关键尺寸和目标关键尺寸均匀性。
本发明提供的方法优选地还包括在对关键尺寸CD进行补偿后,对待刻蚀材料层220进行刻蚀。下面将以在步骤S110制作的核心230的关键尺寸CD大于目标尺寸TD,在侧墙250上形成补偿层260为例来图示对待刻蚀材料层的刻蚀工艺。如图2F所示,以补偿后的侧墙(包括250和260)为掩膜,对待刻蚀材料层220进行刻蚀,以在待刻蚀材料层220中间形成所期望的图案。在上述的一个优选实施例中,待刻蚀材料层220包括超低K介电层221、过渡层222和硬掩膜层223时。下面将详细介绍待刻蚀材料220的刻蚀过程。
首先,如图2F所示,去除补偿层260的位于侧墙250侧壁处的部分以外的部分。采用沉积法在侧墙250上两侧的侧壁上形成补偿层260的过程中,不可避免地会使侧墙250侧壁以外的部分上也会沉积多余的部分。侧墙250侧壁以外的部分例如包括位于硬掩膜层223上的位于两个相邻侧墙250之间的且不覆盖侧墙250的部分。因此,在对待刻蚀材料层220刻蚀之前,需要首先如图2F所示地去除该部分的补偿层260。该部分补偿层260的去除方法可以选用常规的干法刻蚀。在根据本发明的一个实施例中,当补偿层260为通过甲烷沉积法形成的等离子体聚甲烷时,可以优选地通过卤族元素等离子体刻蚀将其去除。
如图2G所示,以补偿后的侧墙(包括250和260)为掩膜,对硬掩膜层223和过渡层222进行刻蚀,以形成图案化的硬掩膜层223’和图案化的过渡层222’。对硬掩膜层223和过渡层222的刻蚀可以采用常规的干法刻蚀,并且根据所选择的硬掩膜层223和过渡层222的材料和厚度可以选择不同的刻蚀气体和刻蚀参数。为了简洁,这里不再详述。
然后,如图2H所示,以图案化的硬掩膜层223’和图案化的过渡层222’为掩膜对超低K介电层221进行刻蚀,以形成图案化的超低K介电层221’。由于已经通过对侧墙250的宽度进行补偿,因此超低K介电层221’中形成的图案的关键尺寸CD可以与目标尺寸TD相符。
最后,去除图案化的硬掩膜层223’和图案化的过渡层222’。
综上所述,根据本发明的用于自对准双构图技术的关键尺寸补偿方法通过监控核心的关键尺寸并对侧墙的宽度进行补偿,来实现对核心的偏离目标尺寸的关键尺寸进行补偿,使得以该侧墙为掩膜刻蚀得到的半导体器件具有目标关键尺寸和目标关键尺寸均匀度,进而避免目前工艺精度不够对制作的半导体器件带来不利影响。
尽管本文中描述了多个实施例,但是应该理解,本领域技术人员可以想到多种其他修改和实施例,他们都将落入本发明公开的构思的精神和范围内。更特别地,在本发明公开、附图、以及所附权利要求的范围内,可以在主题的结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方式的修改和改变以外,可替换方式的使用对于本领域技术人员来说也是显而易见的选择。
Claims (10)
1.一种用于自对准双构图技术的关键尺寸补偿方法,其特征在于,所述方法包括:
提供半导体衬底,所述半导体衬底上形成有待刻蚀材料层,所述待刻蚀材料层上形成有核心;
获取所述核心的关键尺寸,并获得所述关键尺寸与目标尺寸的差值;
在所述待刻蚀材料层和所述核心上形成侧墙材料层;
对所述侧墙材料层进行刻蚀,以在所述核心的两侧形成侧墙,其中所述刻蚀使得相邻的所述核心的相邻的侧墙之间的间距与所述关键尺寸相等;
去除所述核心;以及
根据所述差值对所述侧墙的宽度进行补偿,以使相邻的所述侧墙之间的间距等于所述目标尺寸。
2.如权利要求1所述的方法,其特征在于,当所述关键尺寸大于所述目标尺寸时,所述补偿包括:
在所述侧墙上两侧的侧壁上形成补偿层,以使补偿后的侧墙之间的间距等于所述目标尺寸。
3.如权利要求2所述的方法,其特征在于,所述补偿层为原位沉积形成的聚合物层。
4.如权利要求3所述的方法,其特征在于,所述聚合物层通过甲烷沉积法形成。
5.如权利要求4所述的方法,其特征在于,所述甲烷沉积法在电感耦合等离子体刻蚀机台中进行的,其中,反应腔室的压强为2mTorr-100mTorr,甲烷的气体流量为2SCCM~400SCCM。
6.如权利要求1所述的方法,其特征在于,当所述关键尺寸小于所述目标尺寸时,所述补偿包括:
刻蚀所述侧墙,以使补偿后的侧墙之间的间距等于所述目标尺寸。
7.如权利要求1所述的方法,其特征在于,所述关键尺寸是通过扫描电镜在线监控而获取的。
8.如权利要求1所述的方法,其特征在于,所述侧墙材料层通过原子层沉积的方法形成。
9.如权利要求1所述的方法,其特征在于,所述方法还包括以补偿后的所述侧墙为掩膜,对所述待刻蚀材料层进行刻蚀。
10.如权利要求1所述的方法,其特征在于,所述待刻蚀材料层包括超低K介电层、位于所述超低K介电层上的过渡层以及位于所述过渡层上的硬掩膜层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310598204.5A CN104658939B (zh) | 2013-11-22 | 2013-11-22 | 用于自对准双构图技术的关键尺寸补偿方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310598204.5A CN104658939B (zh) | 2013-11-22 | 2013-11-22 | 用于自对准双构图技术的关键尺寸补偿方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104658939A true CN104658939A (zh) | 2015-05-27 |
CN104658939B CN104658939B (zh) | 2017-11-10 |
Family
ID=53249911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310598204.5A Active CN104658939B (zh) | 2013-11-22 | 2013-11-22 | 用于自对准双构图技术的关键尺寸补偿方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104658939B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107121895A (zh) * | 2017-06-30 | 2017-09-01 | 上海华虹宏力半导体制造有限公司 | 提高光刻工艺中图形关键尺寸的均匀性的方法 |
CN107403719A (zh) * | 2016-05-20 | 2017-11-28 | 中芯国际集成电路制造(天津)有限公司 | 在半导体器件中形成图形的方法 |
CN110379706A (zh) * | 2019-07-17 | 2019-10-25 | 上海华力微电子有限公司 | 一种优化NAND flash双重曝光关键尺寸的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030203319A1 (en) * | 2002-04-23 | 2003-10-30 | Heon Lee | Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography |
KR100842753B1 (ko) * | 2007-06-29 | 2008-07-01 | 주식회사 하이닉스반도체 | 스페이서를 이용한 반도체소자의 패턴 형성방법 |
CN102053485A (zh) * | 2009-11-03 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
WO2013032873A1 (en) * | 2011-08-26 | 2013-03-07 | Applied Materials, Inc. | Double patterning etching process |
US20130143372A1 (en) * | 2011-12-06 | 2013-06-06 | Samsung Electronics Co., Ltd. | Methods of forming patterns of a semiconductor device |
-
2013
- 2013-11-22 CN CN201310598204.5A patent/CN104658939B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030203319A1 (en) * | 2002-04-23 | 2003-10-30 | Heon Lee | Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography |
KR100842753B1 (ko) * | 2007-06-29 | 2008-07-01 | 주식회사 하이닉스반도체 | 스페이서를 이용한 반도체소자의 패턴 형성방법 |
CN102053485A (zh) * | 2009-11-03 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
WO2013032873A1 (en) * | 2011-08-26 | 2013-03-07 | Applied Materials, Inc. | Double patterning etching process |
US20130143372A1 (en) * | 2011-12-06 | 2013-06-06 | Samsung Electronics Co., Ltd. | Methods of forming patterns of a semiconductor device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107403719A (zh) * | 2016-05-20 | 2017-11-28 | 中芯国际集成电路制造(天津)有限公司 | 在半导体器件中形成图形的方法 |
CN107121895A (zh) * | 2017-06-30 | 2017-09-01 | 上海华虹宏力半导体制造有限公司 | 提高光刻工艺中图形关键尺寸的均匀性的方法 |
CN110379706A (zh) * | 2019-07-17 | 2019-10-25 | 上海华力微电子有限公司 | 一种优化NAND flash双重曝光关键尺寸的方法 |
US10943784B2 (en) | 2019-07-17 | 2021-03-09 | Shanghai Huali Microelectronics Corporation | Method for optimizing a critical dimension for double patterning for NAND flash |
CN110379706B (zh) * | 2019-07-17 | 2021-08-13 | 上海华力微电子有限公司 | 一种优化NAND flash双重曝光关键尺寸的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104658939B (zh) | 2017-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10319600B1 (en) | Thermal silicon etch | |
KR102329531B1 (ko) | 플라스마 처리 방법 및 플라스마 처리 장치 | |
TWI837105B (zh) | 用於降低粗糙度的原子層沉積和蝕刻 | |
US9443731B1 (en) | Material processing to achieve sub-10nm patterning | |
CN103715068A (zh) | 半导体精细图案的形成方法 | |
US9064741B1 (en) | Uniformity in wafer patterning using feedback control | |
CN106444365B (zh) | 晶圆刻蚀的控制方法及晶圆制造方法 | |
CN104157564A (zh) | 改善刻蚀后关键尺寸均匀性的方法 | |
CN108206131B (zh) | 半导体结构以及半导体结构的形成方法 | |
KR20110011571A (ko) | 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법 | |
CN104658939A (zh) | 用于自对准双构图技术的关键尺寸补偿方法 | |
US10957550B2 (en) | Semiconductor structure and formation method thereof | |
TW201732880A (zh) | 滿足線邊緣粗糙度與其他整合目標之電漿處理方法 | |
CN104124139B (zh) | 半导体结构的形成方法 | |
US10943784B2 (en) | Method for optimizing a critical dimension for double patterning for NAND flash | |
CN102136416A (zh) | 制造半导体器件的方法 | |
CN105575787B (zh) | 半导体结构的形成方法 | |
CN103928304B (zh) | 一种多晶硅上小尺寸图形结构的制备方法 | |
KR20210110657A (ko) | 플라스마 처리 방법 | |
US11551930B2 (en) | Methods to reshape spacer profiles in self-aligned multiple patterning | |
US10014207B2 (en) | Method of manufacturing dielectric layers of semiconductor structure | |
Dupuy et al. | Spectral analysis of sidewall roughness during resist-core self-aligned double patterning integration | |
US9123825B2 (en) | Methods for fabricating FinFET integrated circuits using laser interference lithography techniques | |
US10546756B2 (en) | Method for generating vertical profiles in organic layer etches | |
CN108695234B (zh) | 空气隙的形成方法、nand闪存及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |