CN113327985A - 一种半导体器件制备方法 - Google Patents

一种半导体器件制备方法 Download PDF

Info

Publication number
CN113327985A
CN113327985A CN202110587368.2A CN202110587368A CN113327985A CN 113327985 A CN113327985 A CN 113327985A CN 202110587368 A CN202110587368 A CN 202110587368A CN 113327985 A CN113327985 A CN 113327985A
Authority
CN
China
Prior art keywords
insulating layer
shielding structure
horizontal upper
etching
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110587368.2A
Other languages
English (en)
Other versions
CN113327985B (zh
Inventor
郑俊义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202110587368.2A priority Critical patent/CN113327985B/zh
Publication of CN113327985A publication Critical patent/CN113327985A/zh
Application granted granted Critical
Publication of CN113327985B publication Critical patent/CN113327985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明公开了一种半导体器件制备方法，通过在基底上形成遮蔽结构以及随形覆盖遮蔽结构的第一绝缘层，先沉积至少部分覆盖第一绝缘层的第二绝缘层，再去除部分第二绝缘层和第一绝缘层，显露出遮蔽结构的上表面并在遮蔽结构侧壁处形成具有水平上表面的第一绝缘层，最后去除第二绝缘层、遮蔽结构以及部分第一绝缘层，保留位于遮蔽结构侧壁具有水平上表面的第一绝缘层，以保留的第一绝缘层作为间隔结构，该方法形成了上表面基本平行的间隔结构，有效改善间隔结构的形貌，基于该方法形成的间隔结构进一步在目标层上刻蚀形成鳍形结构，一方面可以提高对刻蚀过程的控制度；另一方面还可以提高对鳍形结构关键尺寸的控制度。

Description

一种半导体器件制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件制备方法。
背景技术
在现有的半导体器件制备过程中，通常可以采用自对准双图案化工艺或自对准四重图案化工艺在基底上刻蚀形成鳍形结构。通常，在基底上设置有阻挡层，在利用自对准双图案化工艺或自对准四重图案化工艺形成鳍形结构时，设置部分覆盖阻挡层的遮蔽结构以及随形覆盖遮蔽结构的绝缘层；通过刻蚀部分绝缘层，在遮蔽结构的侧壁形成间隔结构，其中，该间隔结构的上表面为倾斜平面；最后，去除遮蔽结构，以基于具有预定间隔的间隔结构进一步刻蚀得到鳍形结构。而现有形成鳍形结构的方法中，基于具有倾斜平面的间隔结构进行刻蚀，对刻蚀过程的控制度较低且影响最后在目标层上形成鳍形结构的关键尺寸。
发明内容
本发明要解决的技术问题是：提供一种半导体器件制备方法，以提高对刻蚀过程以及半导体器件关键尺寸的控制度。
为解决上述技术问题，本发明提供了一种半导体器件制备方法，其包括：
在基底上形成遮蔽结构以及随形覆盖所述遮蔽结构的第一绝缘层；
沉积第二绝缘层，所述第二绝缘层覆盖至少部分所述第一绝缘层；
去除部分所述第二绝缘层和所述第一绝缘层，以显露出所述遮蔽结构的上表面并在所述遮蔽结构侧壁处形成具有水平上表面的所述第一绝缘层；
去除所述第二绝缘层、所述遮蔽结构以及部分所述第一绝缘层，并保留位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层。
在一些实施例中，采用干法刻蚀工艺或平坦化工艺去除部分所述第二绝缘层和所述第一绝缘层，以显露出所述遮蔽结构的上表面并在所述遮蔽结构侧壁处形成具有水平上表面的所述第一绝缘层。
在一些实施例中，所述第一绝缘层和所述第二绝缘层的材料不同。
在一些实施例中，所述第二绝缘层覆盖部分所述第一绝缘层，以显露出所述遮蔽结构上方的至少部分所述第一绝缘层。
在一些实施例中，去除所述第二绝缘层、所述遮蔽结构以及部分所述第一绝缘层，并保留位于所述遮蔽结构侧壁具有水平上表面的所述第一绝缘层，包括：
去除所述第二绝缘层；
刻蚀位于所述第二绝缘层下方的所述第一绝缘层，以保留位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层；
去除所述遮蔽结构。
在一些实施例中，去除所述第二绝缘层、所述遮蔽结构以及部分所述第一绝缘层，并保留位于所述遮蔽结构侧壁具有水平上表面的所述第一绝缘层，包括：
去除所述第二绝缘层；
刻蚀位于所述第二绝缘层下方的所述第一绝缘层、位于所述遮蔽结构侧壁的部分所述第一绝缘层和部分所述遮蔽结构，以保留位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层；
去除所述遮蔽结构。
在一些实施例中，所述在基底上形成遮蔽结构包括：
在基底上依次沉积第三绝缘层和第四绝缘层；
刻蚀所述第三绝缘层和所述第四绝缘层，以刻蚀后所述第三绝缘层和所述第四绝缘层的叠层结构作为所述遮蔽结构。
在一些实施例中，所述刻蚀位于所述第二绝缘层下方的所述第一绝缘层、位于所述遮蔽结构侧壁的部分所述第一绝缘层和部分所述遮蔽结构，以保留位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层，包括：
刻蚀部分所述第一绝缘层和所述第四绝缘层，以保留位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层。
在一些实施例中，所述第三绝缘层包括氮化硅、氮氧化硅、氧化硅和非晶碳中的至少一种。
在一些实施例中，在基底上形成遮蔽结构之前，所述方法还包括：沉积覆盖所述基底的堆叠结构。
在一些实施例中，所述方法还包括：以位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层为掩模，刻蚀至少部分所述堆叠结构。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明提供的半导体器件制备方法，通过在基底上形成遮蔽结构以及随形覆盖遮蔽结构的第一绝缘层，先沉积至少部分覆盖第一绝缘层的第二绝缘层，再去除部分第二绝缘层和第一绝缘层，显露出遮蔽结构的上表面并在遮蔽结构侧壁处形成具有水平上表面的第一绝缘层，最后去除第二绝缘层、遮蔽结构以及部分第一绝缘层，保留位于遮蔽结构侧壁具有水平上表面的第一绝缘层，以保留的第一绝缘层作为间隔结构，该方法形成了上表面基本平行的间隔结构，有效改善间隔结构的形貌，基于该方法形成的间隔结构进一步在目标层上刻蚀形成鳍形结构，一方面可以提高对刻蚀过程的控制度；另一方面还可以提高对鳍形结构关键尺寸的控制度。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
图1示出了本发明实施例一提供的半导体器件制备方法流程示意图；
图2至图8示出了本发明实施例一提供的半导体器件制备方法各步骤对应的剖面结构示意图；
图9示出了本发明实施例二提供的半导体器件制备方法流程示意图；
图10至图15示出了本发明实施例二提供的半导体器件制备方法各步骤对应的剖面结构示意图；
图16示出了本发明实施例三提供的半导体器件制备方法流程示意图；
图17示出了本发明实施例提供中步骤S200对应的剖面结构示意图；
图18示出了本发明实施例提供中步骤S207对应的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本发明的实施方法，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
在现有的半导体器件制备过程中，通常可以采用自对准双图案化工艺或自对准四重图案化工艺在基底上刻蚀形成鳍形结构。通常，在基底上设置有阻挡层，在利用自对准双图案化工艺或自对准四重图案化工艺形成鳍形结构时，设置部分覆盖阻挡层的遮蔽结构以及随形覆盖遮蔽结构的绝缘层；通过刻蚀部分绝缘层，在遮蔽结构的侧壁形成间隔结构，其中，该间隔结构的上表面为倾斜平面；最后，去除遮蔽结构，以基于具有预定间隔的间隔结构进一步刻蚀得到鳍形结构。而现有形成鳍形结构的方法中，基于具有倾斜平面的间隔结构进行刻蚀，对刻蚀过程的控制度较低且影响最后在目标层上形成鳍形结构的关键尺寸。
有鉴于此，本发明提供了一种半导体器件制备方法，通过在基底上形成遮蔽结构以及随形覆盖遮蔽结构的第一绝缘层，先沉积至少部分覆盖第一绝缘层的第二绝缘层，再去除部分第二绝缘层和第一绝缘层，显露出遮蔽结构的上表面并在遮蔽结构侧壁处形成具有水平上表面的第一绝缘层，最后去除第二绝缘层、遮蔽结构以及部分第一绝缘层，保留位于遮蔽结构侧壁具有水平上表面的第一绝缘层，以保留的第一绝缘层作为间隔结构，该方法形成了上表面基本平行的间隔结构，有效改善间隔结构的形貌，基于该方法形成的间隔结构进一步在目标层上刻蚀形成鳍形结构，一方面可以提高对刻蚀过程的控制度；另一方面还可以提高对鳍形结构关键尺寸的控制度。
实施例一
参见图1所示，图1示出了本发明实施例提供的半导体器件制备方法流程示意图，其包括：
步骤S101：在基底上形成遮蔽结构以及随形覆盖遮蔽结构的第一绝缘层；
步骤S102：沉积第二绝缘层，第二绝缘层覆盖至少部分第一绝缘层；
步骤S103：去除部分第二绝缘层和第一绝缘层，以显露出遮蔽结构的上表面并在遮蔽结构侧壁处形成具有水平上表面的第一绝缘层；
步骤S104：去除第二绝缘层、遮蔽结构以及部分第一绝缘层，并保留位于遮蔽结构侧壁且具有水平上表面的第一绝缘层。
在本发明实施例中，步骤S101可以具体为，在基底10上沉积绝缘材料，刻蚀绝缘材料形成具有一定宽度的遮蔽结构11，再利用化学气相沉积工艺或物理气相沉积工艺沉积第一绝缘材料层，该第一绝缘材料可以随形覆盖遮蔽结构11，参见图2所示。其中，遮蔽结构11可以为单层或多层绝缘材料形成。
其中，第一绝缘层12和遮蔽结构11由不同的材料制备，从而能够选择性的刻蚀第一绝缘层12和遮蔽结构11。
在本发明实施例中，步骤S102可以具体为利用沉积工艺形成第二绝缘层13，在一些实施例中，可以沉积第二绝缘层13完全覆盖第一绝缘层12，具体参见图3所示；在另一些实施例中，可以沉积第二绝缘层13部分覆盖第一绝缘层12，作为示例，沉积第二绝缘层13部分覆盖第一绝缘层12可以包括：第二绝缘层13覆盖部分第一绝缘层12，显露出遮蔽结构11上方的至少部分第一绝缘层12，其中，第二绝缘层13的上表面可以和位于遮蔽结构11上方的第一绝缘层12上表面处于相同的平面，具体可参见图4所示。
其中，第二绝缘层13和第一绝缘层12的材料不同，第二绝缘层13和第一绝缘层12可以具有不同的抗刻蚀速率，以便于能够对第二绝缘层13和第一绝缘层12进行选择性刻蚀。
步骤S103可以具体为，采用干法刻蚀工艺或平坦化工艺去除部分第二绝缘层13和第一绝缘层12，以显露出遮蔽结构11的上表面并在遮蔽结构11侧壁处形成具有水平上表面的第一绝缘层12，具体可参见图5所示。
其中，采用干法刻蚀工艺去除部分第二绝缘层13和第一绝缘层12可以为，以相同的刻蚀速率同步去除第二绝缘层13和第一绝缘层12，至显露出遮蔽结构11的上表面刻蚀停止。在本发明实施例中通过用干法刻蚀工艺或平坦化工艺同步对第二绝缘层13和第一绝缘层12进行去除，一方面第二绝缘层13可以用于支撑位于遮蔽结构11侧壁的第一绝缘层12，保证在平坦化过程中位于遮蔽结构11侧壁的第一绝缘层12具有较好的稳定性；另一方面第二绝缘层13和遮蔽结构11可以对位于遮蔽结构11侧壁的第一绝缘层12起到保护作用，有利于改善在刻蚀或平坦化工艺中该第一绝缘层12上表面的形貌，从而得到具有基本水平上表面的第一绝缘层12。
在一些实施例中，步骤S104可以具体为：
去除第二绝缘层13；
刻蚀位于第二绝缘层13下方的第一绝缘层12，以保留位于遮蔽结构11侧壁且具有水平上表面的第一绝缘层12；
去除遮蔽结构11。
在本发明实施例中，可以采用干法刻蚀工艺或湿法刻蚀工艺完全去除剩余的第二绝缘层13，具体可参见图6所示。
进一步地，可以采用干法刻蚀工艺或湿法刻蚀工艺刻蚀位于第二绝缘层13下方的第一绝缘层12，保留位于遮蔽结构11侧壁且具有水平上表面的第一绝缘层12，具体可参见图7所示。
最后，去除遮蔽结构11，仅保留位于遮蔽结构11侧壁的第一绝缘层12，即形成间隔结构，参见图8所示，在后续的工艺中，可以基于该间隔结构为掩模对基底10进行刻蚀，有利于提高对刻蚀过程的控制度以及对形成鳍形结构关键尺寸的控制度。
以上为本发明实施例提供的一种半导体器件制备方法，通过在基底10上形成遮蔽结构11以及随形覆盖遮蔽结构11的第一绝缘层12，先沉积至少部分覆盖第一绝缘层12的第二绝缘层13，再去除部分第二绝缘层13和第一绝缘层12，显露出遮蔽结构11的上表面并在遮蔽结构11侧壁处形成具有水平上表面的第一绝缘层12，最后去除第二绝缘层13、遮蔽结构11以及部分第一绝缘层12，保留位于遮蔽结构11侧壁具有水平上表面的第一绝缘层12，以保留的第一绝缘层12作为间隔结构，该方法形成了上表面基本平行的间隔结构，有效改善间隔结构的形貌，基于该方法形成的间隔结构进一步在目标层上刻蚀形成鳍形结构，一方面可以提高对刻蚀过程的控制度；另一方面还可以提高对鳍形结构关键尺寸的控制度。
实施例二
参见图9所示，图9示出了本发明另一实施例提供的半导体器件制备方法流程示意图，其包括：
步骤S201：在基底上形成遮蔽结构以及随形覆盖遮蔽结构的第一绝缘层；
步骤S202：沉积第二绝缘层，第二绝缘层覆盖至少部分第一绝缘层；
步骤S203：去除部分第二绝缘层和第一绝缘层，以显露出遮蔽结构的上表面并在遮蔽结构侧壁处形成具有水平上表面的第一绝缘层；
步骤S204：去除第二绝缘层；
步骤S205：刻蚀位于第二绝缘层下方的第一绝缘层、位于遮蔽结构侧壁的部分第一绝缘层和部分遮蔽结构，以保留位于遮蔽结构侧壁且具有水平上表面的第一绝缘层；
步骤S206：去除遮蔽结构。
在本发明实施例中，步骤S201可以具体为：在基底10上依次沉积第三绝缘层14和第四绝缘层15；刻蚀第三绝缘层14和第四绝缘层15，以刻蚀后第三绝缘层14和第四绝缘层15的叠层结构作为遮蔽结构11；再沉积随形覆盖遮蔽结构11的第一绝缘层12，具体可参见图10所示。
在该实施例中，将基于由第三绝缘层14和第四绝缘层15形成遮蔽结构11进行描述。
其中，第三绝缘层14和第四绝缘层15与第一绝缘层12的材料不同，在一些实施例中，可以选择抗蚀刻能力不同的绝缘材料分别作为第一绝缘层12、第三绝缘层14和第四绝缘层15。
在本发明实施例中步骤S202可以采用和实施例一中步骤S102相同的方式执行，沉积第二绝缘层13后可得到如图11所示的结构。
在本发明实施例中，步骤S203可以具体为，采用干法刻蚀工艺或平坦化工艺去除部分第二绝缘层13和第一绝缘层12，以显露出第四绝缘层15的上表面并在遮蔽结构11侧壁处形成具有水平上表面的第一绝缘层12，具体可参见图12所示。
其中，采用干法刻蚀工艺去除部分第二绝缘层13和第一绝缘层12可以为，以相同的刻蚀速率同步去除第二绝缘层13和第一绝缘层12，至显露出第四绝缘层15的上表面刻蚀停止。在本发明实施例中通过用干法刻蚀工艺或平坦化工艺同步对第二绝缘层13和第一绝缘层12进行去除，一方面第二绝缘层13可以用于支撑位于遮蔽结构11侧壁的第一绝缘层12，保证在平坦化过程中位于遮蔽结构11侧壁的第一绝缘层12具有较好的稳定性；另一方面第二绝缘层13和遮蔽结构11可以对位于遮蔽结构11侧壁的第一绝缘层12起到保护作用，有利于改善在刻蚀或平坦化工艺中该第一绝缘层12上表面的形貌，从而得到具有基本水平上表面的第一绝缘层12。
在本发明实施例中，步骤S204可以具体为采用干法刻蚀工艺或湿法刻蚀工艺去除第二绝缘层13，具体可参见图13所示。
在一些实施例中，步骤S205可以具体为采用1：1的刻蚀速率对部分第一绝缘层12和部分遮蔽结构11进行同步刻蚀，以刻蚀去除位于第二绝缘层13下方的第一绝缘层12、位于遮蔽结构11侧壁的部分第一绝缘层12和部分遮蔽结构11，通过同步刻蚀位于遮蔽结构11侧壁的第一绝缘层12和遮蔽结构11有利于形成上表面基本水平的第一绝缘层12，从而在基于具有水平上表面的第一绝缘层12作为间隔结构进行后续的刻蚀工艺，能够极大的提高对刻蚀过程的控制度。在另一些实施例中，还可以先刻蚀位于第二绝缘层13下方的第一绝缘层12，再以1:1的刻蚀速率同步刻蚀位于遮蔽结构11侧壁的部分第一绝缘层12和部分遮蔽结构11，遮蔽结构11包括第三绝缘层14和第四绝缘层15时，可以为以1:1的刻蚀速率同步刻蚀位于遮蔽结构11侧壁的部分第一绝缘层12和第四绝缘层15，以保留位于遮蔽结构11侧壁且具有水平上表面的第一绝缘层12以及第三绝缘层14，具体可参见图14所示。其中，为保证刻蚀后保留的第一绝缘层12仍具有水平上表面，以1:1的刻蚀速率同步刻蚀位于遮蔽结构11侧壁的部分第一绝缘层12和第四绝缘层15可以为采用干法刻蚀工艺或湿法刻蚀工艺，选择以相同的刻蚀速率对第一绝缘层12和第四绝缘层15进行刻蚀；作为另一示例，还可以为采用平坦化工艺以相同的研磨速率同时去除部分第一绝缘层12和第四绝缘层15。
需要说明的是，在另一些实施例中，步骤S205还可以为刻蚀部分第一绝缘层12、第四绝缘层15和部分第三绝缘层14以保留位于遮蔽结构11侧壁且具有水平上表面的第一绝缘层12以及第三绝缘层14。
步骤S206可以具体为采用干法刻蚀工艺或湿法刻蚀工艺去除第三绝缘层14，仅保留位于第三绝缘层14侧壁且具有水平上表面的第一绝缘层12，即形成间隔结构，参见图15所示。在后续的工艺中，可以基于该间隔结构为掩模对基底10进行刻蚀，有利于提高对刻蚀过程的控制度以及对形成鳍形结构关键尺寸的控制度。
以上为本发明另一实施例提供的半导体器件制备方法，通过在基底10上形成遮蔽结构11以及随形覆盖遮蔽结构11的第一绝缘层12，其中，遮蔽结构11可以由第三绝缘层14和第四绝缘层15堆叠而成；先沉积至少部分覆盖第一绝缘层12的第二绝缘层13，再去除部分第二绝缘层13和第一绝缘层12，显露出第四绝缘层15的上表面并在遮蔽结构11侧壁处形成具有水平上表面的第一绝缘层12；去除第二绝缘层13以及位于第二绝缘层13下方的第一绝缘层12；进一步去除位于遮蔽结构11侧壁的部分第一绝缘层12和第四绝缘层15；最后去除第三绝缘层14，保留位于第三绝缘层14侧壁且具有水平上表面的第一绝缘层12，以保留的第一绝缘层12作为间隔结构，该方法形成了上表面基本平行的间隔结构，有效改善间隔结构的形貌，基于该方法形成的间隔结构进一步在目标层上刻蚀形成鳍形结构，一方面可以提高对刻蚀过程的控制度；另一方面还可以提高对鳍形结构关键尺寸的控制度。
实施例三
需要说明的该实施例三可以基于以上实施例一或实施例二执行，在下文中将基于实施例二进行描述。为了简要起见，在该实施例中将主要对实施例三和实施例二的不同之处进行描述。
参见图16所示，图16示出了本发明实施例提供的一种半导体器件制备方法流程示意图。
在执行步骤S201之前，还可以包括：
步骤S200：沉积覆盖基底的堆叠结构。
在一些实施例中，堆叠结构16可以包括氮化硅层、多晶硅层、氧化硅和锗层中的至少一种。作为一示例，堆叠结构16可以为包括依次沉积在基底10上的氮化硅层161和多晶硅层162，具体可参见图17所示。
需要说明的是，在步骤S201中可以为在堆叠结构16上形成遮蔽结构11以及随形覆盖遮蔽结构11的第一绝缘层。
在步骤S206之后，还可以包括步骤S207：
以位于遮蔽结构侧壁且具有水平上表面的第一绝缘层为掩模，刻蚀至少部分堆叠结构16。
在一些实施例中，步骤S207可以具体为，以位于遮蔽结构11侧壁且具有水平上表面的第一绝缘层12即间隔结构为掩模，刻蚀多晶硅层162，以将多晶硅层162刻蚀形成预设间隔的鳍形结构，具体可参见图18所示。该预设间隔和相邻间隔结构之间的距离相同，可以由遮蔽结构11的宽度确定。
在其他实施例中，还可以基于形成的鳍形结构进一步刻蚀氮化硅层161。在另一些实施例中，还可以再沉积随形覆盖鳍形结构的第一绝缘层12，再执行步骤S202至步骤S207，以得到目标间隔的间隔结构。
以上为本发明另一实施例提供的一种半导体器件制备方法，该方法可以实现与上述实施例二相同的有益效果，并且在形成遮蔽结构11之前可以预先沉积覆盖基底10的堆叠结构16，最后再基于保留的位于遮蔽结构11侧壁且具有水平上表面的第一绝缘层12刻蚀至少部分堆叠结构16，可以有效得到目标关键尺寸的鳍形结构。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (11)

1.一种半导体器件制备方法，其特征在于，包括：
在基底上形成遮蔽结构以及随形覆盖所述遮蔽结构的第一绝缘层；
沉积第二绝缘层，所述第二绝缘层覆盖至少部分所述第一绝缘层；
去除部分所述第二绝缘层和所述第一绝缘层，以显露出所述遮蔽结构的上表面并在所述遮蔽结构侧壁处形成具有水平上表面的所述第一绝缘层；
去除所述第二绝缘层、所述遮蔽结构以及部分所述第一绝缘层，并保留位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层。
2.根据权利要求1所述的方法，其特征在于，采用干法刻蚀工艺或平坦化工艺去除部分所述第二绝缘层和所述第一绝缘层，以显露出所述遮蔽结构的上表面并在所述遮蔽结构侧壁处形成具有水平上表面的所述第一绝缘层。
3.根据权利要求1所述的方法，其特征在于，所述第一绝缘层和所述第二绝缘层的材料不同。
4.根据权利要求1所述的方法，其特征在于，所述第二绝缘层覆盖部分所述第一绝缘层，以显露出所述遮蔽结构上方的至少部分所述第一绝缘层。
5.根据权利要求1或2所述的方法，其特征在于，去除所述第二绝缘层、所述遮蔽结构以及部分所述第一绝缘层，并保留位于所述遮蔽结构侧壁具有水平上表面的所述第一绝缘层，包括：
去除所述第二绝缘层；
刻蚀位于所述第二绝缘层下方的所述第一绝缘层，以保留位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层；
去除所述遮蔽结构。
6.根据权利要求1或2所述的方法，其特征在于，去除所述第二绝缘层、所述遮蔽结构以及部分所述第一绝缘层，并保留位于所述遮蔽结构侧壁具有水平上表面的所述第一绝缘层，包括：
去除所述第二绝缘层；
刻蚀位于所述第二绝缘层下方的所述第一绝缘层、位于所述遮蔽结构侧壁的部分所述第一绝缘层和部分所述遮蔽结构，以保留位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层；
去除所述遮蔽结构。
7.根据权利要求6所述的方法，其特征在于，所述在基底上形成遮蔽结构包括：
在基底上依次沉积第三绝缘层和第四绝缘层；
刻蚀所述第三绝缘层和所述第四绝缘层，以刻蚀后所述第三绝缘层和所述第四绝缘层的叠层结构作为所述遮蔽结构。
8.根据权利要求7所述的方法，其特征在于，所述刻蚀位于所述第二绝缘层下方的所述第一绝缘层、位于所述遮蔽结构侧壁的部分所述第一绝缘层和部分所述遮蔽结构，以保留位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层，包括：
刻蚀部分所述第一绝缘层和所述第四绝缘层，以保留位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层。
9.根据权利要求7所述的方法，其特征在于，所述第三绝缘层包括氮化硅、氮氧化硅、氧化硅和非晶碳中的至少一种。
10.根据权利要求1所述的方法，其特征在于，在基底上形成遮蔽结构之前，所述方法还包括：沉积覆盖所述基底的堆叠结构。
11.根据权利要求10所述的方法，其特征在于，所述方法还包括：以位于所述遮蔽结构侧壁且具有水平上表面的所述第一绝缘层为掩模，刻蚀至少部分所述堆叠结构。
CN202110587368.2A 2021-05-27 2021-05-27 一种半导体器件制备方法 Active CN113327985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110587368.2A CN113327985B (zh) 2021-05-27 2021-05-27 一种半导体器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110587368.2A CN113327985B (zh) 2021-05-27 2021-05-27 一种半导体器件制备方法

Publications (2)

Publication Number Publication Date
CN113327985A true CN113327985A (zh) 2021-08-31
CN113327985B CN113327985B (zh) 2022-09-09

Family

ID=77421794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110587368.2A Active CN113327985B (zh) 2021-05-27 2021-05-27 一种半导体器件制备方法

Country Status (1)

Country Link
CN (1) CN113327985B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308381A1 (en) * 2009-06-08 2010-12-09 Globalfoundries Inc. Finfet structures with stress-inducing source/drain-forming spacers and methods for fabricating the same
CN105789129A (zh) * 2016-05-11 2016-07-20 上海华虹宏力半导体制造有限公司 改善栅极侧墙形貌的方法及半导体器件制造方法
CN107403719A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
CN107579001A (zh) * 2016-07-04 2018-01-12 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110571138A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN111785613A (zh) * 2019-04-04 2020-10-16 长鑫存储技术有限公司 半导体结构的形成方法以及半导体结构
CN112768529A (zh) * 2021-01-28 2021-05-07 福建省晋华集成电路有限公司 一种半导体器件制备方法
CN112786592A (zh) * 2019-11-08 2021-05-11 长鑫存储技术有限公司 半导体结构及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308381A1 (en) * 2009-06-08 2010-12-09 Globalfoundries Inc. Finfet structures with stress-inducing source/drain-forming spacers and methods for fabricating the same
CN105789129A (zh) * 2016-05-11 2016-07-20 上海华虹宏力半导体制造有限公司 改善栅极侧墙形貌的方法及半导体器件制造方法
CN107403719A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
CN107579001A (zh) * 2016-07-04 2018-01-12 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110571138A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN111785613A (zh) * 2019-04-04 2020-10-16 长鑫存储技术有限公司 半导体结构的形成方法以及半导体结构
CN112786592A (zh) * 2019-11-08 2021-05-11 长鑫存储技术有限公司 半导体结构及其形成方法
CN112768529A (zh) * 2021-01-28 2021-05-07 福建省晋华集成电路有限公司 一种半导体器件制备方法

Also Published As

Publication number Publication date
CN113327985B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
CN100362627C (zh) 具有自对准节接触孔的半导体器件及其制造方法
CN101335231B (zh) 半导体器件的制造方法
US10522350B2 (en) Method of fabricating three-dimensional semiconductor devices
KR20140025054A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
CN112864087B (zh) 半导体结构及其制作方法
CN101339902B (zh) 高压半导体器件及其制造方法
US11393839B2 (en) Semiconductor device and method for fabricating the semiconductor device
CN113327985B (zh) 一种半导体器件制备方法
CN109524414B (zh) 一种三维存储器及其制作方法
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
CN111668093B (zh) 半导体器件及其形成方法
KR100250710B1 (ko) 캐패시터 형성 방법
KR100429421B1 (ko) 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
US20220165668A1 (en) Semiconductor device and method for preparing semiconductor device
US6559002B1 (en) Rough oxide hard mask for DT surface area enhancement for DT DRAM
CN112750702B (zh) 半导体器件的形成方法
KR20100081144A (ko) 전하 트랩형 비휘발성 메모리 장치의 제조방법
CN113113485B (zh) 半导体器件及其形成方法
US7205193B2 (en) Semiconductor device and method for fabricating the same
CN111146201B (zh) 三维存储器及其制备方法
TWI715967B (zh) 半導體結構及其製造方法
US6190956B1 (en) Forming a capacitor structure of a semiconductor
KR20230029190A (ko) 게이트 구조물 및 이를 포함하는 반도체 장치
KR100503748B1 (ko) 반도체 소자의 측벽 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant