CN112542383B - 半导体制作方法 - Google Patents

半导体制作方法 Download PDF

Info

Publication number
CN112542383B
CN112542383B CN201910894948.9A CN201910894948A CN112542383B CN 112542383 B CN112542383 B CN 112542383B CN 201910894948 A CN201910894948 A CN 201910894948A CN 112542383 B CN112542383 B CN 112542383B
Authority
CN
China
Prior art keywords
layer
dielectric layer
etched
doping
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910894948.9A
Other languages
English (en)
Other versions
CN112542383A (zh
Inventor
杨军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910894948.9A priority Critical patent/CN112542383B/zh
Publication of CN112542383A publication Critical patent/CN112542383A/zh
Application granted granted Critical
Publication of CN112542383B publication Critical patent/CN112542383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及图案化制作领域，公开了一种半导体制作方法，包括：提供衬底，在衬底上形成待刻蚀层，并在待刻蚀层上形成图形化的牺牲层；在待刻蚀层表面形成包覆牺牲层的目标介质层，目标介质层包括离子掺杂浓度不同的第一掺杂部和第二掺杂部，第一掺杂部覆盖牺牲层正对的两个侧面，且预设刻蚀工艺对第一掺杂部的刻蚀速率小于对第二掺杂部的刻蚀速率；采用预设刻蚀工艺对目标介质层进行刻蚀，去除第二掺杂部，保留第一掺杂部；在预设刻蚀工艺后，去除牺牲层；以第一掺杂部为掩模，对待刻蚀层进行刻蚀。与现有技术相比，本发明实施方式所提供的半导体制作方法具有简化SADP工艺过程的优点。

Description

半导体制作方法
技术领域
本发明涉及图案化制作领域，特别涉及一种半导体制作方法。
背景技术
诸如智能手机、平板个人电脑、数码相机、MP3播放器和个人数字助理的移动装置的使用正在显著增加。随着这种移动装置中多媒体的驱动和各种数据的吞吐量增加，高速处理器大规模应用于移动装置。可以在移动装置上驱动各种应用程序。为了驱动各种应用程序，在移动装置中使用诸如工作存储器(例如，DRAM)、非易失性存储器、应用处理器(AP)的半导体装置及微电子电路。
光刻设备可以相较于设计规则的缩小版而飞快发展。因此，正在对实现比使用光刻设备实现的最小节距和/或期望节距更小的节距的方法的示例实施例进行研究。在至少一个示例实施例中，上述方法包括自对准双图案化(在下文中称为“SADP”)工艺。可以使用SADP工艺来形成比使用光刻设备实现的最小节距和/或期望节距更小的节距的结构。因此，可以通过使用SADP工艺来容易地形成具有超出光刻设备限制的精细图案或高集成度的半导体装置和集成电路。
然而，本发明的发明人发现，现有技术中的SADP工艺在制作精细图案的过程中，需要进行多次的刻蚀才能形成图案化的掩模结构，整体工艺较为繁杂。
发明内容
本发明实施方式的目的在于提供一种半导体制作方法，有效的简化SADP工艺的过程。
为解决上述技术问题，本发明的实施方式提供了一种半导体制作方法，包含以下步骤：提供衬底，在所述衬底上形成待刻蚀层，并在所述待刻蚀层上形成图形化的牺牲层；在所述待刻蚀层表面形成包覆所述牺牲层的目标介质层，所述目标介质层包括离子掺杂浓度不同的第一掺杂部和第二掺杂部，所述第一掺杂部覆盖所述牺牲层正对的两个侧面，且预设刻蚀工艺对所述第一掺杂部的刻蚀速率小于对所述第二掺杂部的刻蚀速率；所述第一掺杂部包括覆盖所述牺牲层正对的两个侧面的两条侧壁；采用所述预设刻蚀工艺对所述目标介质层进行刻蚀，去除所述第二掺杂部，保留所述第一掺杂部；在所述预设刻蚀工艺后，去除所述牺牲层；以所述第一掺杂部为掩模，对所述待刻蚀层进行刻蚀。
本发明实施方式相对于现有技术而言，目标介质层包括离子掺杂浓度不同的第一掺杂部和第二掺杂部，导致预设刻蚀工艺对第一掺杂部的的刻蚀速率小于对第二掺杂部的刻蚀速率，从而在后续的预设刻蚀工艺对目标介质层进行刻蚀的过程中，可以首先将刻蚀速率较快的第二掺杂部去除、而保留刻蚀速率较慢的第一掺杂部，由于第一掺杂部覆盖牺牲层正对的两个侧面，以第一掺杂部作为掩模，对待刻蚀层进行刻蚀后，即可在待刻蚀层上形成节距较小的节距的结构，完成整个图案化的过程。通过离子掺杂浓度改变部分目标介质层的刻蚀速率，从而通过一次的刻蚀过程即可完成图案化过程，有效简化了SADP工艺的整个过程。
另外，所述在所述待刻蚀层表面形成目标介质层，具体包括：在所述待刻蚀层表面形成初始介质层，所述初始介质层覆盖所述牺牲顶部和侧壁；对所述初始介质层进行离子注入，形成具有所述第一掺杂部和所述第二掺杂部的目标介质层。通过对初始介质层进行离子注入形成目标介质层，提供了一种具体的实现目标介质层包括离子掺杂浓度不同的第一掺杂部和第二掺杂部的具体实现方法。
另外，所述在所述待刻蚀层表面形成初始介质层，具体包括：通过原子层沉积工艺或者次常压化学汽相沉积工艺在待刻蚀层表面形成二氧化硅材质的所述初始介质层。可以使得初始介质层具有更好的膜层覆盖率，更好的覆盖在牺牲层的表面。
另外，所述离子为重离子；其中，所述重离子包括硼离子、磷离子、砷离子或铟离子中的至少一种。在二氧化硅材质的初始介质层中掺杂重离子，可以破坏二氧化硅中的Si-O带和非桥接氧，因此刻蚀速率会增加，且掺杂浓度越大，Si-O带和非桥接氧的破坏越多，从而形成刻蚀速率不同的第一掺杂部和第二掺杂部。
另外，所述第二掺杂部的离子的掺杂剂量大于1013个/平方厘米且小于1016个/平方厘米。
另外，所述对所述初始介质层进行离子注入，具体包括：沿第一预设方向和第二预设方向同时对所述初始介质层进行离子注入；所述第一预设方向和所述第二预设方向分别位于所述牺牲层相对的两侧；所述第一预设方向和所述第二预设方向与所述衬底的夹角均大于等于5°且小于等于45°。第一预设方向和第二预设方向分别位于牺牲层相对的两侧，从而在牺牲层另外相对的两侧的侧壁，其离子注入的浓度较小，从而形成离子掺杂浓度不同的第一掺杂部和第二掺杂部。
另外，所述对所述初始介质层进行离子注入，具体包括：沿预设方向对所述初始介质层进行第一次离子注入；180°旋转所述衬底后，沿所述预设方向对所述初始介质层进行第二次离子注入；所述预设方向与所述衬底的夹角大于等于5°且小于等于45°。
另外，所述牺牲层的材质为光刻胶。
另外，所述采用所述预设刻蚀工艺对所述目标介质层进行刻蚀，具体包括：使用DHF溶液或BOE溶液对所述目标介质层进行刻蚀，去除所述第二掺杂部，保留所述第一掺杂部。
另外，所述对所述待刻蚀层进行刻蚀后，还包括：去除所述第一掺杂部。
附图说明
图1是本发明第一实施方式所提供的半导体制作方法的程序流程图；
图2至图8是本发明第一实施方式所提供的半导体制作方法中各步骤对应的中间结构的截面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明的第一实施方式涉及一种半导体制作方法。具体流程如图1所示，包括以下步骤：
步骤S101：提供衬底，在衬底上形成待刻蚀层，并在待刻蚀层上形成图案化的牺牲层。
具体的，如图2所示，首先提供衬底10，在衬底10上形成待刻蚀层20，并在待刻蚀层20上形成图案化的牺牲层30。
进一步的，在本实施方式中，牺牲层30的材质为光刻胶。
步骤S102：在待刻蚀层表面形成包覆牺牲层的目标介质层。
具体的，如图3所示，在本步骤中，在待刻蚀层20表面形成包覆牺牲层30的目标介质层40，目标介质层40包括离子掺杂浓度不同的第一掺杂部41和第二掺杂部42，预设刻蚀工艺对第一掺杂部41的刻蚀速率小于对第二掺杂部42的刻蚀速率。此外，第一掺杂部42覆盖牺牲层30正对的两个侧面。
进一步的，在本步骤中，首先在待刻蚀层表面形成初始介质层，初始介质层覆盖牺牲层的顶部和侧壁，对初始介质层进行离子注入，形成具有第一掺杂部41和第二掺杂部42的目标介质层40。
优选的，在本实施方式中，初始介质层的材质为二氧化硅，初始介质层通过原子层沉积工艺在待刻蚀层20表面沉积形成。可以理解的是，初始介质层的材质为二氧化硅仅为本实施方式中的一种具体的举例说明，并不构成限定，在本发明的其它实施方式中，初始介质层也可以是其它材质，如单晶硅、多晶硅等，在此不进行一一列举，具体可以根据实际需要进行灵活的设定。同样，初始介质层通过原子层沉积工艺在待刻蚀层20表面沉积形成也为本实施方式中的一种具体的举例说明，并不构成限定，在本发明的其它实施方式中，也可以是通过次常压化学汽相沉积等工艺形成初始介质层，在此不进行一一列举，具体可以根据实际需要进行灵活的设定。
进一步的，在本实施方式中，对初始介质层进行离子注入时的离子为重离子(即原子序数大于2的原子失去电子后形成的离子)，例如硼离子。可以理解的是，对初始介质层进行离子注入时的重离子为硼离子仅为本实施方式中的一种具体的举例说明，并不构成限定，在本发明的其它实施方式中，也可以是磷离子、砷离子或铟离子等离子，还可以是多种离子的混合，在此不进行一一列举，具体可以根据实际需要进行灵活的设定。硼离子、磷离子、砷离子及铟离子等离子可以破坏二氧化硅材质的初始介质层中的Si-O带及非桥接氧，从而提升刻蚀速率。并且，离子掺杂的浓度越高、剂量越大，则Si-O带及非桥接氧的破坏量越大，刻蚀速率更快。
更进一步的，在本实施方式中，第二掺杂部42的离子掺杂剂量大于1013个/平方厘米且小于1016个/平方厘米。相较于未进行离子掺杂的二氧化硅材料，掺杂剂量大于1013个/平方厘米且小于1016个/平方厘米可以使得刻蚀速率提升4～8倍，既保证了第二掺杂部42的快速刻蚀，也有效的节省了离子材料。
具体的，如图4所示，图4为图3中AA’方向的剖视图，在本实施方式中，沿第一预设方向(图4中B方向)和第二预设方向(图4中C方向)同时对初始介质层进行离子注入，第一预设方向和第二预设方向分别位于牺牲层30相对的两侧，由于初始介质层在牺牲层30的侧壁处为环状结构，沿位于牺牲层相对两侧的第一预设方向和第二预设方向进行离子注入，则在与第一预设方向和第二预设方向垂直的另外的方向的侧壁处的离子浓度较低。从而形成离子掺杂浓度不同的第一掺杂部和第二掺杂部。
更优的，在本实施方式中，第一预设方向和第二预设方向与衬底10的夹角均大于等于5°且小于等于45°。第一预设方向和第二预设方向与衬底10的夹角均大于等于5°且小于等于45°从而保证对初始介质层的顶部和两个相对的侧壁同时进行离子注入，同时提升顶部和两个相对侧壁的刻蚀速率。可以理解的是，第一预设方向和第二预设方向与衬底10的夹角均大于等于5°且小于等于45°仅为本实施方式中的一种具体的举例说明，并不构成限定，在本发明的其它实施方式中，第一预设方向和第二预设方向也可以是与衬底10平行，具体可以根据实际需要进行灵活的设定。需要说明的是，第一预设方向和第二预设方向也可以是与衬底10平行，则初始介质层的顶部的离子掺杂浓度较低，然而，在实际的刻蚀过程中，即使顶部的初始介质层的离子掺杂浓度较低，其刻蚀速率仍然比离子掺杂浓度较低的侧壁处的刻蚀速率更快，从而可以达到同样的技术效果。
可以理解的是，上述仅为本实施方式中的一种离子注入方式的一种具体的举例说明，并不构成限定。在本发明的其它实施方式中，也可以是沿一个预设方向对初始介质层进行第一次离子注入后，180°旋转衬底，再次沿预设方向对初始介质层进行第二次离子注入。或者也可以是其它的实施方式，在此不进行一一列举，具体可以根据实际需要进行灵活的设定。同样的，在本实施方式中，预设方向优选的与所述衬底的夹角为大于等于5°且小于等于45°，此情况下可以同时对初始介质层的顶部进行离子注入。此外，预设方向也可以是与衬底平行，在此不进行赘述，具体可以根据实际需要进行灵活的设定。
步骤S103：采用所述预设刻蚀工艺对所述目标介质层进行刻蚀，去除所述第二掺杂部。
具体的，如图5所示，在本实施方式中，预设刻蚀工艺为湿法刻蚀。具体为使用DHF溶液(稀释的氢氟酸溶液)对目标介质层进行刻蚀。可以理解的是，使用DHF溶液进行刻蚀仅为本实施方式中的一种具体的举例说明，并不构成限定，在本发明的其它实施方式中，也可以是其它的方法，如使用BOE溶液对目标介质层进行刻蚀等，在此不进行一一列举，具体可以根据实际需要进行灵活的选用。
需要说明的是，在本实施方式中，预设刻蚀工艺为湿法刻蚀仅为本实施方式中的一种具体的举例说明，并不构成限定，在本发明的其它实施方式中，也可以是其它的刻蚀方法，如干法刻蚀等，只要其可以保证第一掺杂部的刻蚀速率大于第二掺杂部的刻蚀速率即可，具体可以根据实际需要进行灵活的选用，在此不进行一一列举。
步骤S104：去除牺牲层。
具体的，如图6所示，在本实施方式中，牺牲层的材质为光刻胶。光刻胶是一种对光敏感的高分子化合物，使用适当波长的光照后，会发生交联、分解或聚合等化学反应，再通过显影液和光刻胶反应，使光刻胶选择性的溶解于显影液中，从而去除光刻胶材质的牺牲层。
可以理解的是，上述仅为去除光刻胶材质的牺牲层的一种具体的举例说明，并不构成限定，在本发明的其它实施方式中，也可以是通过其它的方式，在此不进行一一列举，具体可以根据实际需要进行灵活的设定。
步骤S105：以所述第一掺杂部为掩模结构，对待刻蚀层进行刻蚀。
具体的，如图7所示，在本实施方式中，第一掺杂部包括覆盖牺牲层30正对的两个侧面的两条侧壁。则以第一掺杂部为掩模结构，对待刻蚀层进行刻蚀后，即可在待刻蚀层20上形成节距较小的节距的结构，完成整个图案化的过程。
优选的，如图8所示，在对待刻蚀层20进行刻蚀后，去除第一掺杂部41。
与现有技术相比，本发明第一实施方式所提供的半导体制作方法中，目标介质层40包括离子掺杂浓度不同的第一掺杂部41和第二掺杂部42，导致在预设刻蚀工艺下、第一掺杂部41的的刻蚀速率小于第二掺杂部42的刻蚀速率，从而在后续的预设刻蚀工艺对目标介质层40进行刻蚀的过程中，可以首先将刻蚀速率较快的第二掺杂部42去除、而保留刻蚀速率较慢的第一掺杂部41，由于第一掺杂部41包括覆盖牺牲层30正对的两个侧面的两条侧壁，以第一掺杂部41作为掩模结构，对待刻蚀层20进行刻蚀后，即可在待刻蚀层20上形成节距较小的节距的结构，完成整个图案化的过程。通过离子掺杂浓度改变部分目标介质层40的刻蚀速率，从而通过一次的刻蚀过程即可完成图案化过程，有效简化了SADP工艺的整个过程。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种半导体制作方法，其特征在于，包括：
提供衬底，在所述衬底上形成待刻蚀层，并在所述待刻蚀层上形成图形化的牺牲层；
在所述待刻蚀层表面形成包覆所述牺牲层的目标介质层，所述目标介质层包括离子掺杂浓度不同的第一掺杂部和第二掺杂部，所述第一掺杂部覆盖所述牺牲层正对的两个侧面，所述第二掺杂部覆盖所述牺牲层的与上述正对的两个侧面相垂直的另外两个正对的侧面，以及覆盖所述牺牲层的顶面，且预设刻蚀工艺对所述第一掺杂部的刻蚀速率小于对所述第二掺杂部的刻蚀速率；
采用所述预设刻蚀工艺对所述目标介质层进行刻蚀，去除所述第二掺杂部，保留所述第一掺杂部；
在所述预设刻蚀工艺后，去除所述牺牲层；
以所述第一掺杂部为掩模，对所述待刻蚀层进行刻蚀。
2.根据权利要求1所述的半导体制作方法，其特征在于，所述在所述待刻蚀层表面形成目标介质层，具体包括：
在所述待刻蚀层表面形成初始介质层，所述初始介质层覆盖所述牺牲层的顶部和侧壁；
对所述初始介质层进行离子注入，形成具有所述第一掺杂部和所述第二掺杂部的目标介质层。
3.根据权利要求2所述的半导体制作方法，其特征在于，所述在所述待刻蚀层表面形成初始介质层，具体包括：
通过原子层沉积工艺或者次常压化学汽相沉积工艺在待刻蚀层表面形成二氧化硅材质的所述初始介质层。
4.根据权利要求3所述的半导体制作方法，其特征在于，所述离子为重离子；
其中，所述重离子包括硼离子、磷离子、砷离子或铟离子中的至少一种。
5.根据权利要求4所述的半导体制作方法，其特征在于，所述第二掺杂部的离子的掺杂剂量大于1013个/平方厘米且小于1016个/平方厘米。
6.根据权利要求2所述的半导体制作方法，其特征在于，所述对所述初始介质层进行离子注入，具体包括：
沿第一预设方向和第二预设方向同时对所述初始介质层进行离子注入；
所述第一预设方向和所述第二预设方向分别位于所述牺牲层相对的两侧；
所述第一预设方向和所述第二预设方向与所述衬底的夹角均大于等于5°且小于等于45°。
7.根据权利要求2所述的半导体制作方法，其特征在于，所述对所述初始介质层进行离子注入，具体包括：
沿预设方向对所述初始介质层进行第一次离子注入；
180°旋转所述衬底后，沿所述预设方向对所述初始介质层进行第二次离子注入；
所述预设方向与所述衬底的夹角大于等于5°且小于等于45°。
8.根据权利要求1所述的半导体制作方法，其特征在于，所述牺牲层的材质为光刻胶。
9.根据权利要求1所述的半导体制作方法，其特征在于，所述采用所述预设刻蚀工艺对所述目标介质层进行刻蚀，具体包括：
使用DHF溶液或BOE溶液对所述目标介质层进行刻蚀，去除所述第二掺杂部，保留所述第一掺杂部。
10.根据权利要求1所述的半导体制作方法，其特征在于，所述对所述待刻蚀层进行刻蚀后，还包括：
去除所述第一掺杂部。
CN201910894948.9A 2019-09-20 2019-09-20 半导体制作方法 Active CN112542383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910894948.9A CN112542383B (zh) 2019-09-20 2019-09-20 半导体制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910894948.9A CN112542383B (zh) 2019-09-20 2019-09-20 半导体制作方法

Publications (2)

Publication Number Publication Date
CN112542383A CN112542383A (zh) 2021-03-23
CN112542383B true CN112542383B (zh) 2022-03-22

Family

ID=75012647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910894948.9A Active CN112542383B (zh) 2019-09-20 2019-09-20 半导体制作方法

Country Status (1)

Country Link
CN (1) CN112542383B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078058B (zh) * 2021-03-25 2022-06-24 长鑫存储技术有限公司 半导体结构的制作方法
CN113937103A (zh) * 2021-08-27 2022-01-14 长鑫存储技术有限公司 一种接触孔图案的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969024A (zh) * 2009-07-27 2011-02-09 国际商业机器公司 用于使图形密度加倍的方法
CN102789968A (zh) * 2011-05-20 2012-11-21 中芯国际集成电路制造(北京)有限公司 在半导体制造工艺中形成硬掩模的方法
CN103972054A (zh) * 2013-01-24 2014-08-06 华邦电子股份有限公司 图案化工艺
CN107403719A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
CN107863318A (zh) * 2017-11-22 2018-03-30 睿力集成电路有限公司 基于间距倍增形成的集成电路图案及形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160307772A1 (en) * 2015-04-15 2016-10-20 Applied Materials, Inc. Spacer formation process with flat top profile

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969024A (zh) * 2009-07-27 2011-02-09 国际商业机器公司 用于使图形密度加倍的方法
CN102789968A (zh) * 2011-05-20 2012-11-21 中芯国际集成电路制造(北京)有限公司 在半导体制造工艺中形成硬掩模的方法
CN103972054A (zh) * 2013-01-24 2014-08-06 华邦电子股份有限公司 图案化工艺
CN107403719A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
CN107863318A (zh) * 2017-11-22 2018-03-30 睿力集成电路有限公司 基于间距倍增形成的集成电路图案及形成方法

Also Published As

Publication number Publication date
CN112542383A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US10998235B2 (en) FinFET with sloped surface at interface between isolation structures and manufacturing method thereof
US7862988B2 (en) Method for forming patterns of semiconductor device
US20100197107A1 (en) Method of fabricating semiconductor device
CN112542383B (zh) 半导体制作方法
US10580688B2 (en) Method of manufacturing semiconductor device
US9741580B2 (en) Substrate mask patterns, methods of forming a structure on a substrate, methods of forming a square lattice pattern from an oblique lattice pattern, and methods of forming a pattern on a substrate
CN111668093A (zh) 半导体器件及其形成方法
US8937018B2 (en) Methods of forming a pattern on a substrate
US9613811B2 (en) Methods of manufacturing semiconductor devices
US8956950B2 (en) Method of manufacturing semiconductor devices
CN107968046B (zh) 一种半导体器件的制造方法
US20120292684A1 (en) Non-volatile memory device and method for fabricating the same
JP4056523B2 (ja) Ｓｒａｍデバイスの製造方法
CN110648905A (zh) 半导体器件的制备方法
KR100554834B1 (ko) 플래쉬 메모리 소자의 제조 방법
US20080160695A1 (en) Method of fabricating semiconductor device
TWI810140B (zh) 記憶體元件使用自對準雙圖案化的製備方法
TWI798740B (zh) 具有鰭式結構的半導體結構的製備方法
CN111668156B (zh) 图形化方法及其形成的半导体器件
US20230420255A1 (en) Method of manufacturing semiconductor device
US20230298901A1 (en) Feature patterning using pitch relaxation and directional end-pushing with ion bombardment
US10580789B2 (en) Semiconductor device having etching control layer in substrate and method of fabricating the same
CN115775726A (zh) 半导体结构的形成方法
CN114695089A (zh) 半导体结构的形成方法
CN115223863A (zh) 半导体结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant