CN114695089A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114695089A
CN114695089A CN202011568329.XA CN202011568329A CN114695089A CN 114695089 A CN114695089 A CN 114695089A CN 202011568329 A CN202011568329 A CN 202011568329A CN 114695089 A CN114695089 A CN 114695089A
Authority
CN
China
Prior art keywords
layer
forming
material layer
etched
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011568329.XA
Other languages
English (en)
Inventor
余桥
孙天杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011568329.XA priority Critical patent/CN114695089A/zh
Publication of CN114695089A publication Critical patent/CN114695089A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成第一掩膜材料层；在所述第一掩膜材料层表面形成光阻层，所述光阻层中具有相邻的第一开口和第二开口；对所述第一掩膜材料层进行多次旋转注入，以形成第一掩膜层，所述第一掩膜层内具有相邻的第一掺杂区和第二掺杂区；刻蚀所述第一掩膜层，直至暴露出所述待刻蚀层表面，形成相邻的第一阻挡结构和第二阻挡结构。从而，降低了形成半导体结构的工艺的难度、减小了形成半导体结构的成本。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构的形成方法。
背景技术
在形成制造半导体产品的过程中，通常通过光刻工艺，实现将图形从掩模版中转移到硅片表面，形成符合设计要求的半导体产品。在光刻工艺过程中，首先，通过曝光步骤，光线通过掩模版中透光或反光的区域照射至涂覆了光刻胶的待刻蚀层上，并与光刻胶发生光化学反应；接着，通过显影步骤，利用感光和未感光的光刻胶对显影剂的溶解程度，形成光刻图形，实现掩模版图形的转移；然后，通过刻蚀步骤，基于光刻胶层所形成的光刻图形对待刻蚀层进行刻蚀，将掩模版图形进一步转移至待刻蚀层。
然而，随着半导体结构的集成度提高，为了形成尺寸更小的图形，现有的光刻工艺较为复杂，导致形成半导体结构的制造工艺难度大且成本高。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以在待刻蚀层上形成间距更小的图形的同时，降低形成半导体结构的工艺的难度、减小形成半导体结构的成本。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成第一掩膜材料层；在所述第一掩膜材料层表面形成光阻层，所述光阻层中具有相邻的第一开口和第二开口，所述第一开口的底部暴露出所述第一掩膜材料层的部分表面，且所述第二开口的底部也暴露出所述第一掩膜材料层的部分表面；对所述第一掩膜材料层进行多次旋转注入，以形成第一掩膜层，所述第一掩膜层内具有相邻的第一掺杂区和第二掺杂区，且每次所述旋转注入的离子注入角度大于0度；刻蚀所述第一掩膜层，直至暴露出所述待刻蚀层表面，形成相邻的第一阻挡结构和第二阻挡结构。
可选的，每次所述旋转注入包括：将所述待刻蚀层围绕中心轴旋转第一角度，所述中心轴为经过所述待刻蚀层表面中心的法线；在旋转所述待刻蚀层后，以所述光阻层为掩膜，对所述第一掩膜材料层进行离子注入。
可选的，所述第一角度大于0度，并且，小于或等于
Figure BDA0002861679980000021
度或
Figure BDA0002861679980000022
度中的一者，其中，d是所述光阻层的厚度，W1是第一开口的宽度，W2是第二开口的宽度，并且，以每10秒～60秒间转动45度的转速旋转所述第一角度。
可选的，在所述离子注入的工艺中，离子注入角度
Figure BDA0002861679980000023
度或
Figure BDA0002861679980000024
度，其中，α是所述旋转注入的离子注入角度，H是所述第一掩膜材料层的厚度，W是预设宽度，W1是第一开口的宽度，W2是第二开口的宽度。
可选的，在所述离子注入的工艺中，离子注入的时间范围为30秒至300秒。
可选的，还包括：在形成所述第一掩膜层之后，且在刻蚀所述第一掩膜层之前，去除所述光阻层。
可选的，还包括：以所述第一阻挡结构和所述第二阻挡结构为掩膜，对所述待刻蚀层进行刻蚀。
可选的，所述待刻蚀层包括衬底、以及位于所述衬底上的第二掩膜材料层，所述第二掩膜材料层与所述第一阻挡结构和第二阻挡结构的材料不同。
可选的，对所述待刻蚀层进行刻蚀的方法包括：以所述第一阻挡结构和所述第二阻挡结构为掩膜，刻蚀所述第二掩膜材料层，直至在所述衬底上形成第三阻挡结构和第四阻挡结构。
可选的，刻蚀所述第二掩膜材料层的工艺中，对所述第二掩膜材料层的材料和所述第一阻挡结构的材料的刻蚀选择比的范围为10:1至200:1。
可选的，所述第一阻挡结构的侧壁面与垂直于所述衬底表面的法线之间具有第一夹角，所述第二阻挡结构的侧壁面与垂直于所述衬底表面的法线之间具有第二夹角，所述第三阻挡结构的侧壁面与垂直于所述衬底表面的法线之间具有第三夹角，所述第四阻挡结构的侧壁面与垂直于所述衬底表面的法线之间具有第四夹角，并且，所述第三夹角和第四夹角分别小于所述第一夹角，所述第三夹角和第四夹角还分别小于所述第二夹角。
可选的，所述第二掩膜材料层的材料包括氧化硅或氮化钛。
可选的，所述待刻蚀层还包括位于衬底和所述第二掩膜材料层之间的第三掩膜材料层，所述第三掩膜材料层的材料与所述第二掩膜材料层的材料不同，且所述第三掩膜材料层的材料与所述衬底的材料也不同。
可选的，对所述待刻蚀层进行刻蚀的方法还包括：以所述第三阻挡结构和第四阻挡结构为掩膜，刻蚀所述第三掩膜材料层，直至暴露出所述衬底表面，形成相邻的第五阻挡结构和第六阻挡结构。
可选的，对所述待刻蚀层进行刻蚀的方法还包括：以所述第五阻挡结构和第六阻挡结构为掩膜，对所述衬底进行刻蚀。
可选的，所述第三掩膜材料层的材料包括硅。
可选的，所述第一掩膜材料层的材料包括硅。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构的形成方法中，由于对所述第一掩膜材料层进行多次旋转注入，且在每次所述旋转注入中，离子倾斜注入(离子注入角度大于0度)，因此，相比于所述第一开口和第二开口的宽度尺寸，形成了宽度尺寸更大的第一掺杂区和第二掺杂区，从而，第一掺杂区和第二掺杂区之间的间距能够小于第一开口和第二开口之间的间距，同样的，第一阻挡结构和第二阻挡结构之间的间距能够小于第一开口和第二开口之间的间距，由此，实现了减小传递至待刻蚀层的图形(第一阻挡结构和第二阻挡结构)之间的间距，进而，能够减少光刻工艺中需要形成的光阻层数量，以在待刻蚀层上形成间距更小的图形的同时，降低形成半导体结构的工艺的难度、减小形成半导体结构的成本。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的俯视结构示意图；
图4至图9是本发明一实施例的半导体结构的形成过程各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有的光刻工艺较为复杂，导致形成半导体结构的制造工艺难度大且成本高。以下将结合附图进行具体说明。
需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图1至图3是一种半导体结构的形成方法各步骤的俯视结构示意图。
请参考图1，提供衬底(未图示)；在所述衬底上形成掩膜材料层100；在所述掩膜材料层100上形成第一光阻层110，所述第一光阻层110内具有第一开口111；以所述第一光阻层110为掩膜，对所述掩膜材料层100进行离子注入，以形成第一掺杂区(未图示)；在形成所述第一掺杂区后，去除所述第一光阻层110。
请参考图2，在去除所述第一光阻层110后，在所述掩膜材料层100上形成第二光阻层120，所述第二光阻层120内具有第一开口121；以所述第二光阻层120为掩膜，对所述掩膜材料层100进行离子注入，以形成第二掺杂区(未图示)；在形成所述第二掺杂区后，去除所述第二光阻层120。
请参考图3，在去除所述第二光阻层120后，回刻蚀所述掩膜材料层100，直至暴露出所述衬底表面，以形成第一阻挡结构101和第二阻挡结构102，所述第一阻挡结构101和第二阻挡结构102之间的间距A小于光刻工艺的尺寸极限。
接着，以所述第一阻挡结构101和第二阻挡结构102为掩膜，对所述衬底进行刻蚀。
在上述方法中，由于形成了2个光阻层，即，通过2次光刻工艺分别形成第一光阻层110和第二光阻层120，因此，传递至掩膜材料层100的图形的尺寸能够小于光刻工艺的尺寸极限，即，第一阻挡结构101和第二阻挡结构102之间的间距A，能够小于光刻工艺的尺寸极限。同样的，随着需要传递至待刻蚀层的图形的复杂程度的增加，需要通过更多次光刻工艺，形成更多个光阻层，以实现图形的转移。
然而，一方面，由于需要形成多个光阻层，以实现图形的转移，因此，半导体结构制造工艺的成本较高。另一方面，当需要形成多个光阻层时，还需要对各光阻层之间的套刻精度进行控制，因此，增加了半导体结构的制造工艺难度。综上，导致形成半导体结构的制造工艺难度大且成本高。
为了解决上述问题，本发明提供一种半导体结构的形成方法，通过对所述第一掩膜材料层进行多次旋转注入，形成相邻的第一掺杂区和第二掺杂区，接着，通过刻蚀所述第一掩膜层，直至暴露出所述待刻蚀层表面，形成相邻的第一阻挡结构和第二阻挡结构。从而，降低了形成半导体结构的工艺的难度、减小形成半导体结构的成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图9是本发明一实施例的半导体结构的形成过程各步骤的结构示意图。
请参考图4，提供待刻蚀层200；在所述待刻蚀层200上形成第一掩膜材料层300。
所述第一掩膜材料层300为后续形成第一阻挡结构和第二阻挡结构提供初始材料。
在本实施例中，所述待刻蚀层200包括：衬底210、以及位于所述衬底210上的第二掩膜材料层220。
在本实施例中，所述衬底210的材料包括低K介质层(K小于等于3.9)。
在其他实施例中，所述衬底的材料包括氧化硅。
所述第二掩膜材料层220为后续形成第三阻挡结构和第四阻挡结构提供材料。
所述第二掩膜材料层220与所述第一阻挡结构和第二阻挡结构的材料不同，因此，形成第一阻挡结构和第二阻挡结构的刻蚀过程中，第二掩膜材料层220能够具有较好的刻蚀阻挡能力，从而，有利于在所述刻蚀过程中，减少所述刻蚀工艺对所述第二掩膜材料层造成的损害。
在本实施例中，所述第二掩膜材料层220的材料包括氧化硅或氧化钛。
在本实施例中，所述待刻蚀层200还包括：第三掩膜材料层230。
所述第三掩膜材料层230位于所述衬底210和所述第二掩膜材料层220之间，所述第三掩膜材料层230的材料与所述第二掩膜材料层220的材料不同，且所述第三掩膜材料层230与所述衬底210的材料也不同。
一方面，所述第三掩膜材料层230为后续在衬底210上形成第五阻挡结构和第六阻挡结构提供材料。另一方面，位于所述衬底210上的第三掩膜材料层230能够在后续形成第三阻挡结构和第四阻挡结构的刻蚀过程中，保护所述衬底210，减少形成第三阻挡机构和第四阻挡结构的刻蚀过程对所述衬底210表面造成的损伤，提高了半导体结构的性能。
不仅如此，由于所述第三掩膜材料层230的材料与所述第二掩膜材料层220的材料不同，因此，在后续形成第三阻挡结构和第四阻挡结构的刻蚀工艺中，能够对所述第二掩膜材料层220和第三掩膜材料层230具有不同的刻蚀速率，从而，第三掩膜材料层230对形成第三阻挡结构和第四阻挡结构的刻蚀工艺具有较好的阻挡能力。进而，一方面，第三掩膜材料层230能够更好的保护所述衬底210。另一方面，也减少了形成第三阻挡结构和第四阻挡结构的刻蚀工艺，对所述第三掩膜材料层230自身的损耗，因此，有利于形成形貌更好的第五阻挡结构和第六阻挡结构，以更好的向衬底210传递图形。
具体的，在本实施例中，所述第三掩膜材料层230的材料包括硅，例如无定型硅等。
在另一实施例中，待刻蚀层不包括第三掩膜材料层。衬底的材料与第二掩膜材料层的材料不同。同样的，由于衬底的材料与第二掩膜材料层不同，因此，形成第三阻挡结构和第四阻挡结构的刻蚀工艺中，对衬底和第二掩膜材料层能够有不同的刻蚀速率，从而，衬底能够对形成第三阻挡结构和第四阻挡结构的刻蚀工艺有较好的阻挡能力，减少了形成第三阻挡结构和第四阻挡结构的刻蚀工艺对衬底表面的损害，有利于提高半导体结构的性能。同时，与本实施例相比，由于不形成第三掩膜材料层、第五阻挡结构和第六阻挡结构，因此，还提高了半导体结构的形成效率、降低了制造半导体结构的成本，使得半导体结构的性能、成本、形成效率之间达到了更好的平衡。
在又一实施例中，待刻蚀层还不包括第二掩膜材料层。并且，所述第一掩膜材料层的材料与所述衬底的材料不同，从而，再一次提高了半导体结构的形成效率、降低了制造半导体结构的成本。
在本实施例中，形成所述第一掩膜材料层300的工艺包括沉积工艺，所述沉积工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
在其他实施例中，形成第一掩膜材料层的工艺还包括旋涂工艺或是外延生长工艺等。
具体的，本实施例中，所述第一掩膜材料层300的材料包括硅，例如无定型硅等。
请参考图5，在所述第一掩膜材料层300表面形成光阻层400，所述光阻层400中具有相邻的第一开口410和第二开口420，所述第一开口410的底部暴露出所述第一掩膜材料层300的部分表面，且所述第二开口420的底部也暴露出所述第一掩膜材料层300的部分表面。
在本实施例中，形成所述光阻层400的方法包括：在所述第一掩膜材料层300表面形成光刻胶材料层(未图示)；对所述光刻胶材料层进行曝光、显影处理，形成所述光阻层400。
在本实施例中，在垂直于所述第一开口410侧壁面的方向上，所述第一开口410具有宽度W1，所述第二开口420具有宽度W2。相邻的第一开口410和第二开口420的之间具有间距G1。
接着，请参考图6，对所述第一掩膜材料层300进行多次旋转注入，以形成第一掩膜层310，所述第一掩膜层310内具有相邻的第一掺杂区311和第二掺杂区312，且每次所述旋转注入的离子注入角度大于0度。
由于对所述第一掩膜材料层300进行多次旋转注入，且每次所述旋转注入的离子注入角度大于0度，因此，相比于所述第一开口410的宽度尺寸(如图5中所示的宽度W1)和第二开口420的宽度尺寸(如图5中所示的宽度W2)，形成了宽度尺寸更大的第一掺杂区311和第二掺杂区312，从而，第一掺杂区311和第二掺杂区312之间的间距能够小于第一开口410和第二开口420之间的间距G1(如图5所示)。
所述第一掺杂区311为后续形成第一阻挡结构提供材料，所述第二掺杂区312为后续形成第二阻挡结构提供材料。
具体的，每次所述旋转注入包括：将所述待刻蚀层200围绕中心轴旋转第一角度，所述中心轴为经过所述待刻蚀层200表面中心的法线；在旋转所述待刻蚀层200后，以所述光阻层400为掩膜，对所述第一掩膜材料层300进行离子注入，且离子注入角度(如图6中所示的角度α)大于0度。
在本实施例中，所述第一角度大于0度，并且，小于或等于
Figure BDA0002861679980000081
度，其中，d是所述光阻层400的厚度，W1是第一开口410的宽度，并且，以每10秒～60秒间转动45度的转速旋转所述第一角度。
在其他实施例中，所述第一角度大于0度，并且，小于或等于
Figure BDA0002861679980000082
度，其中，W2是第二开口420的宽度。
从而，通过对第一角度的大小及旋转速度的控制，对注入离子的范围进行控制，以使后续形成的第一阻挡结构和第二阻挡结构之间的间距、与设计所需的间距之间偏差更小，提高了向衬底210传递的图形精度。
本实施例中，在所述离子注入的工艺中，离子注入角度
Figure BDA0002861679980000083
度。其中，α是所述旋转注入的离子注入角度，H是所述第一掩膜材料层300的厚度，W是预设宽度，即，后续通过第一阻挡结构向待刻蚀层传递的图形的设计宽度。
在其他实施例中，离子注入角度
Figure BDA0002861679980000084
度。
从而，通过对离子注入角度的精确控制，对注入离子的范围进行控制，以使后续形成的第一阻挡结构和第二阻挡结构之间的间距、与设计所需的间距之间偏差更小，提高了向衬底210传递的图形精度。所述注入离子的范围具体包括注入离子扩散的深度、宽度、以及形成的区域的形状等。
本实施例中，在所述离子注入的工艺中，离子注入的时间范围为30秒至300秒。从而，通过对离子注入的时间的控制，对注入离子的范围进行控制，以使后续形成的第一阻挡结构和第二阻挡结构之间的间距、与设计所需的间距之间偏差更小，提高了向衬底210传递的图形精度。
请参考图7，刻蚀所述第一掩膜层310，直至暴露出所述待刻蚀层200表面，形成相邻的第一阻挡结构321和第二阻挡结构322。
由于第一掺杂区311和第二掺杂区312之间的间距能够小于第一开口410和第二开口420之间的间距G1(如图5所示)，因此，第一阻挡结构321和第二阻挡结构322之间的间距能够小于第一开口410和第二开口420之间的间距G1，由此，实现了减小传递至待刻蚀层的图形(第一阻挡结构321和第二阻挡结构322)之间的间距，进而，能够减少光刻工艺中需要形成的光阻层数量，以在待刻蚀层200上形成间距更小的图形的同时，降低形成半导体结构的工艺的难度、减小形成半导体结构的成本、提高形成半导体结构的效率。
不仅如此，由于减少了光阻层的数量，因此，较好的避免了形成多个光阻层的过程中出现的套刻偏差，增大了半导体结构的形成中的工艺窗口，也有利于降低工艺难度。
在本实施例中，刻蚀所述第一掩膜层310以形成第一阻挡结构311和第二阻挡结构312的工艺包括回刻蚀工艺。
所述回刻蚀工艺的包括干法刻蚀工艺或湿法刻蚀工艺等。
在本实施例中，所述第一阻挡结构321的侧壁面与垂直于所述衬底210表面的法线之间具有第一夹角A1，所述第二阻挡结构322的侧壁面与垂直于所述衬底210表面的法线之间具有第二夹角A2。
具体而言，由于通过多次所述旋转注入的方式形成第一掺杂区311和第二掺杂区312，因此，第一掺杂区311和第一掩膜层310的材料的边界容易倾斜，同样的，第二掺杂区312和第一掩膜层310的材料的边界也容易倾斜，因此，所形成的第一阻挡结构321容易倾斜，同样的，所形成的第二阻挡结构321容易倾斜，即，述第一阻挡结构321的侧壁面与垂直于所述衬底210表面的法线之间具有第一夹角A1，所述第二阻挡结构322的侧壁面与垂直于所述衬底210表面的法线之间具有第二夹角A2。
在本实施例中，在形成所述第一掩膜层310之后，且在刻蚀所述第一掩膜层310之前，去除所述光阻层400。去除光阻层400的工艺包括灰化工艺等。
接着，以所述第一阻挡结构321和所述第二阻挡结构322为掩膜，对所述待刻蚀层200进行刻蚀。
具体而言，请参考图8，以所述第一阻挡结构321和所述第二阻挡结构322为掩膜，刻蚀所述第二掩膜材料层220，直至在所述衬底210上形成第三阻挡结构221和第四阻挡结构222。
在本实施例中，刻蚀所述第二掩膜材料层220的方法包括：以所述第一阻挡结构321和所述第二阻挡结构322为掩膜，刻蚀所述第二掩膜材料层220，直至暴露出所述第三掩膜材料层230，形成初始第三阻挡结构(未图示)和初始第四阻挡结构(未图示)；接着，继续刻蚀所述初始第三阻挡结构和第四阻挡结构，以增加初始第三阻挡结构侧壁和初始第四阻挡结构侧壁的垂直度，直至形成所述第三阻挡结构221和第四阻挡结构222。
具体的，所述第三阻挡结构221的侧壁面与垂直于所述衬底210表面的法线之间具有第三夹角(未图示)，所述第四阻挡结构222的侧壁面与垂直于所述衬底210表面的法线之间具有第四夹角(未图示)，并且，所述第三夹角和第四夹角分别小于所述第一夹角A1，所述第三夹角和第四夹角还分别小于所述第二夹角A2。
通过形成第三阻挡结构221和第四阻挡结构222，能够在半导体结构的图形传递过程中，形成形貌更好的半导体结构，从而，提高了向衬底210传递的图形的稳定性和图形精度，从而，提高了半导体结构的性能和可靠性。
在本实施例中，刻蚀所述第二掩膜材料层220的工艺中，对所述第二掩膜材料层220的材料和所述第一阻挡结构321的材料的刻蚀选择比的范围为10:1至200:1。从而，通过较大的刻蚀选择比，能够避免在形成第三阻挡结构221、第四阻挡结构222的过程中，第一阻挡结构321和第二阻挡结构322被损耗完。
在本实施例中，刻蚀所述第二掩膜材料层220的工艺中，对所述第二掩膜材料层220的材料和所述第三掩膜材料层230的材料的刻蚀选择比的范围为10:1至200:1。从而，通过较大的刻蚀选择比，所述第三掩膜材料层230能够更好的保护所述衬底210，减少刻蚀所述第二掩膜材料层220的工艺对所述衬底210造成的损伤，以提高半导体结构的性能和可靠性。
接着，请参考图9，以所述第三阻挡结构221和第四阻挡结构222为掩膜，刻蚀所述第三掩膜材料层230，直至暴露出所述衬底210表面，形成相邻的第五阻挡结构231和第六阻挡结构232。
本实施例中，通过形成所述第三掩膜材料层230，并且，刻蚀所述第三掩膜材料层230形成相邻的第五阻挡结构231和第六阻挡结构232，更进一步增加了向衬底210传递的图形的稳定性。
在本实施例中，刻蚀所述第三掩膜材料层230的工艺包括干法刻蚀工艺或是湿法刻蚀工艺。
在本实施例中，所述半导体结构的形成方法还包括：在形成第五阻挡结构231和第六阻挡结构232之后，以所述第五阻挡结构231和第六阻挡结构232为掩膜，对所述衬底210进行刻蚀。
在另一实施例中，待刻蚀层不包括第三掩膜材料层。因此，对所述待刻蚀层刻蚀的方法包括：以第三阻挡结构和第四阻挡结构为掩膜，对所述衬底进行刻蚀。
在又一实施例中，待刻蚀层还不包括第二掩膜材料层。因此，对所述待刻蚀层刻蚀的方法包括：以第一阻挡结构和第二阻挡结构为掩膜，对所述衬底进行刻蚀。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层；
在所述待刻蚀层上形成第一掩膜材料层；
在所述第一掩膜材料层表面形成光阻层，所述光阻层中具有相邻的第一开口和第二开口，所述第一开口的底部暴露出所述第一掩膜材料层的部分表面，且所述第二开口的底部也暴露出所述第一掩膜材料层的部分表面；
对所述第一掩膜材料层进行多次旋转注入，以形成第一掩膜层，所述第一掩膜层内具有相邻的第一掺杂区和第二掺杂区，且每次所述旋转注入的离子注入角度大于0度；
刻蚀所述第一掩膜层，直至暴露出所述待刻蚀层表面，形成相邻的第一阻挡结构和第二阻挡结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，每次所述旋转注入包括：将所述待刻蚀层围绕中心轴旋转第一角度，所述中心轴为经过所述待刻蚀层表面中心的法线；在旋转所述待刻蚀层后，以所述光阻层为掩膜，对所述第一掩膜材料层进行离子注入。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一角度大于0度，并且，小于或等于
Figure FDA0002861679970000011
度或
Figure FDA0002861679970000012
度中的一者，其中，d是所述光阻层的厚度，W1是第一开口的宽度，W2是第二开口的宽度，并且，以每10秒～60秒间转动45度的转速旋转所述第一角度。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述离子注入的工艺中，
Figure FDA0002861679970000013
或
Figure FDA0002861679970000014
其中，α是所述旋转注入的离子注入角度，H是所述第一掩膜材料层的厚度，W是预设宽度，W1是第一开口的宽度，W2是第二开口的宽度。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述离子注入的工艺中，离子注入的时间范围为30秒至300秒。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第一掩膜层之后，且在刻蚀所述第一掩膜层之前，去除所述光阻层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：以所述第一阻挡结构和所述第二阻挡结构为掩膜，对所述待刻蚀层进行刻蚀。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述待刻蚀层包括衬底、以及位于所述衬底上的第二掩膜材料层，所述第二掩膜材料层与所述第一阻挡结构和第二阻挡结构的材料不同。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，对所述待刻蚀层进行刻蚀的方法包括：以所述第一阻挡结构和所述第二阻挡结构为掩膜，刻蚀所述第二掩膜材料层，直至在所述衬底上形成第三阻挡结构和第四阻挡结构。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，刻蚀所述第二掩膜材料层的工艺中，对所述第二掩膜材料层的材料和所述第一阻挡结构的材料的刻蚀选择比的范围为10:1至200:1。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一阻挡结构的侧壁面与垂直于所述衬底表面的法线之间具有第一夹角，所述第二阻挡结构的侧壁面与垂直于所述衬底表面的法线之间具有第二夹角，所述第三阻挡结构的侧壁面与垂直于所述衬底表面的法线之间具有第三夹角，所述第四阻挡结构的侧壁面与垂直于所述衬底表面的法线之间具有第四夹角，并且，所述第三夹角和第四夹角分别小于所述第一夹角，所述第三夹角和第四夹角还分别小于所述第二夹角。
12.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二掩膜材料层的材料包括氧化硅或氮化钛。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述待刻蚀层还包括位于衬底和所述第二掩膜材料层之间的第三掩膜材料层，所述第三掩膜材料层的材料与所述第二掩膜材料层的材料不同，且所述第三掩膜材料层的材料与所述衬底的材料也不同。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，对所述待刻蚀层进行刻蚀的方法还包括：以所述第三阻挡结构和第四阻挡结构为掩膜，刻蚀所述第三掩膜材料层，直至暴露出所述衬底表面，形成相邻的第五阻挡结构和第六阻挡结构。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，对所述待刻蚀层进行刻蚀的方法还包括：以所述第五阻挡结构和第六阻挡结构为掩膜，对所述衬底进行刻蚀。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第三掩膜材料层的材料包括硅。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜材料层的材料包括硅。
CN202011568329.XA 2020-12-25 2020-12-25 半导体结构的形成方法 Pending CN114695089A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011568329.XA CN114695089A (zh) 2020-12-25 2020-12-25 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011568329.XA CN114695089A (zh) 2020-12-25 2020-12-25 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114695089A true CN114695089A (zh) 2022-07-01

Family

ID=82129743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011568329.XA Pending CN114695089A (zh) 2020-12-25 2020-12-25 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114695089A (zh)

Similar Documents

Publication Publication Date Title
US20080017992A1 (en) Semiconductor device and method of manufacturing the same
US7713882B2 (en) Patterning method for a semiconductor substrate
US11443955B2 (en) Semiconductor device and fabrication method thereof
CN111640656A (zh) 半导体器件及其形成方法
US6277704B1 (en) Microelectronic device fabricating method, method of forming a pair of conductive device components of different base widths from a common deposited conductive layer
US11430657B2 (en) Semiconductor devices and fabrication methods thereof
CN114695089A (zh) 半导体结构的形成方法
CN111668093B (zh) 半导体器件及其形成方法
US11335560B2 (en) Semiconductor devices and fabrication methods thereof
US6673682B2 (en) Methods of fabricating high density mask ROM cells
CN111668156B (zh) 图形化方法及其形成的半导体器件
US20080160695A1 (en) Method of fabricating semiconductor device
CN112992784B (zh) 半导体结构及其形成方法
US11189495B2 (en) Semiconductor structure and fabrication method thereof
CN111668099B (zh) 图形化方法及其形成的半导体器件
US20220406592A1 (en) Semiconductor structure and method of forming the same
JP4180809B2 (ja) 半導体装置の製造方法
KR100302616B1 (ko) 모스 트랜지스터 제조방법
CN117560923A (zh) 半导体结构的形成方法以及sram存储器的形成方法
CN111668155A (zh) 图形化方法及其形成的半导体器件
CN115775726A (zh) 半导体结构的形成方法
CN114256204A (zh) 半导体结构及其形成方法
CN115910925A (zh) 半导体结构及其形成方法
KR100390999B1 (ko) 반도체소자의 형성방법
CN112053947A (zh) 图形化方法及其形成的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination