CN103606519A - 一种形成多层复合式接触孔刻蚀阻挡层的方法 - Google Patents

一种形成多层复合式接触孔刻蚀阻挡层的方法 Download PDF

Info

Publication number
CN103606519A
CN103606519A CN201310505137.8A CN201310505137A CN103606519A CN 103606519 A CN103606519 A CN 103606519A CN 201310505137 A CN201310505137 A CN 201310505137A CN 103606519 A CN103606519 A CN 103606519A
Authority
CN
China
Prior art keywords
layer
barrier layer
silicon nitride
contact hole
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310505137.8A
Other languages
English (en)
Other versions
CN103606519B (zh
Inventor
王奇伟
陈昊瑜
张文广
郑春生
田志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310505137.8A priority Critical patent/CN103606519B/zh
Publication of CN103606519A publication Critical patent/CN103606519A/zh
Application granted granted Critical
Publication of CN103606519B publication Critical patent/CN103606519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种制备多层复合式接触孔刻蚀阻挡层的方法，包括以下步骤：依次沉积多层第一氮化硅层形成第一阻挡层，并在每次沉积每层氮化硅层后都进行紫外线辐射处理；沉积第二氮化硅层形成第二阻挡层；所述第一阻挡层和第二阻挡层共同构成所述复合结构应力接触孔刻蚀停止层。通过采用两种不同的工艺制备两层氮化硅层共同构成应力接触孔刻蚀停止层，不仅增加了PMOS NBTI的特性，在多晶硅拐角处不容易产生断裂，同时还增大了CT干法刻蚀的窗口，极大改善了生产工艺，提升了器件性能。

Description

一种形成多层复合式接触孔刻蚀阻挡层的方法
技术领域
本发明涉及CMOS半导体制造领域，具体涉及一种形成多层复合式接触孔刻蚀阻挡层的方法。
背景技术
随着CMOS半导体器件工艺的发展，沟道宽度越来越小，应力工程在半导体工艺和器件性能方面起到越来越大的作用。对沟道形成拉力应可以提高NMOS电子迁移率，压应力可以提高PMOS的空穴迁移率。沟道应力主要通过沉积应力CESL（接触孔刻蚀停止层）引入。现有技术中形成拉应力的CESL有两种常见方法：
①PECVD（Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学汽相沉积）沉积后，经UV（Ultra Violet，紫外线）辐射处理的Si3N4；本领域技术人员发现：在经过PECVD沉积，再经UV处理Si3N4形成的CESL，由于UV处理的过程中降低了H的含量，从而提高了PMOS NBTI（Negative Bias TemperatureInstability，负偏压温度不稳定效应）的特性。但是这种方法形成的CESL容易在poly（多晶硅）与Si的拐角处容易形成开裂，如图1所示，1为单晶硅衬底，3为多晶硅栅极，2为栅极侧墙，采用PECVD沉积后，经UV（Ultra Violet紫外线）辐射处理的Si3N4容易在多晶硅拐角处形成开裂，进而影响了器件性能；此外，经过UV处理的CESL质地比较疏松，刻蚀速率较快。经过干法刻蚀实验表明，SiO2与经过UV辐射处理后的Si3N4之间的选择比为2.6：1。这也容易导致经过UV处理后的CESL起不到刻蚀阻挡层的作用，进而对接触层形成损伤，特别是会导致没有硅化物的n型poly接触电阻Rc增大。
②PECVD沉积后Si3N4层后，采用N2进行等离子处理的Si3N4。第二种方法形成的CESL质地致密，同样实验条件下，SiO2与N2plasma（等离子）处理的Si3N4之间的选择比为5：1，而且不容易形成开裂，但是PMOS NBTI特性不好，降低了器件性能。
中国专利（CN102403264A）公开了一种金属栅MOS器件的接触孔刻蚀方法，其中，该方法包括如下步骤：提供半导体衬底，并在所述半导体衬底上形成MOS器件有源区及金属栅极结构，所述金属栅极结构位于层间介质层内，且所述金属栅极结构的顶部与所述层间介质层的顶部齐平；沉积刻蚀阻挡层，所述刻蚀阻挡层覆盖所述层间介质层及所述金属栅极结构，并利用栅极掩模版对所述刻蚀阻挡层进行光刻及刻蚀，形成图形化的刻蚀阻挡层；在所述半导体衬底上沉积层间介质层，并对所述层间介质层进行化学机械抛光，所述层间介质层覆盖所述被图形化的刻蚀阻挡层；在所述层间介质层上涂上光阻，并利用第一掩模版对所述光阻进行光刻，将所述光阻图形化，其中所述第一掩模版上具有栅极接触孔图形及有源区接触孔图形；以所述被图形化的光阻为掩膜，对所述层间介质层进行刻蚀，形成金属栅极接触孔和有源区接触孔，所述金属栅极接触孔与所述刻蚀阻挡层相连；去除所述光阻及所述金属栅极接触孔正下方的刻蚀阻挡层，使所述金属栅极接触孔与所述金属栅极结构相连。
但是该专利的刻蚀停止层是简单通过沉积单层氮化硅或氮氧化硅或氮掺杂的碳化硅，如果是采用PECVD沉积的碳化硅，虽然抗NBTI稳定性较好，但是容易在拐角处产生断裂；如果是经过N2等离子处理的碳化硅，虽然致密性较好，不易产生断裂，但是NBTI效应又得不到保证。
所以现有技术中，并没有一个很好的技术方案能够保证接触孔刻蚀阻挡层既不产生断裂，同行保证NBTI稳定性。因此，如何如何制备出一较佳的接触孔刻蚀阻挡层成了本领域技术人员致力研究的方向。
发明内容
本申请根据现有技术的不足提供了一种形成多层复合式接触孔刻蚀阻挡层的方法，通过采用不同工艺多次沉积氮化硅层形成复合式结构的阻挡层，可有效避免多晶硅在拐角处容易开裂的问题，同时增大刻蚀的窗口。
本发明采用的技术方案为：
一种制备多层复合式接触孔刻蚀阻挡层的方法，其中，包括以下步骤：
依次沉积多层第一氮化硅层形成第一阻挡层，并在每次沉积每层第一氮化硅层后立即进行紫外线辐射处理；
沉积第二氮化硅层形成第二阻挡层；
所述第一阻挡层和第二阻挡层共同构成所述复合结构应力接触孔刻蚀停止层。
上述的方法，其中，所述第一氮化硅层和第二氮化硅层均为Si3N4。
上述的方法，其中，采用等离子体增强化学汽相沉积工艺沉积每层所述第一氮化硅层；
其中，在温度条件为250-300℃的条件下进行所述等离子体增强化学汽相沉积工艺，进行所述紫外线辐射处理的温度为450-500℃。
上述的方法，其中，所述第一阻挡层至少包括三层所述第一氮化硅层，且每层所述第一氮化硅层的厚度均相等。
上述的方法，其中，所述第一阻挡层厚度为200-300埃。
上述的方法，其中，所述第二氮化硅层为经过N2等离子处理的Si3N4。
上述的方法，其中，在温度条件为400-500℃进行所述等离子处理工艺。
上述的方法，其中，所述第二氮化硅层厚度为200-300埃。
由于本发明采用了以上技术方案，通过沉积多层相同厚度的Si3N4层，并在沉积每层Si3N4后进行紫外线辐射处理，当全部沉积的Si3N4层到达一定厚度时，然后再沉积一层经过N2等离子处理的Si3N4层，形成复合结构应力接触孔刻蚀停止层，通过以上制备方法制备的接触孔刻蚀停止层致密性较好，而且具有更低的刻蚀速率，同时该接触孔刻蚀停止层在多晶硅拐角处也不容易产生断裂，更加稳定。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1为现有技术中制备的一种接触孔刻蚀停止层的截面图；
图2为本申请制备的多层复合式接触孔刻蚀阻挡层的截面图；
图3为本申请制备的多层复合式接触孔刻蚀阻挡层放大后的截面图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
本发明提供了一种准备多层复合式接触孔刻蚀阻挡层的方法，并集合图2和图3所示，图2为本申请制备的多层复合式接触孔刻蚀阻挡层的截面图；图3为本申请制备的多层复合式接触孔刻蚀阻挡层放大后的截面图，包括以下步骤：
步骤S1、采用等离子体增强化学汽相沉积工艺沉积多层厚度相等的第一氮化硅层5′，并在沉积每层第一氮化硅层5′后立即进行一紫外线辐射处理。优选的，该第一氮化硅层5′为Si3N4层，沉积的多层第一氮化硅层5′共同构成第一阻挡层5。优选的，第一阻挡层5至少包括三层第一氮化硅层5′，且第一阻挡层5的厚度为200-300埃（如200埃，220埃，250埃，280埃，300埃）；并在温度条件为250-300℃（如250℃，270℃，290℃，300℃等值）的条件下进行等离子体增强化学汽相沉积工艺，紫外线辐射处理的温度为450-500℃（如450℃，470℃，500℃等值）。由于在进行PECVD沉积后再进行一UV处理，可降低其H的含量，从而提高了PMOS NBTI的特性。
步骤S2、继续沉积第二氮化硅层形成第二阻挡层6，且该第二阻挡层6为经过N2等离子处理的Si3N4层，并保证第二阻挡层6的厚度为200-300埃（如200埃，220埃，250埃，280埃，300埃）的第二阻挡层6。其中，在温度条件为400-500℃（如400℃，420℃，450℃，480℃，500℃等值）进行该等离子处理工艺。由于第一阻挡层5和第二阻挡层6均为Si3N4层，共同构成了一厚度约为500埃的复合结构应力接触孔刻蚀停止层，其应力约为1.2GPa。
由于经过PEVCD沉积并经过UV处理的Si3N4第一阻挡层5的抗负偏压温度不稳定效应较好，同时，第二阻挡层6为通入N2气体进行等离子处理的Si3N4，其致密性较好；第一阻挡层5和第二阻挡层6共同构成的复合CESL，不仅能够提高PMOS器件的稳定性（表现为良好的NBTI特性）的特点，又抑制了单一UV接触孔刻蚀停止层容易在多晶硅拐角处容易开裂的问题；进一步的，由于N2等离子处理的Si3N4与UV处理的Si3N4相比，密度更致密，有更低的刻蚀速率，所以经过N2等离子处理的Si3N4与SiO2之间具有更高的选择比，因此，这种复合形的CESL可以增大CT（contact，接触孔）干法刻蚀的窗口，提高了生产工艺。
综上所述，由于本发明采用了以上技术方案，通过采用两种不同的工艺制备两层Si3N4层共同构成应力接触孔刻蚀停止层，不仅增加了PMOS NBTI的特性，在多晶硅拐角处不容易产生断裂，同时还增大了CT干法刻蚀的窗口，极大改善了生产工艺，提升了器件性能。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种制备多层复合式接触孔刻蚀阻挡层的方法，其特征在于，包括以下步骤：
依次沉积多层第一氮化硅层形成第一阻挡层，并在每次沉积每层第一氮化硅层后立即进行紫外线辐射处理；
沉积第二氮化硅层形成第二阻挡层；
所述第一阻挡层和第二阻挡层共同构成所述复合结构应力接触孔刻蚀停止层。
2.根据权利要求1所述的方法，其特征在于，所述第一氮化硅层和第二氮化硅层均为Si3N4。
3.根据权利要求1所述的方法，其特征在于，采用等离子体增强化学汽相沉积工艺沉积每层所述第一氮化硅层；
其中，在温度条件为250-300℃的条件下进行所述等离子体增强化学汽相沉积工艺，进行所述紫外线辐射处理的温度为450-500℃。
4.根据权利要求1所述的方法，其特征在于，所述第一阻挡层至少包括三层所述第一氮化硅层，且每层所述第一氮化硅层的厚度均相等。
5.根据权利要求4所述的方法，其特征在于，所述第一阻挡层厚度为200-300埃。
6.根据权利要求2所述的方法，其特征在于，所述第二氮化硅层为经过N2等离子处理的Si3N4。
7.根据权利要求6所述的方法，其特征在于，在温度条件为400-500℃进行所述等离子处理工艺。
8.根据权利要求1所述的方法，其特征在于，所述第二氮化硅层厚度为200-300埃。
CN201310505137.8A 2013-10-23 2013-10-23 一种形成多层复合式接触孔刻蚀阻挡层的方法 Active CN103606519B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310505137.8A CN103606519B (zh) 2013-10-23 2013-10-23 一种形成多层复合式接触孔刻蚀阻挡层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310505137.8A CN103606519B (zh) 2013-10-23 2013-10-23 一种形成多层复合式接触孔刻蚀阻挡层的方法

Publications (2)

Publication Number Publication Date
CN103606519A true CN103606519A (zh) 2014-02-26
CN103606519B CN103606519B (zh) 2016-08-03

Family

ID=50124735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310505137.8A Active CN103606519B (zh) 2013-10-23 2013-10-23 一种形成多层复合式接触孔刻蚀阻挡层的方法

Country Status (1)

Country Link
CN (1) CN103606519B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871867A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种低应力氮化硅薄膜的形成方法
CN107403719A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
CN115274408A (zh) * 2022-08-11 2022-11-01 合肥新晶集成电路有限公司 半导体器件的制作方法和半导体器件
CN117199072A (zh) * 2023-10-31 2023-12-08 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197347A (zh) * 2006-11-29 2008-06-11 国际商业机器公司 互连及其形成方法
US20090068854A1 (en) * 2007-09-11 2009-03-12 United Microelectronics Corp. Silicon nitride gap-filling layer and method of fabricating the same
CN101496145A (zh) * 2006-06-20 2009-07-29 应用材料股份有限公司 利用原位氮等离子体处理及非原位紫外光固化来增加氮化硅拉伸应力的方法
US20100117158A1 (en) * 2008-11-11 2010-05-13 Renesas Technology Corp. Semiconductor device and method of manufacturing same
CN102244145A (zh) * 2011-06-28 2011-11-16 中国科学院电工研究所 阻止过镀的双层薄膜及其制备方法和应用
CN102637739A (zh) * 2011-02-08 2012-08-15 瑞萨电子株式会社 具有张应力增加的绝缘膜的半导体器件及其制造方法
CN102737977A (zh) * 2011-03-31 2012-10-17 东京毅力科创株式会社 等离子体氮化处理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496145A (zh) * 2006-06-20 2009-07-29 应用材料股份有限公司 利用原位氮等离子体处理及非原位紫外光固化来增加氮化硅拉伸应力的方法
CN101197347A (zh) * 2006-11-29 2008-06-11 国际商业机器公司 互连及其形成方法
US20090068854A1 (en) * 2007-09-11 2009-03-12 United Microelectronics Corp. Silicon nitride gap-filling layer and method of fabricating the same
US20100117158A1 (en) * 2008-11-11 2010-05-13 Renesas Technology Corp. Semiconductor device and method of manufacturing same
CN102637739A (zh) * 2011-02-08 2012-08-15 瑞萨电子株式会社 具有张应力增加的绝缘膜的半导体器件及其制造方法
CN102737977A (zh) * 2011-03-31 2012-10-17 东京毅力科创株式会社 等离子体氮化处理方法
CN102244145A (zh) * 2011-06-28 2011-11-16 中国科学院电工研究所 阻止过镀的双层薄膜及其制备方法和应用

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871867A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种低应力氮化硅薄膜的形成方法
CN107403719A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
CN115274408A (zh) * 2022-08-11 2022-11-01 合肥新晶集成电路有限公司 半导体器件的制作方法和半导体器件
CN117199072A (zh) * 2023-10-31 2023-12-08 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法
CN117199072B (zh) * 2023-10-31 2024-03-01 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Also Published As

Publication number Publication date
CN103606519B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
US9614053B2 (en) Spacers with rectangular profile and methods of forming the same
US9698242B2 (en) Semiconductor arrangement and formation thereof
US9837504B2 (en) Method of modifying capping layer in semiconductor structure
US20160372563A1 (en) Metal Gate Structure
CN103606519A (zh) 一种形成多层复合式接触孔刻蚀阻挡层的方法
US20210183654A1 (en) Method and Structure of Cut End with Self-Aligned Double Patterning
US9384988B2 (en) Gate protection caps and method of forming the same
TW200507170A (en) Method for asymmetric spacer formation
US20140038399A1 (en) Method for fabricating an aperture
CN103515321A (zh) 半导体器件的侧墙形成方法
JP2006156952A (ja) 半導体装置
US20170069530A1 (en) Integrated circuit with a sidewall layer and an ultra-thick metal layer and method of making
US20170040173A1 (en) Metal Gate Structure
KR101079202B1 (ko) 리세스게이트를 구비하는 반도체 장치 및 그 제조방법
CN109326518B (zh) 一种形成具有高深宽比图形的结构的方法
CN111952366A (zh) 场效应晶体管及其制备方法
US8445348B1 (en) Manufacturing method of a semiconductor component with a nanowire channel
CN109830433A (zh) 制作半导体元件的方法
US11569131B2 (en) Semiconductor device and fabrication method thereof
US20150037968A1 (en) Method for forming shielded gate of mosfet
US20140273463A1 (en) Methods for fabricating integrated circuits that include a sealed sidewall in a porous low-k dielectric layer
WO2022017108A1 (zh) 半导体结构的制备方法及半导体结构
TWI844106B (zh) 半導體裝置的製造方法
JP2002033294A (ja) Ｍｏｓトランジスタを改善するための勾配型／階段型シリサイドプロセス
TW201250803A (en) Semiconductor process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant