KR100657761B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100657761B1
KR100657761B1 KR1020050083305A KR20050083305A KR100657761B1 KR 100657761 B1 KR100657761 B1 KR 100657761B1 KR 1020050083305 A KR1020050083305 A KR 1020050083305A KR 20050083305 A KR20050083305 A KR 20050083305A KR 100657761 B1 KR100657761 B1 KR 100657761B1
Authority
KR
South Korea
Prior art keywords
film
metal layer
arc
thermosetting
forming
Prior art date
Application number
KR1020050083305A
Other languages
English (en)
Inventor
이종순
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050083305A priority Critical patent/KR100657761B1/ko
Application granted granted Critical
Publication of KR100657761B1 publication Critical patent/KR100657761B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 한 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판 위에 금속층을 형성하는 단계, 상기 금속층 위에 반사 방지막을 형성하는 단계, 상기 반사 방지막 위에 감광막을 형성하는 단계, 상기 감광막 위에 열경화성 반사 방지막을 형성하는 단계, 상기 열경화성 반사 방지막 및 상기 감광막을 패터닝하는 단계, 그리고 상기 패터닝된 열경화성 반사 방지막 및 상기 감광막을 마스크로 하여 상기 반사 방지막 및 상기 금속층을 식각하는 단계를 포함한다. 이와 같이, 감광막의 하부에 유기 반사 방지막을 두어 감광막 노광시 빛의 산란을 방지하고, 감광막의 상부에 열경화성 반사 방지막을 둠으로써 금속 배선 형성시 각기 다른 장비의 유의차에 대한 감광막의 마진을 확보할 수 있다. 또한, 감광막의 두께를 금속층의 두께보다 낮게 만들고 장비에 높은 바이어스 및 저압의 조건을 적용함에 따라 이온의 직진성을 높여 금속 배선을 정교하게 디자인할 수 있어 금속 배선의 프로파일을 향상시킬 수 있다.
반도체 소자, 반사 방지막

Description

반도체 소자의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
도 1 내지 도 3은 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 단계별로 나타낸 도면이다.
본 발명은 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 반도체 소자의 금속 배선은 소자간의 연결 또는 외부 회로와 소자간 연결을 위해 형성한다. 이러한 금속 배선은 소정의 구조를 갖는 반도체 기판 위에 티타늄(Ti) 및 질화 티타늄(TiN)과 같은 접촉 보조막을 형성하고, 접촉 보조막 위에 알루미늄 및 그 합금, 구리 및 그 합금 등의 금속층을 형성한 후 금속층 위에 티타늄(Ti) 및 질화 티타늄(TiN)과 같은 산화 방지막, 유기 반사 방지막(organic anti-reflective coating, ARC) 및 감광막을 차례로 형성한 다음, 감광막을 마스크로 삼아 금속층을 패터닝하여 완성한다. 여기서, 유기 반사 방지층(ARC)은 감광막의 하부 또는 상부 어느 한쪽에 존재한다. 이와 같은, 유기 반사 방지층은 감광막을 노광할 때 금속층으로부터 반사되는 빛의 산란을 방지한다.
감광막의 두께가 금속층의 두께에 비해 작을 경우 금속층 식각 시 장비에 따 른 감광막의 마진(margin)이 줄어들 수 있고, 금속층 식각 시 감광막의 손상에 의한 패턴 불량을 방지하기 위해 감광막의 두께는 적어도 금속층의 두께의 2배 이상으로 만든다.
그러나, 감광막의 두께가 두꺼워지는 경우에는 식각 가스가 금속층까지 도달하는 거리가 길어져서 금속 배선의 형태를 정교하게 형성할 수 없다.
따라서, 본 발명의 기술적 과제는 금속 배선을 정교하게 디자인하여 반도체 소자의 신뢰성을 향상시키는 것이다.
본 발명의 한 실시예에 따른 반도체 소자의 제조 장치는 반도체 기판 위에 금속층을 형성하는 단계, 상기 금속층 위에 반사 방지막을 형성하는 단계, 상기 반사 방지막 위에 감광막을 형성하는 단계, 상기 감광막 위에 열경화성 반사 방지막을 형성하는 단계, 상기 열경화성 반사 방지막 및 상기 감광막을 패터닝하는 단계, 그리고 상기 패터닝된 열경화성 반사 방지막 및 상기 감광막을 마스크로 하여 상기 반사 방지막 및 상기 금속층을 식각하는 단계를 포함한다.
상기 반도체 기판과 상기 금속층 사이에 접촉 보조막을 형성하는 단계를 더 포함하고, 상기 접촉 보조막은 티타늄(Ti) 및 질화 티타늄(TiN)으로 만들어질 수 있다.
상기 금속층과 상기 반사 방지막 사이에 산화 방지막을 형성하는 단계를 더 포함하고, 상기 산화 방지막은 티타늄(Ti) 및 질화 티타늄(TiN)으로 만들어질 수 있다.
상기 반사 방지막은 유기 반사 방지막일 수 있다.
상기 열경화성 반사 방지막은 상기 금속층 식각 단계에서 경화될 수 있다.
상기 금속층은 알루미늄 합금으로 이루어질 수 있고, 상기 금속층은 구리 합금으로 이루어질 수 있다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 제조 장치 및 그 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 3은 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 단계별로 나타낸 도면이다.
도 1에 도시한 바와 같이, 소정의 구조를 갖는 반도체 기판(1) 위에 티타늄 (Ti) 및 질화 티타늄(TiN)과 같은 물질로 이루어진 접촉 보조막(2)을 형성하고, 접촉 보조막(2) 위에 알루미늄(Al) 및 그 합금, 구리(Cu) 및 그 합금 등의 금속층(3)을 형성한다. 그리고 금속층(3) 위에 티타늄(Ti) 및 질화 티타늄(TiN)과 같은 물질로 이루어진 산화 방지막(4)을 형성하고, 산화 방지막(4) 위에 유기 반사 방지막(organic anti-reflective coating, ARC)(5)을 형성한다. 그리고 유기 반사 방지막(5) 위에 감광막(6)을 형성한다. 그리고 감광막(6) 위에 열경화성 유기 반사 방지막(7)을 형성한다. 여기서, 접촉 보조막(2)은 금속층(3)의 접착을 향상시키고, 산화 방지막(4)은 금속층(3)이 공기중에 노출되어 산화되는 것을 방지한다.
다음, 도 2에 도시한 바와 같이, 열경화성 유기 반사 방지막(7) 위에 광 마스크(8)를 정렬한다.
광 마스크는(8)는 투명한 기판(8a)과 그 위의 불투명한 광 차단층(8b)을 포함하며, 투광 영역(TA), 차광 영역(BA)으로 나누어진다. 광 차단층(8b)은 투광 영역(TA)에는 전혀 없고 차광 영역(BA)에만 존재한다.
이러한 광 마스크(8)를 통하여 감광막(6)에 빛을 조사한 후 현상하면, 일정 강도 이상 빛에 노출된 감광막(6) 부분이 없어진다. 따라서, 투광 영역(TA)과 마주보는 부분은 모두 없어지고, 차광 영역(BA)과 마주보는 부분은 그대로 남는다.
여기서, 노광 공정에 의해 감광막(6)이 제거됨에 따라 노출되는 유기 반사 방지막(5)은 조사되는 빛의 산란을 방지하여 감광막(6) 패턴의 변형을 방지한다.
그 다음, 도 3에 도시된 바와 같이, 열경화성 반사 방지막(7) 및 감광막(6)을 마스크로 삼아 유기 반사 방지막(5), 산화 방지막(4), 및 금속층(3)을 식각하여 금속 배선(9)을 형성한다.
이러한 공정을 진행함에 따라 열이 발생하는데, 이때 발생되는 열에 의해 열경화성 반사 방지막(7)이 경화됨으로써 식각 공정 진행 시 감광막이 손상되는 것이 방지된다. 즉, 경화된 경화성 반사 방지막에 의해 감광막은 높은 선택비를 가지게 되므로 감광막의 두께를 얇게 할 수 있다.
이에 따라, 여러 종류의 식각 장비간에 발생하는 유의차에 대한 감광막(6)의 마진(margin)을 넓게 확보할 수 있으므로 금속 배선(9) 형성을 위해 다양한 식각 장비를 사용할 수 있다.
또한, 높은 선택비를 갖는 감광막(6)으로 인해 금속층(3) 식각이 진행되는 장비에 높은 바이어스(bias) 및 저압(low pressure)을 적용할 수 있다. 이에 따라 식각 이온의 직진성이 높아져 금속층(3)의 식각이 용이해지므로 감광막(6)에 가해지는 식각 이온의 영향력이 감소하여 감광막(6)의 손실을 방지할 수 있다.
이와 같이, 감광막(6)의 높이를 낮게 만들어 식각 가스가 금속층(3)까지 도달하는 거리를 줄임에 따라 금속 배선(9)을 정교하게 디자인할 수 있으므로 금속 배선(9)의 프로파일이 향상된다.
본 발명의 한 실시예에 따른 반도체 소자의 제조 방법은 감광막의 하부에 유기 반사 방지막을 두어 감광막 노광시 빛의 산란을 방지하고, 감광막의 상부에 열경화성 반사 방지막을 둠으로써 금속 배선 형성시 각기 다른 장비의 유의차에 대한 감광막의 마진을 확보할 수 있다.
또한, 감광막의 두께를 금속층의 두께보다 낮게 만들고 장비에 높은 바이어 스 및 저압의 조건을 적용함에 따라 이온의 직진성을 높여 금속 배선을 정교하게 디자인할 수 있어 금속 배선의 프로파일을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (6)

  1. 반도체 기판 위에 금속층을 형성하는 단계,
    상기 금속층 위에 반사 방지막을 형성하는 단계,
    상기 반사 방지막 위에 감광막을 형성하는 단계,
    상기 감광막 위에 열경화성 반사 방지막을 형성하는 단계,
    상기 열경화성 반사 방지막 및 상기 감광막을 패터닝하는 단계, 그리고
    상기 패터닝된 열경화성 반사 방지막 및 상기 감광막을 마스크로 하여 상기 반사 방지막 및 상기 금속층을 식각하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 반도체 기판과 상기 금속층 사이에 접촉 보조막을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  3. 제2항에서,
    상기 접촉 보조막은 티타늄(Ti) 및 질화 티타늄(TiN)으로 만들어지는 반도체 소자의 제조 방법.
  4. 제1항에서,
    상기 금속층과 상기 반사 방지막 사이에 산화 방지막을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  5. 제4항에서,
    상기 산화 방지막은 티타늄(Ti) 및 질화 티타늄(TiN)으로 만들어지는 반도체 소자의 제조 방법.
  6. 제1항에서,
    상기 반사 방지막은 유기 반사 방지막인 반도체 소자의 제조 방법.
KR1020050083305A 2005-09-07 2005-09-07 반도체 소자의 제조 방법 KR100657761B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050083305A KR100657761B1 (ko) 2005-09-07 2005-09-07 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050083305A KR100657761B1 (ko) 2005-09-07 2005-09-07 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100657761B1 true KR100657761B1 (ko) 2006-12-14

Family

ID=37733375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083305A KR100657761B1 (ko) 2005-09-07 2005-09-07 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100657761B1 (ko)

Similar Documents

Publication Publication Date Title
US7427569B2 (en) Metal etching process and rework method thereof
JP2008244478A (ja) フォトマスク及びそれを用いるイメージセンサの製造方法
KR100657761B1 (ko) 반도체 소자의 제조 방법
KR100672173B1 (ko) 반도체 소자의 하드 마스크 패턴 형성 방법
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
US7090965B2 (en) Method for enhancing adhesion between reworked photoresist and underlying oxynitride film
KR20170052886A (ko) 포토마스크 블랭크 및 이를 이용한 포토마스크 제조방법
JP5532201B2 (ja) 半導体装置の製造方法
TW201619767A (zh) 觸控顯示裝置及其製造方法
KR100989481B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100861196B1 (ko) 반도체 소자의 패턴 형성 방법
US7585774B2 (en) Method for fabricating metal line of semiconductor device
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
US7799512B2 (en) Method for forming ring pattern
KR100475136B1 (ko) 반도체 소자의 콘택 영역 형성 방법
KR20090035234A (ko) 반도체 소자의 금속패턴 형성방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
KR0137619B1 (ko) 반도체 장치 제조 방법
JP2008191601A (ja) ポリイミドのパターン形成方法
US6762001B2 (en) Method of fabricating an exposure mask for semiconductor manufacture
KR20090072787A (ko) 반도체 장치의 얼라인 패턴 형성방법
JP2005353856A (ja) 半導体装置の製造方法
KR100752171B1 (ko) 반도체 소자의 제조 방법
KR100613357B1 (ko) 반도체 소자의 제조 장치 및 그 방법
KR100450567B1 (ko) 배선 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee